TW201240057A - Wafer-level electromagnetic interference shielding structure and manufacturing method thereof - Google Patents
Wafer-level electromagnetic interference shielding structure and manufacturing method thereof Download PDFInfo
- Publication number
- TW201240057A TW201240057A TW100109930A TW100109930A TW201240057A TW 201240057 A TW201240057 A TW 201240057A TW 100109930 A TW100109930 A TW 100109930A TW 100109930 A TW100109930 A TW 100109930A TW 201240057 A TW201240057 A TW 201240057A
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- electromagnetic
- electromagnetic protection
- layer
- protection structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
201240057 六、發明說明: 【發明所屬之技術領域】 €磁防遵結構及其製造方法。 【先前技術】 ^ir^frrshie,din8st~e)^^^ 主要由基板單:;::電:現象發生’構造上 . 龟千电路早兀、金屬防護單元、電性、由 廣泛的二=二t電磁防護結構的電子電路元件能约 機、許奎、::樣的產品當中’舉凡筆記型電腦、手 相框 i所ϊί度:厚’其與現下電子產品走向輕薄短小二趨勢 纤構,ί二此’致力於研發輕薄化及微型化的電磁防護 、’、° ,為虽刎電磁防護結構研發改良的首要目的。 【發明内容】 本發明實施例在於提供一種具有電磁防護功效的晶圓 級電磁防護結構及其製造方法。 本發明實施例提供一種晶圓級電磁防護結構,其包括 :二晶圓及一電磁防護單元。晶圓的頂面具有一外露線 路單元\並且外露線路單元的表面上具有多個導體。電 ,防善單元具有—圍繞且置於晶圓%周圍表面上的 第一電磁防護層及一覆蓋於晶圓底面的第二防護層。第 電兹防屢層與第一電磁防護層相互連接,並且使得兩 4/11 201240057 者彼此形成電性連接。 綜上所述,本發明實施例 。 構具有電磁防護結構微型化的 ’、、阳圓級電磁防護結 方法,並且利用第-電:防護C第,:晶圓級的製程 置於晶圓的周圍表面卜芬 弟一电磁防護層分別設 使得晶圓及外露線路單开tb Η 以構成電磁防護單元, 為使能更進-步瞭解有防止電磁干擾的效果。 閱以下有關本發明切心2之特徵及技術内容,請參 附圖式僅制來說明本發明/、_ ’但是此等說明與所 任何的限制。 χ ㈣對本發明的權利範圍作 【貫施方式】 請參閱圖1所示,甘& I々 之其中-實施例的本發明的晶圓級電磁防護結構 .偏Μ 6 _。根據本發明晶圓級電磁防 曼、,構的其中-貫施例 ^ 元2及-電磁防護單元/。、 日日01、—外露線路單 0 a 1&#(δίΗ"〇η ^ SUbStrate)## 單元^二 面具有外露線路#2,,且外露線路 其它面上具有多個導體4。另外,導體4可為踢球或 1 ΐ凸塊(例如金屬凸塊)’使其兼具良好的導電性。外 、"單元2可為積體電路(Integrated circuit)的外露總败 但不限定。 崎, 電磁防護單元3是由兩個電磁防護層所構成 為第—p -、刀別 t磁防墁層31及第二電磁防護層32。第一電 層3 1却· 32 α 丨々σ5: 31 置方;阳圓〗的周圍表面上,亦即,第一電磁防護層 圍繞著晶圓1的側表面。第二電磁防護層32覆蓋 ^ 1 ik. jz. ^ BB IB] 、氐面上,且連接第一電磁防護層3〗。也就是說,第二 5/1 ί 201240057 電磁防護層32與第一電磁防護層31不在同一個平面上, 而是互呈九十度角㈣細係。糾,第—電雜護層Μ 與第二電猶護層32彼此相互連接,使得兩者彼此形成電 ,連接。再者,第-電磁防護層31可為一金屬賤鑛層,发 中又以銅質為最佳。而第二電磁防護層3質 所形成’其中切崎胃輕麵擇。 右欲喊良好的電磁屏蔽作用,則整體 性。因此,電磁防護單元3需要與晶圓1的接^ 、電|±連接。上述接地部位設置於晶圓i的側面, m圍表面。換句話說,當第—電磁帽31與晶圓 遠接面接’即形成電性連接_。透過上述的電性 果。^ ’使得電磁防護單元3可發揮最佳的電磁屏蔽效 請參閱圖2A至圖7r & - ^ 實施例的第一、二所不,其分別為本發明之其中, —、四、五、六及七步驟製作方法{ 剖:示意圖。根據本發明晶圓級電磁防護 ’其包括步驟: ,驟(請參閱圖2A),首先,提供一晶圓基材1, ^…日圓基材1白勺頂面具有多個外露線路單元2。, 基材1,的頂面亦可只設置至少一個外露線路」 ㈣崎㈣編4爾不同的1 第二步驟(請參關2Β),形成多條凹槽u於晶圓基材 的頁面/、中每一條凹槽u位於兩個外露線路單元2 f間。也就是說’形式料雜 上則凹槽11將呈棋盤狀縱橫交錯設置於晶 6/11 201240057 圓基材Γ上(請參閱圖3所示,其為圖2B的上視圖,有助 於更為了解本步驟的凹槽η配置方式)。當然,形成於晶圓 基材Γ頂面的凹槽11亦可為至少一條。因此,本發明凹 槽11的數量可隨著不同的設計需求來決定。 第三步驟(請參閱圖2C),成形一第一導電材31’於凹 槽11内。亦即,將第一導電材31’填入所有的凹槽11之 中。 第四步驟(請參閱圖2D),在每一個外露線路單元2的 表面上形成多個導體4,並且導體分別電性連接於外露線路 單元2。其中,上述提及之導體4可為錫球或或其它導電凸 塊(例如金屬凸塊)。 第五步驟(請參閱圖2Ε),移除晶圓基材Γ的底面,以 形成多個晶圓1且使得第一導電材31’的底面裸露出,其 中晶圓1彼此分離一預定距離且分別對應於外露線路單元2 。上述晶圓基材Γ的底面的移除方式可為研磨。也可以說 ,透過研磨的方式,使得晶圓基材Γ的厚度變薄,進而使 得第一導電材31’的底面裸露出。因此,晶圓基材Γ被 第一導電材31’區隔出與外露線路單元2相等數量的多個 區域,其中每一區域即為各自獨立的晶圓1。 第六步驟(請參閱圖2F),將一第二導電材32’同時覆 蓋於每一晶圓1的底面上及第一導電材31’的底面上。其 中第二導電材32’可透過濺鍍或其他的方式成形。 第七步驟(請參閱圖2G),沿著每一條凹槽11切割第一 導電材31’及第二導電材32’以形成多個晶圓級電磁防護 結構。到此階段,即完成本發明的晶圓級電磁防護結構。 透過上述的切割步驟,第一導電材31’被切割成多個 7/11 201240057 第一電磁防護層31,第二 磁防護層32。其中第一雷 I 破切割成多個第二電 32構成多_以防止外料^4層31與第:電磁防護層 干擾作用的電磁防護單1早兀與外部環境產生電磁 圓1的接地部二直電磁防護單元3與晶 發明中,各個元件的材質選^電性連接。關於本 的純銅或鋼合金,但不限定,濟效應及導體特性 質的金屬材料。因此,第他具有良好傳導性 護層32可為銅質金屬材料所形成°。層3ί及第二電磁防 請參閱圖4所示,其為本發明 … 製造方法之各步驟流程示意圖 W電磁防護結構的 本發明其中-實施例的第一步驟至第七 更為了解本發明之整體製造方法流程。V透過圖4可 〔實施例的可能功效〕 根據本發明實施例,上述 _你方法,使得電心 亚且利用第一電磁防護層及第二電磁防1展、果 圓的周圍表面上及底面上,以構 °建層'刀別设置於 圓及外露線路單元皆個別具有電^ =早几’使得 。 ^吸止寬磁干擾的屏蔽效果 以上所述僅為本發明之實施例,J:並非 明之專利範圍。 /、 用 【圖式簡單說明】 圖1為本發明晶圓級電磁防護結構的其中 示意圖。 圖2A為本發明晶圓級電磁防護結構的其中— S曰
QB
曰B 以偈限本發 實施例之剖面 實施例之第 8/11 201240057 一步驟剖面示意圖。 圖2B為本發明晶圓級電磁防護結構的其中一貫施例之苐 二步驟剖面示意圖。 圖2C為本發明晶圓級電磁防護結構的其中一實施例之第 三步驟剖面示意圖。 圖2D為本發明晶圓級電磁防護結構的其中一實施例之第 四步驟剖面示意圖。 圖2E為本發明晶圓級電磁防護結構的其中一實施例之第 五步驟剖面示意圖。 圖2F為本發明晶圓級電磁防護結構的其中一實施例之第 六步驟剖面示意圖。 圖2G為本發明晶圓級電磁防護結構的其中一實施例之第 七步驟剖面示意圖。 圖3為圖2B的上視平面示意圖。 圖4為本發明晶圓級電磁防護結構的製造方法之各步驟流 程示意圖。 【主要元件符號說明】 1晶圓 Γ晶圓基材 2 外露線路單元 3電磁防護早元 31第一電磁防護層 31’第一導電材 32 第二電磁防護層 32’第二導電材 4導體 9/11
Claims (1)
- 201240057 申請專利範圍 f晶圓級電磁防護結構,其包括: 七 晶 圓 元的表面= 元’且該外露線路單 一電磁防護單元,1罝 磁防護層,ψ第〜怎 電磁防護層及-第二電 周圍表面上二電;防護層圍繞且設置於該晶圓的 且連接該第一電磁防護層。 曰曰®的底面 2. 如申請專利範圍第】 _該晶圓為矽晶^,兮^之33圓級電磁防護結構,其 3. 如申請專利範圍第/:⑯可為錫球或金屬凸塊。 中該第-電磁防心3之晶圓級電磁防護結構,其 金屬濺鑛層。為金屬材質’該第二電磁防護層為 4. ::晶圓級電磁防護結構的製造方 知供一晶圓基材,其中該曰 、匕括步知. 線路單元; 、χ日日土 、頂面具有多個外露 形成多條凹槽於該晶圓基材的頂面,其 於兩個外露線路單元之間; .條凹心位 成形—第—導電材於該些凹槽内; 二7!=路單元的表面上形成多個導體; 導電材的底面裸露出,並中該此 ·°亥第- 距離且分別對應於該些㈣線彼此》離一預定 卜ΐ二導電材同時覆蓋於該些晶圓的底面上及兮第 -導電材的底面上;以及 ㈤上及。亥第 沿著該些凹㈣割該第-導電材及該第二導電材,以形 10/11 201240057 成多個晶圓級電磁防護結構。 5. 如申請專利範圍第4項所述之晶圓級電磁防護結構的製 造方法,其中該第二導電材透過濺鍍方式成形。 6. 如申請專利範圍第4項所述之晶圓級電磁防護結構的製 造方法,其中該晶圓基材的底面的移除方式為研磨。 7. 如申請專利範圍第4項所述之晶圓級電磁防護結構的製 造方法,其中該些導體為錫球或金屬凸塊。 8. 如申請專利範圍第4項所述之晶圓級電磁防護結構的製 造方法,其中上述切割步驟中,該第一導電材被切割成多 個弟一電磁防護層,該弟二導電材被切割成多個第二電磁防 護層。 9. 如申請專利範圍第8項所述之晶圓級電磁防護結構的製 造方法,其中每一個晶圓級電磁防護結構包括有: 一晶圓,其頂面具有一外露線路單元,且該外露線路單 元的表面上具有多個導體;以及 一電磁防護單元,其具有一第一電磁防護層及一第二電 磁防護層,該第一電磁防護層圍繞且設置於該晶圓的 周圍表面上,該第二電磁防護層覆蓋於該晶圓的底面 且連結該第一電磁防護層。 10. 如申請專利範圍第9項所述之晶圓級電磁防護結構的製 造方法,其中該第一電磁防護層及該第二電磁防護層為 金屬材料所形成。 11. 如申請專利範圍第9項所述之晶圓級電磁防護結構的製 造方法,其中該第一電磁防護層與該第二電磁防護層構 成一用以防止該晶圓與外部環境產生電磁干擾作用的電 磁防護單元。 11/11
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100109930A TW201240057A (en) | 2011-03-23 | 2011-03-23 | Wafer-level electromagnetic interference shielding structure and manufacturing method thereof |
US13/207,534 US20120241209A1 (en) | 2011-03-23 | 2011-08-11 | Wafer-level electromagnetic interference shielding structure and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100109930A TW201240057A (en) | 2011-03-23 | 2011-03-23 | Wafer-level electromagnetic interference shielding structure and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201240057A true TW201240057A (en) | 2012-10-01 |
Family
ID=46876366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100109930A TW201240057A (en) | 2011-03-23 | 2011-03-23 | Wafer-level electromagnetic interference shielding structure and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120241209A1 (zh) |
TW (1) | TW201240057A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102295522B1 (ko) | 2014-10-20 | 2021-08-30 | 삼성전자 주식회사 | 반도체 패키지 |
US11296038B2 (en) | 2018-04-03 | 2022-04-05 | Corning Incorporated | Precision structured glass article having EMI shielding and methods for making the same |
WO2019195334A1 (en) | 2018-04-03 | 2019-10-10 | Corning Incorporated | Hermetically sealed optically transparent wafer-level packages and methods for making the same |
-
2011
- 2011-03-23 TW TW100109930A patent/TW201240057A/zh unknown
- 2011-08-11 US US13/207,534 patent/US20120241209A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20120241209A1 (en) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI491010B (zh) | 微小化電磁干擾防護結構及其製作方法 | |
JP4354469B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TW201027706A (en) | Die, stacked structures, and systems | |
TW200531228A (en) | Semiconductor device and method for producing the same | |
TWI622149B (zh) | 封裝結構的製造方法 | |
DE112015007070T5 (de) | Metallfreie Rahmengestaltung für Siliziumbrücken für Halbleitergehäuse | |
TW200529384A (en) | Semiconductor device and method of manufacturing the same | |
TW201227882A (en) | Integrated circuit packaging system with active surface heat removal and method of manufacture thereof | |
JP2016092339A (ja) | 半導体装置およびその製造方法 | |
US20130256871A1 (en) | Semiconductor chip device with fragmented solder structure pads | |
CN102870209B (zh) | 电路装置的制造方法 | |
JP2004207324A (ja) | 半導体装置とその製造方法及び電子装置 | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
TWI397158B (zh) | 混有磁性體粉末之半導體裝置及其製造方法 | |
TWI264253B (en) | Method for fabricating conductive connection structure of circuit board | |
TW201240057A (en) | Wafer-level electromagnetic interference shielding structure and manufacturing method thereof | |
TW200908177A (en) | Semiconductor device | |
US20150054124A1 (en) | Inductor structure and manufacturing method thereof | |
JP2008244383A (ja) | 半導体装置およびその製造方法 | |
JP6616143B2 (ja) | 半導体装置及びその製造方法 | |
CN105720007B (zh) | 电子封装结构及其制法 | |
CN106158762A (zh) | 电子封装件及其制法 | |
JP2011129779A (ja) | 半導体装置及びその製造方法 | |
US20160300764A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2008210828A (ja) | 半導体装置およびその製造方法 |