TW201239350A - Test key structure and measurement method thereof - Google Patents

Test key structure and measurement method thereof Download PDF

Info

Publication number
TW201239350A
TW201239350A TW100111062A TW100111062A TW201239350A TW 201239350 A TW201239350 A TW 201239350A TW 100111062 A TW100111062 A TW 100111062A TW 100111062 A TW100111062 A TW 100111062A TW 201239350 A TW201239350 A TW 201239350A
Authority
TW
Taiwan
Prior art keywords
wire
test unit
temperature
test
value
Prior art date
Application number
TW100111062A
Other languages
English (en)
Inventor
Heng-Chieh Chien
Ra-Min Tain
John H Lau
Yu-Lin Chao
Ming-Ji Dai
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100111062A priority Critical patent/TW201239350A/zh
Priority to CN2011101210785A priority patent/CN102735707A/zh
Priority to US13/169,051 priority patent/US20120249176A1/en
Publication of TW201239350A publication Critical patent/TW201239350A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00Investigating or analyzing materials by the use of thermal means
    • G01N25/18Investigating or analyzing materials by the use of thermal means by investigating thermal conductivity

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

201239350 i*Myyui37TW 37243twf.doc/I 六、發明說明: 【發明所屬之技術頷域】 θ右關於一種測試單元及其量測方法,且特別 ^ ; 於砰估矽導通孔(Through Silicon Via ; TSV)之祕性__轉錢其量測方法。 【先前技術】 近年來由於二維堆疊式晶片(3D stacked 1C )之技 術發展日趨蓬勃’相關技術已獲得顯著之突破。在三維堆 疊式晶片封裝中,散熱是其中最需要克服的關鍵技術之 一。具體而言,被夾於中間數層之晶片由於缺乏傳熱途徑 將所產生的發熱量有效地移除,因而將產生局部的高溫, 或產生面(體)積微小的熱點(hot spot ),進而燒毀晶片。 在二維堆疊式晶片中的矽導通孔(TSV)結構,便是 -種有效的實料減徑。藉由配置在發熱元件附近的 TSV結構’中’層之晶片發熱量,便可經由TSV做各晶 片層之間的熱量傳遞,並移除疊層晶片中之龐大發熱量。 而,在二維堆疊式晶片製程中,散熱用之TSV性能 子裒#均需要專到晶片完成磨薄製程後,甚至等到晶片完 成,=後,才能進行量測釐定。由於無法在TSV製程之後 疋其政熱性能良劣,因此即使TSV存在缺陷,其後續 製程成本與時間浪費亦無法事錢免。ϋ此,需要-種能 在線上(in_llne)量測TSV之熱傳性能的測試單元及豆量 測方法。 ^
201239350 r3xyyuu7TW 37243twf.doc/I 【發明内容】 本Ίχ明k供一種測武單元及其量測方法,可在線上即 時判斷製程巾TSV散熱性能之良劣,甚至間接計算佈植 TSV區域之等效熱傳導率(effective th_ai conductivity),將有助於整個三維堆疊式晶片之Tsv散熱 設計、TSV製程與晶片堆疊封裝之技術發展。 本發明提供一種測試單元,包括基底、至少一導電插 塞、第一導線及第二導線。導電插塞配置在基底中。第一 導線配置在導電插塞上方。第二導線配置在基底上,其中 第一導線與第二導線具有相同的材料及形狀。 在本發明之一實施例中,上述基底具有第一區及第二 區,導電插塞未貫穿基底。 在本發明之一實施例中,上述第一導線與第二導線分 別位於第一區與第二區之基底的表面上。 在本發明之一實施例中,上述第一導線與第二導線設 置在基底之表面上。 在本發明之一實施例中,上述第一導線與第二導線相 鄰。 、 在本發明之一實施例中,上述第一導線與第二導線對 應地排列。 、 在本發明之一實施例中,上述第一導線與第二導線平 行地排列。 在本發明之一實施例中,上述第一導線與導電插塞實 體連接。 4
201239350 P51990137TW 37243twf.doc/I 在本發明之一實施例中,上述第一導線未與導電插塞 實體連接。 在本發明之一實施例中,上述第一導線與導電插塞的 最短距離小於等於ΙΟμΓη。 在本發明之一實施例中,上述第一導線具有多數個導 體環,且各導體環環繞對應的導電插塞而配置。 在本發明之一實施例中,上述第一導線與第二導線之 兩端分別設置有一測試墊,使導體環位於兩測試墊間。 在本發明之一實施例中,上述導電插塞之中心軸通過 導體環之環中心點。 在本發明之一實施例中,上述至少一導電插塞包括多 個導電插塞’且這些導電插塞配置在第—導線的兩側。 在本發明之一實施例中,上述多個導電插塞為多列導 電插塞’使第-導線位於多列導電插塞間之基底的上方表 面。 在本發明之一實施例中,上述測試單元更包括絕緣 層,配置在導電插塞與基底之m線與基底之間以 及第二導線與基底之間。 在本發明之—實施例中,上述第一導線及第二導線各 ,有至}兩個測試整m肚具制導電插塞的熱 阻。 a、、、明,—實補中’上述量.具包括測試平 :。、可控溫構件及攝影機。測試平台具有探 /皿又’I測器配置於測試平台中。可控溫構件用於改變
201239350 i yyu 137TW 37243twf.doc/I 測試平台的溫度。攝影機配置於測試平台上方。 在本發明之一實施例中,上述導電插塞的材料包括金 屬。 , 在本發明之一實施例中,上述基底的材料包括矽。 在本發明之一實施例中,上述導電插塞為矽導通孔 (Through Silicon Via ; TSV)或導孔(Via)。 在本發明之一實施例中,上述第一導線與第二導線為 線狀或蛇狀。 、、’、’、 本發明另提供一種測試單元的量測方法。首先,提供 一待測樣品,待測樣品包括基底、至少一導電插塞、第一 導線與第二導線。然後,建立第一導線的第一電阻溫度係 數(Temperature Coefficient of Resistance : TCR)曲線以及 建立第二導線的第二TCR曲線。接著’施加第一電流值d) 至第一導線以量測第一導線之第一電壓值(Vi),以及施 加第二電流值〇2)至第二導線以量測第二導線之第二電 壓值(VO。之後,取得第一導線的第一熱功率值(Ρι) 與第一電阻值(Ω0以及第二導線的第二熱功率值(p2) 與第二電阻值(Ω2)。繼之,藉由第一電阻值(Ωι)取得 第一 TCR曲線上對應的第一導線的第一溫度值(Τι),以 及藉由第二電阻值(Ω2)取得第二TCR曲線上對應的第二 導線的第二溫度值(Τ2)。然後,量測基底的底面溫度(Tj。 接著,藉由第一導線之第一溫度值(Tl)、第一熱功率值 (ρι)與底面溫度(Tc)取得第一導線的第一熱阻值(心), 以及藉由第二導線之第二溫度值(T2)、第二熱功率值(p2) 6
201239350 P51990137TW 37243twf.doc/I 與底面溫度(Tc)取得第二導線的第二熱阻值(r2),其 中藉由第一熱阻值(Ri)及第二熱阻值(¾)取得導電插 塞的熱阻差異值。 在本發明之一實施例中,上述第一電流值(Ii)與第 一電流值(I〗)相同或不同。 在本發明之一實施例中,上述測試單元的量測方法更 包括將熱阻差異值與黃金數據(golden data)比較,以評 估導電插塞的完整性或熱傳性能。 在本發明之一實施例中,上述黃金數據是藉由電腦模 擬而提供。 在本發明之一實施例中,上述黃金數據是藉由量測單 片合格並完整之樣品的測試單元而提供。 在本發明之一實施例中,上述黃金數據是藉由量測統 °十學疋義之大數量級之樣品的測試單元而提供。 在本發明之一實施例中,上述建立第一 TCR曲線及 建立第二TCR曲線的方法包括·· (1) 將該待測樣品置入一測試平台上; (2) 改變該測試平台的溫度至一第—溫度,此時該第 —溫度等於該待測樣品上該第—導線與該第二導線的溫 度; (3) 在该第一溫度下,分別施加毫安級的微小電流至 =第-導線及該第二導線,以探針量測該第—導線的電壓 =以及該第二導線的電壓值,並計算出對應的該第一導線 的電阻值及該第二導線的電阻值;
201239350 r j7TW 37243twf.doc/I (4) 改變該測試平台的溫度至—第二溫度,重複步驟 (3),以得到在該第二溫度下對應的該第一導線的電阻值及 該第二導線的電阻值;以及 (5) 改變該測試平台的溫度並重複步驟(4),將該測試 平台的溫度與該溫度下該第一導線的電阻值作圖,以得到 該第一導線之該第一 TCR曲線,以及將該測試平台的溫度 與該溫度下該第二導線的電阻值作圖,以得到該第二導線 之該第二TCR曲線。 在本發明之一實施例中,上述測試平台設置有溫度感 測器以偵測測試平台之溫度,及可控溫構件控制測試平台 之溫度。 在本發明之一實施例中,上述可控溫構件包括恆溫 箱、加熱盤、油浴池或其組合。 在本發明之一實施例中,上述基底之表面上設置有第 一導線與第二導線。 在本發明之一實施例中,上述待測樣品包括如上所述 的測試單元。 在本發明之一實施例中,上述第一導線的第一埶功率 值與第-電喊,以及第二導_第二熱功率值與第二電 阻值,係由下列方程式計算取得, P = IxV, Ω = ν/Ι , 其中Ρ是熱功率,Ω是電阻,;[是電流,乂是電壓。 在本發明之-實施例中’上述第一導線的第一熱阻值 8 201239350
P51990137TW 37243twf.doc/I 以及第—二導_第二熱阻值,係由下列方程式計算取得, R= ( T-Tc) / P » 其中R是熱阻,T是導線溫度,p是熱功率。 基於上述’本發明彻經過設計之導電插塞( TSV)之排列、以及導線與TSV之間的位置設計,在已細 製作出TSV結構,但晶片尚未磨薄的情況下,經由量測、^ 線溫度,紋TSV之_性能,或確認其熱傳性能是否八 t預期需求。本㈣之方法可在晶Μ尚未觸前即可進二 量測’無需㈣^料且TSV貫? W後再行量測 此可以及早輕TSV轉性能H仙而節省因= TSV缺陷所導致之後續製程成本與時間的浪費。 ’、、、 為讓本發明之上述特徵和優點能更明顯易懂,下 舉實施例’並配合所_式作詳細說明如下。 【實施方式】 本發明測試單元及其量測方法可應驗3DIC之 通孔(TSV)或陶瓷基板之導孔(via)技術等。 第一實施例 圖1為依據本發明第-實施例所繪示之測試單元的立 體透視圖。圖1A及1B分別是沿圖i之A_A,線及B_B,線 所繪示的剖面示意圖。 ' 請參照圖1、1A及1B,測試單元1〇〇包括基底1〇2、 至少一導電插塞104、第一導線1〇6以及第二導線1〇8。基 底102具有第一區102a及第二區1〇2b。第—區1〇2a及第
201239350 rDiyyuu7TW 37243twf.doc/I 二區102b例如是位在切割道上或晶片中任何合適的區 域。基底102的材料包括矽。第一區1〇2a與第二區1〇2b 是相鄰的。第一導線106與第二導線1〇8對應地排列。進 一步地,第一導線106與第二導線1〇8平行地排列。第一 導線106與第二導線1〇8是相鄰的。 至少一導電插塞104配置在第一區i〇2a的基底1〇2 中。導電插塞104的材料包括金屬,例如鎢或銅。特別要 注意的是,上述的導電插塞104未貫穿基底102。也就是 說,本發明之測試單元1〇〇適用於將基底1〇2進行磨薄製 程之前。在一實施例中,當基底1〇2為矽基底時,導電插 塞104例如是石夕導通孔(tsv)。 在上述實施例中,是以8個導電插塞1〇4為例來說明 之,但本發明並不對導電插塞1〇4的數目作限制。本領域 具有通常知識者應瞭解,本發明之導電插塞1〇4也可以為 一個或多數個。 第一導線106配置在第一區1〇2a的導電插塞及 基底102上,亦即第一導線106配置在第一區1〇2&之基底 1〇2之表面上。在此實施例中,第一導線1〇6與導電插塞 1〇4實體連接。第-導線106的材料包括金屬,例如銅、 在呂或其合金。 第二導線108西己置在第二區_的基底1〇2之表面 上。第二導線1G8的材料包括金屬,例如銅、|g或其合金。 第導線106及第一導線108的材料相同。 此外’第-導線106與第二導線1〇8具有相同的形狀
201239350 iyyu i ^7TW 37243twf.doc/I 與相同的金屬材料。在此實施例中,由於導電插塞1〇4配 置成直線,-因此第-導線廳與第二導線⑽均呈直線狀, 如圖1所示’但本發明並不以此為限。在另一實施例中, 當導電插塞104配置成蛇形,對應的第—導線1Q6a與第二 導線108a亦呈蛇狀,如圖2所示。此蛇狀設計可以符合較 小佔用面積的需求。當然’也可以依輯需要,將導電插 塞、第一導線與第二導線佈局成任何形狀。 在一實施例中,測試單元1〇()可以更包括絕緣層1〇1。 絕緣層101配置在導電插塞104與基底102之間、第一導 線106與基底102之間以及第二導線108與基底102之間。 絕緣層1 ο 1的材料包括四乙氧基石夕炫(tetraeth〇sil〇xane; TE0S)氧切、氮切或氮氧化石夕。 另外,第一導線106及第二導線108各具有至少一測 »式墊,藉由使用例如圖6a~6d實施例中之任一個量測工 具’以量測第-導線106及第二導線1〇8的熱阻值。在此 實鉍例中,第一導線1〇6在其末端各具有一個測試墊1〇7, 第二導線108在其末端各具有一個測試墊1〇9,但本發明 並不以此為限。在另一實施例中,依設計需求,第一導線 106及第二導線1〇8也可以各具有多個測試墊。 基於上述,在本發明之測試單元100中,在基底102 之第一區102a及第二區1〇2b上配置不同的構件,第一區 l〇2a上配置至少—導電插塞1〇4及第一導線1〇6,第二區 102b上僅配置第二導線。由於第一導線與第二導 線108的材料、形狀、尺寸均相同,因此第一區l〇2a及第 11 201239350
…7TW
37243twf.doc/I 二區102b之間的熱阻差值即為存在導電插塞丨〇4所造成的 熱阻差異。如此一來,可以在將基底102進行磨薄製程之 前得知導電插塞104 (例如TSV)的熱傳性能,即時判斷 製程中TSV之散熱性能良劣,快速、方便並可大幅提昇競 爭力。 第二實施例 圖3為依據本發明第二實施例所緣示之測試單元的立 體透視圖。第二實施例之測試單元200與第一實施例之測 試單元100類似,以下就不同處說明之,相同處則不再贅 述0 請參照圖3,測試單元200包括基底202、至少一導 電插塞204、第一導線206以及第二導線208。基底202 具有第一區202a及第二區202b。第一區l〇2a與第二區 102b是相鄰的。第一導線206與第二導線208對應地排 列。進一步地’第一導線2〇6與該第二導線2〇8平行地排 列。第一導線206與第二導線208是相鄰的。 第一導線206配置在第一區202a的導電插塞204及 基底202之表面上。特別要注意的是,在此實施例中,第 一導線206未與導電插塞204實體連接,且第一導線206 環繞導電插塞204而配置。具體而言,第一導線206具有 多個導體環211及兩個測試墊207。每一導體環211圍繞 對應的導電插塞204配置,亦即導電插塞204之中心軸通 過導體環211之環中心點,且導體環211與導電插塞204 12 201239350
P51990137TW 37243twf.doc/I 的最短距離d小於等於1〇μιη。測試塾2〇7分別位於第一 導線200的末端,且分別與最外圍的導體環2n電性連接。 導體環211位於兩測試塾207間。 第二導線208配置在第二區202b的基底202之表面 上。第二導線208與第一導線200具有相同的形狀。類似 地,第二導線208具有多個導體環213及兩個測試墊209。 在一實施例中,測試單元200可以更包括絕緣層(未 繪示)。絕緣層配置在導電插塞204與基底202之間、第 一導線206與基底202之間以及第二導線208與基底202 之間。 第三實施例 圖4為依據本發明第三實施例所繪示之測試單元的立 體透視圖。第三實施例之測試單元300與第二實施例之測 試單元200類似,以下就不同處說明之,相同處則不再贅 述。 請參照圖4,測試單元300包括基底302、至少一導 電插塞304、第一導線306以及第二導線308。基底302 具有第一區302a及第二區302b。第一區l〇2a與第二區 102b是相鄰的。第一導線306與該第二導線308對應地排 列。進一步地,第一導線306與該第二導線308平行地排 列。第一導線306與第二導線308是相鄰的。 第一導線306配置在第一區302a的導電插塞304及 基底302之表面上。特別要注意的是,在此實施例中,第 13 201239350
r^iyyi;ij7TW 37243twf.doc/I 一導線306未與導電插塞304實體連接,多個導電插塞304 配置在第一導線306的兩侧下方之基底302中,且第一導 線306與導電插塞204的最短距離d小於等於ι〇μιη。在 一實施例中,多個導電插塞304可分為兩列導電插塞304, 使第一導線306位於兩列導電插塞304間之基底302的上 方表面,如圖4所示。在另一實施例中(未繪示),多個 導電插塞304亦可為多列導電插塞,使第一導線3〇6位於 多列導電插塞間之基底302的上方表面。 第二導線308配置在第二區302b的基底302之表面 上。第二導線308與第一導線306均呈直線狀。此外,第 一導線306在其末端各具有一個測試塾3〇7,第二導線308 在其末端各具有一個測試墊308。 在一實施例中,測試單元300可以更包括絕緣層(未 繪示)。絕緣層配置在導電插塞3〇4與基底3〇2之間、第 一導線300與基底302之間以及第二導線3〇8與基底3〇2 之間。 接下來,將說明本發明之測試單元的量測方法。在本 發明之測試單元中,第一導線下方配置有至少一導電插 塞,而第二導線下方未配置有任何導電插塞,因此第一導 線、第二導線之電性表現不同。如此一來,可藉由這些電 •'生表現之差異配合簡單的公式,推^第—導線與第二導線 之間的熱阻差。此熱阻差即為配置於第一導線下方之至少 一導電插塞的熱阻。 圖5為根據本發明一實施例之測試單元之量測方法的 201239350
P51990137TW 37243twf.doc/I 流程圖。目6A〜6D為待職品置於賴平㈣剖面示音 圖。請參關5及圖6A〜6D,首先,提供待測樣品彻: 待測樣品400包括如上所述之測試單a (未綠示),例如 圖1〜圖4所緣示之測試單元的任—個或其它測試單元之结 構。將待測樣品400置於測試平台術上,且溫度感測器° 406配置於測試平台4〇2巾,且接近測試平台4〇2之表面。 溫度感測器406與控制器407連接。控制器4〇7例如是可 程,化邏輯控制器。控制器407與電源405連接。此外, 測試平台402上例如配置有CCD攝影機41〇,以確定探針 408位於正確的位置(例如測試塾)上。可控溫構件綱 改變測試平台402的溫度。可控溫構件4〇4例如是恆 溫箱 404a (thermostat chamber )、加熱盤 404b ( h〇t pkte ) 或油浴池404c (oil-bath tank)等。以下就可控溫構件4〇4 之各實施例進行說明,但不限於這些實施例範圍。可使用 於本發明之可控溫構件之實施例均包括於本發明之創作精 神内。 在一實施例中,如圖0A所示,可控溫構件4〇4例如 包括恆溫箱404a與加熱盤404b。恆溫箱404a包覆測試平 台402。加熱盤404b配置於恆溫箱404a中之一側邊並與 電源405連接。加熱盤4〇4b上方設有一風扇412。 在另一實施例中,如圖6B所示,可控溫構件4〇4例 如包括油浴池404c與加熱盤404b。油浴池404c與測試平 台402連接,使油浴池4〇4c的管路延伸至測試平台4似 内部以提供適當溫度予待測樣品4〇〇或提供適當溫度於待 15
201239350 7fW 37243twf.doc/I 測平台402表面。加熱盤404b配置於油浴池4〇4c中並與 電源405連接。油浴池404c内設有液體,液體例如是水或 油或其他液體。 — 在又一實施例中,如圖6C所示,可控溫構件4〇4例 如包括油浴池404c與加熱盤404b。油浴池4〇4c與測試平 台402連接’且油浴池404c延伸至測試平台4〇2内部的管 路有助於保持溫度的恆定。與圖6B不同的是,加熱盤4〇牝 配置於測試平台402内部以提供適當溫度予待測樣品4〇〇 或提供適當溫度於測試平台402表面。油浴池4〇4c内設有 液體,液體例如是水或油或其他液體。油浴池4〇如提供適 當溫度的液體協助加熱盤404b控制定溫或怪溫等。 在另一實施例中,如圖6D所示,可控溫構件4〇4包 括加熱盤404b。加熱盤404b配置於測試平台4〇2内部以 提供適當溫度予待測樣品400。 然後,建立第一導線的第一電阻溫度係數 (Temperature Coefficient of Resistance ; TCR )曲線以及建 立第二導線的第二TCR曲線。建立第一 TCR曲線及第二 TCR曲線的方法包括以下步驟。首先,將待測樣品4〇〇置 於測5式平台402上。然後,改變測試平台4〇2的溫度並分 別施加毫安(mA)級的微小電流至第一導線及第二導線, 以探針408分別量測第一導線與第二導線對應的電壓值並 計算出對應的電阻值’進而得到第一 TCR曲線及第二TCR 曲線。 更詳細地說,建立第一 TCR曲線及第二TCR曲線的 201239350 i-5iyyui37TW 37243twf.doc/I 方法包括以下步驟: (1) 將待測樣品400置入測試平台402上; (2) 改變測試平台402的溫度至第一溫度,此時第一 溫度等於待測樣品400上第一導線與第二導線的溫度; (3) 在第一溫度下’分別施加毫安級的微小電流至第 一導線及第二導線,以探針408量測第一導線的電壓值以 及第二導線的電壓值’並計算出對應的第一導線的電阻值 及第二導線的電阻值; (4) 改變測試平台402的溫度至第二溫度,重複步驟 (3),以得到在第二溫度下對應的第一導線的電阻值及第二 導線的電阻值;以及 (5) 改變測试平台402的溫度並重複步驟(4),將測試 平台402的溫度與該溫度下第一導線的電阻值作圖,以得 到第一導線之第一 TCR曲線,以及將測試平台402的溫度 與該溫度下第二導線的電阻值作圖,以得到第二導線之第 二TCR曲線。圖7例如是第一導線之第一 TCR曲線的示 意圖。 接著,藉由施加第一電流值(10至第一導線以量測 第導線之第一電壓值(Vi ),以及藉由施加第二電流值 (工2)至第二導線以量測第二導線之第二電壓值(V2)。 第一電流值(IJ與第二電流值(I2)例如是數十毫安培 (>10mA)級的較大電流。第一電流值(L)與第二電流 值(〗2)可以相同或不同。 之後’由式(1)及式(2)計算出第一導線的第一熱 17 201239350
r^i^^uu7TW 37243twf.doc/I 功率值(Ρ〇與第一電阻值(ΩΟ以及第二導線的第二熱 功率值(P2)與第二電阻值(Ω2)。
P = IxV
Ω = V/I 式⑴ 式(2), 其中Ρ是熱功率,Ω是電阻,I是電流,ν是電壓。 繼之,在第一 TCR曲線上找出與第一電阻值(Ωι) 對應之第一導線的第一溫度值(TJ,以及在第二TCR曲 線上找出與第二電阻值(Ω2)對應之第二導線的第二溫度 值(T2) 然後,藉由溫度感測器406量測基底的底面溫度(τ。)。 接著,藉由式(3)計算出第一導線的第一熱阻值(Ri) 以及第二導線的第二熱阻值(R2),其中第一熱阻值及第 二熱阻值的差值即為存在導電插塞所造成的熱阻差異值。 R=(t,tc)/p 式⑴, 其中R是熱阻,T是導線溫度,ρ是熱功率。 之後’將計算出之第一熱阻值及第二熱阻值的差值與 黃金數據(golden data)比較,以評估導電插塞的完整性 或熱傳性能。在一實施例中,黃金數據是藉由電腦模擬而 提供。在另一實施例中,黃金數據是藉由量測合格並完整 之早片樣品的測試单元而提供。在又一實施例中,黃金數 據是藉由量測統計學定義之大數量級之樣品的測試單元而 提供。 圖8及圖9舉出導電插塞(例如TSV)之性能判斷的 方法概略說明與可能之實施例。在圖8中,實線為利用電 18
201239350 P51990137TW 37243twf.doc/I 腦模擬(simiilation),或量測合格並完整的單片樣品所產 生之數據曲線。虛線為定義出來的最低完整性接受度曲線 (亦利用電腦模擬或小規模量測達成)。量測數據高於虛線 表示TSV完整性合格’低於虛線表示TSV完整性不合格。 在圖9中,斜線區域為利用大量樣品之量測數據所產 生合格範圍。量測數據低於斜線區域表示Tsv完整性不合 格,落於或高於斜線區域表示TSV完整性合格。大量樣品 可以為10個、15個、20個、30個或更多樣品,視待測樣 品之母體數目而定。 综上所述,本發明提出一種簡易且快速的量測方法,利 用經過設計之TSV之排列、以及導線與TSV之間的位置設 計,^晶片已製作ώ TSV '结構,但尚未磨薄的情況下,便; 線上量測(in-line inspection),以釐定出TSV之結構完整性或 其熱傳性能。如果晶壯TSV不符合職或規定之完整性或 熱傳性能,此晶片將移出製程姐,妨再 此:本發明之測試單元及其量測方法將可節省因為;^製^ 不良而造成的後續製程的資源浪費。 本發^財發日化料施觸露如上,料麟用以限定 2月’任何所屬技術領域中具有通f知識者,在不脫離 本4明之精神和範_,當可作些許之更軸 發明之保護顧當減附之”專觀騎界定者為準。 【圖式簡單說明】 圖1為依據本發明第-實施例所繪示之測試單元的立 19 201239350 f5iyyuu7TW 37243twf.docA 體透視圖。 圖1A及圖IB分別是沿圖1之A-A,線及B-B,線所繪 示的剖面示意圖。 圖2為依據本發明第一實施例所繪示之另一測試單元 的立體透視圖。 圖3為依據本發明第二實施例所繪示之測試單元的立 體透視圖。 圖4為依據本發明第三實施例所繪示之測試單元的立 體透視圖。 圖5為根據本發明一實施例之測試單元之量測方法的 流程圖。 圖6A〜6D為待測樣品置於測試平台上的剖面示意圖。 圖7為第一導線之第一 TCR曲線的示意圖。 圖8為繪示熱阻差vs樣品數目的曲線圖,其中實線 為利用電腦模擬或量測合格並完整的單片樣品所產生之數 據曲線’虛線為定義出來的最低完整性接受度曲線。 圖9為繪示熱阻差vs•樣品數目的曲線圖,其中斜線 區域為利用大量樣品之量測數據所產生合格範圍。 【主要元件符號說明】 100、100a、200、300 :測試單元 101 :絕緣層 102、202、302 :基底 102a、202a、302a :第一區 201239350
rji^yuu7TW 37243twf.doc/I 102b、202b、302b :第二區 104、204、304 :導電插塞 106、 106a、206、306 :第一導線 107、 109、207、209、307、309 :測試墊 108、 108a、208、308 :第二導線 400 :待測樣品 402 :測試平台 404 :可控溫構件 404a :恆溫箱 404b :加熱盤 404c :油浴池 405 電源 406 溫度感測器 407 控制器 408 探針 410 攝影機 412 風扇 21

Claims (1)

  1. 201239350 j7TW 37243twf.doc/I 七、申請專利範圍: 1. 一種測試單元,包括: 一基底; 至少一導電插塞,配置在該基底中; 一第一導線,配置在該導電插塞上方;以及 一第二導線,配置在該基底上,其中該第一導線與該 第二導線具有相同的材料及形狀。 2. 如申請專利範圍第1項所述之測試單元,其中該基 底具有一第一區及一第二區,該導電插塞未貫穿該基底。 3. 如申請專利範圍第2項所述之測試單元,其中該第 一導線與該第二導線分別位於該第一區與該第二區之該基 底的表面上。 4. 如申請專利範圍第1項所述之測試單元,其中該第 一導線與該第二導線設置在該基底之表面上。 5. 如申請專利範圍第4項所述之測試單元,其中該第 一導線與該第二導線相鄰。 6. 如申請專利範圍第5項所述之測試單元,其中該第 一導線與該第二導線對應地排列。 7. 如申請專利範圍第6項所述之測試單元,其中該第 一導線與該第二導線平行地排列。 8. 如申請專利範圍第1項所述之測試單元,其中該第 一導線與該導電插塞實體連接。 9. 如申請專利範圍第1項所述之測試單元,其中該第 一導線未與該導電插塞實體連接。 22 201239350 ^Myyuu7TW 37243twf.doc/I 10. 如申明專利範圍第9項所述之測試單元,其中該 第-導線與②導電插塞的最短距離小於等於1如⑺。 11. 如申請專利範圍第9項所述之測試單元其中該 第-導線具有紐解祕,且轉贿職對應的該導 電插塞而配置。 12. 如申凊專利範圍第n項所述之測試單元,其中該 第一導線與該第二導線之兩齡別設置有-測試塾,使該 些導體環位於兩測試墊間。 13. 如申請專利範圍第u項所述之測試單元,其中該 導電插塞之中心軸通過該導體環之環中心點。 14·如申請專利範圍第9項所述之測試單元,其中該 至▲少一導電触包括乡個導餘塞,且該些導_塞配置 在該第一導線的兩側。 15.如申請專利範圍第14項所述之測試單元,其中該 多個導電插塞為多列導電插塞,使該第-導線位於多列導 電插塞間之該基底的上方表面。 16.如申請專利範圍第丨項所述之測試單元,更包括 一絕緣層,配置在該導電插塞與該基底之間、該 與該基底之間以及該第二導線與該基底之間。 、、、 第^^^^範圍第1項所述之測試單元,其中該 、、、μ第一導線各具有至少兩個測試墊,使用一奮 測工具量測該導電插塞的熱阻。 ’其中該 料概Ml7摘述之測試單元 23 201239350 37243twf.d0c/l 一測試平台,具有一探針; 一溫度感測器,配置於該測試平台中; 一可控溫構件,用於改變測試平台的溫度;以及 一攝影機’配置於該測試平台上方。 19.如申請專利範圍第1項所述之測試單元,其中該 導電插塞的材料包括金屬。 2〇·如申請專利範圍第1項所述之測試單元,其中該 基底的材料包括石夕。 21. 如申請專利範圍第1項所述之測試單元,其中該 導電插塞為矽導通孔(Through Silicon Via; TSV)或導孔 (via) ° 22. 如申請專利範圍第1項所述之測試單元,其中該 第一導線與該第二導線為線狀或蛇狀。 23· —種測試單元的量測方法,包括: 提供一待測樣品,該待測樣品包括一基底、至少一導 電插塞、一第一導線與一第二導線; 建立該第一導線的一第一電阻溫度係數(Temperature Coefficient of Resistance : TCR )曲線以及建立該第二導線 的一第二TCR曲線; 施加一第一電流值U)至該第一導線以量測該第一 導線之一第一電壓值(VJ,以及施加一第二電流值(12) 至該第二導線以量測該第二導線之一第二電壓值(V2); 取得該第一導線的一第一熱功率值(Ρ〇與一第一電 阻值(Ωι)以及該第二導線的一第二熱功率值(P2)與一 24 201239350 P51990137TW 37243twf.doc/I 第二電阻值(Ω2); 藉由§玄第一電阻值(ί^)取得該第—Tcr曲線上對 應的5亥第一導線的一第一溫度值(Ti),以及藉由該第_ 電阻值(Ω2)取得該第二TCR曲線上對應的該^二導線二 一第二溫度值(τ2); 量測該基底的一底面溫度(TJ ;以及 藉由該第-導線之該第一溫度值d)、該第一熱功 率值(Pi)與邊底面溫度(Tc)取得該第一導線的一第一 熱阻值(Ri) ’以及藉由該第二導線之該第二溫度值(丁2)、 該第二熱功率值(P2)與該底面溫度 線的-第二熱阻值U2),其中藉由該第一熱;值第 及該第二熱阻值(R2)取得料電她的—熱阻差異值。 24_如申#專利範圍第23項所述之測試單元的量測 方法,其中該第-電流值(Ιι)與該第二電流值⑹相同 或不同。 25·如申請專利範圍第23項所述之測試單元的量測 方^更包括將該熱阻差異值與一黃金數據(g〇idendata) 比較,以雜4導電插塞的完整性或熱傳性能。 方二利範圍第25 ·斤述之測試單元的量測 / - ^H金數據是藉由電腦模擬而提供。 方.广利範圍第25項所述之測試單元的量測 =單==數據是藉由量測單片合格並完整之樣品 28.如申„月專利範圍帛25顧述之測試單元的量測 25 201239350 .w 37243twf.doc/I 方法,其中該黃金數據是藉由量測統計學定義之大數量級 之樣品的測試單元而提供。 29.如申請專利範圍第23項所述之測試單元的量測 方法,其中建立該第一 TCR曲線及建立該第二TCR曲線 的方法包括: (1) 將該待測樣品置入一測試平台上; (2) 改變該測試平台的溫度至一第一溫度,此時該第 -溫度等於該待測樣品上該第—導線與該第二導線的溫 度; (3) 在該第一溫度下,分別施加毫安級的微小電流至 該第-導線及該第二導線,崎針制該第—導線的電壓 值以及該第二導線的電壓值,並計算出對應的該第一導線 的電阻值及該第二導線的電阻值; (4) 改皮5亥測试平台的溫度至一第二溫度,重複步驟 (3) ’以得到在该第二溫度下對應的該第一導線的電阻值及 $亥第一導線的電阻值;以及 (5) 改麦3玄測试平台的溫度並重複步驟(4),將該測試 平台的溫度與該溫度下該第一導線的電阻值作圖,以得到 該第一導線之該第一 TCR曲線,以及將該測試平台的溫度 與該溫度下該第二導線的電阻值作圖,以得到該第二導線 之該第二TCR曲線。 μ 一 、30.如申請專利範圍第29項所述之測試單元的量測 方法’其中該測試平台設置有—溫度感測器以偵測該測試 平台之溫度,及一可控溫構件控制該測試平台之溫度。 26 201239350 P51990137TW 37243twf.doc/I 31. 如申請專利範圍第30項所述之測試單元的量測 方法,其中該可控溫構件包括恆溫箱、加熱盤、油浴池或 其組合。 32. 如申請專利範圍第23項所述之測試單元的量測 方法,其中該基底之表面上設置有該第一導線與該第二導 線。 33. 如申請專利範圍第23項所述之測試單元的量測 方法,其中該待測樣品包括如申請專利範圍第1項至第22 項中任一項所述的測試單元。 34. 如申請專利範圍第23項所述之測試單元的量測 方法,其中該第一導線的該第一熱功率值與該第一電阻 值,以及該第二導線的該第二熱功率值與該第二電阻值, 係由下列方程式計算取得, P = IxV , Ω = V/I , 其中Ρ是熱功率,Ω是電阻,I是電流,V是電壓。 35. 如申請專利範圍第23項所述之測試單元的量測 方法,其中該第一導線的該第一熱阻值以及該第二導線的 該第二熱阻值,係由下列方程式計算取得, R=(T-TC)/P, 其中R是熱阻,T是導線溫度,P是熱功率。 27
TW100111062A 2011-03-30 2011-03-30 Test key structure and measurement method thereof TW201239350A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100111062A TW201239350A (en) 2011-03-30 2011-03-30 Test key structure and measurement method thereof
CN2011101210785A CN102735707A (zh) 2011-03-30 2011-05-11 测试单元及其量测方法
US13/169,051 US20120249176A1 (en) 2011-03-30 2011-06-27 Test structure and measurement method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100111062A TW201239350A (en) 2011-03-30 2011-03-30 Test key structure and measurement method thereof

Publications (1)

Publication Number Publication Date
TW201239350A true TW201239350A (en) 2012-10-01

Family

ID=46926374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111062A TW201239350A (en) 2011-03-30 2011-03-30 Test key structure and measurement method thereof

Country Status (3)

Country Link
US (1) US20120249176A1 (zh)
CN (1) CN102735707A (zh)
TW (1) TW201239350A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495868B (zh) * 2013-09-03 2015-08-11 China Steel Corp 熱電模組性質測量系統及其測量方法
TWI662678B (zh) * 2016-01-12 2019-06-11 聯華電子股份有限公司 測試鍵結構

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486583B (zh) * 2013-06-25 2015-06-01 矽品精密工業股份有限公司 半導體基板之檢測方法
TWI500927B (zh) * 2013-10-14 2015-09-21 Nat Univ Tsing Hua 非接觸式中介層檢測方法與裝置
US9506977B2 (en) 2014-03-04 2016-11-29 International Business Machines Corporation Application of stress conditions for homogenization of stress samples in semiconductor product acceleration studies
US9335368B1 (en) * 2014-10-28 2016-05-10 Globalfoundries Inc. Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits
KR102508531B1 (ko) 2017-11-02 2023-03-09 삼성전자주식회사 인터포저, 인터포저의 제조 방법, 및 반도체 패키지의 제조 방법
CN110844118A (zh) * 2019-11-20 2020-02-28 中国民用航空总局第二研究所 多孔结构压差测试试验装置及试验方法
CN113363241B (zh) * 2021-05-13 2023-03-24 武汉新芯集成电路制造有限公司 测试结构及测试方法
CN117572133A (zh) * 2024-01-11 2024-02-20 深圳市鑫鸿佳科技有限公司 一种电热元件综合试验仪及其测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4320781A1 (de) * 1993-06-23 1994-03-03 Praessl Wendl Maria Theresia Wärmeleitfähigkeits-Meßgerät
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US6066561A (en) * 1997-12-19 2000-05-23 Lsi Logic Corporation Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer
US6770847B2 (en) * 2002-09-30 2004-08-03 Advanced Micro Devices, Inc. Method and system for Joule heating characterization
US7061264B2 (en) * 2004-09-29 2006-06-13 Agere Systems, Inc. Test semiconductor device and method for determining Joule heating effects in such a device
CN100578206C (zh) * 2005-11-21 2010-01-06 华为技术有限公司 一种导热材料热阻测试方法及测试夹具
TWI441270B (zh) * 2008-12-17 2014-06-11 Ind Tech Res Inst 三維積體電路之直通矽晶穿孔製程監控方法及裝置
JP2011014703A (ja) * 2009-07-01 2011-01-20 Renesas Electronics Corp 半導体集積回路装置、及び半導体集積回路装置のテスト方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495868B (zh) * 2013-09-03 2015-08-11 China Steel Corp 熱電模組性質測量系統及其測量方法
TWI662678B (zh) * 2016-01-12 2019-06-11 聯華電子股份有限公司 測試鍵結構

Also Published As

Publication number Publication date
US20120249176A1 (en) 2012-10-04
CN102735707A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
TW201239350A (en) Test key structure and measurement method thereof
TWI279563B (en) High throughput measuring method, apparatus and test structure of via defects interconnects
US7804291B2 (en) Semiconductor test device with heating circuit
US9404953B2 (en) Structures and methods for monitoring dielectric reliability with through-silicon vias
TW201347002A (zh) 用於貫矽導孔陣列的損害監視結構
JP2012009808A (ja) 積層半導体基板および積層チップパッケージ並びにこれらの製造方法
KR101442354B1 (ko) 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치
JP2009192431A (ja) 熱流センサ
US11099227B2 (en) Multilayer wiring base plate and probe card using the same
CN104465420B (zh) 用于获取晶圆级键合结构电阻的方法及其半导体结构
CN104733438B (zh) 一种晶圆允收测试结构
TWI583959B (zh) Contact terminals and probe cards
Oprins et al. Characterization and benchmarking of the low intertier thermal resistance of three-dimensional hybrid Cu/dielectric wafer-to-wafer bonding
CN106876366B (zh) 半导体测试结构及应力迁移测试方法
CN112652610A (zh) 一种转接板及其制造方法、电子设备
Santos et al. Using TSVs for thermal mitigation in 3D circuits: Wish and truth
Chien et al. A thermal performance measurement method for blind through silicon vias (TSVs) in a 300mm wafer
CN205723527U (zh) 可靠性测试结构
US9831139B2 (en) Test structure and method of manufacturing structure including the same
TWI288960B (en) Probe assembly
JP2007324194A (ja) Soiウエーハの評価方法
JP2008170259A (ja) 熱電材料の評価用基板および熱電材料の一括評価装置
CN102867796B (zh) 3d集成电路结构以及检测芯片结构是否对齐的方法
TW201444007A (zh) 半導體結構及其測試方法
CN219626659U (zh) 用于评价集成电路介质隔离性能的测试结构及晶圆