CN102735707A - 测试单元及其量测方法 - Google Patents
测试单元及其量测方法 Download PDFInfo
- Publication number
- CN102735707A CN102735707A CN2011101210785A CN201110121078A CN102735707A CN 102735707 A CN102735707 A CN 102735707A CN 2011101210785 A CN2011101210785 A CN 2011101210785A CN 201110121078 A CN201110121078 A CN 201110121078A CN 102735707 A CN102735707 A CN 102735707A
- Authority
- CN
- China
- Prior art keywords
- lead
- temperature
- test cell
- substrate
- conductive plunger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 176
- 238000000691 measurement method Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000000523 sample Substances 0.000 claims description 41
- 238000005259 measurement Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 21
- 239000003921 oil Substances 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 10
- 238000005094 computer simulation Methods 0.000 claims description 6
- 238000013507 mapping Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 241000270295 Serpentes Species 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- WABPQHHGFIMREM-BJUDXGSMSA-N lead-206 Chemical compound [206Pb] WABPQHHGFIMREM-BJUDXGSMSA-N 0.000 description 11
- 238000013461 design Methods 0.000 description 8
- WABPQHHGFIMREM-OUBTZVSYSA-N lead-208 Chemical compound [208Pb] WABPQHHGFIMREM-OUBTZVSYSA-N 0.000 description 8
- 239000007788 liquid Substances 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N25/00—Investigating or analyzing materials by the use of thermal means
- G01N25/18—Investigating or analyzing materials by the use of thermal means by investigating thermal conductivity
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Or Analyzing Materials Using Thermal Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开一种测试单元及其量测方法，该测试单元包括基底、至少一导电插塞、第一导线及第二导线。基底具有第一区及第二区。至少一导电插塞配置在第一区的基底中，其中导电插塞未贯穿基底。第一导线配置在第一区的导电插塞及基底上。第二导线配置在第二区的基底上。注意第一导线与第二导线具有相同的材料及形状。也提出上述测试单元的量测方法。
Description
技术领域
本发明涉及一种测试单元及其量测方法，且特别是涉及一种用于评估硅导通孔(Through Silicon Via；TSV)的热传性能的测试单元及其量测方法。
背景技术
近年来，由于三维堆叠式芯片(3D stacked IC)的技术发展日趋蓬勃，相关技术已获得显著的突破。在三维堆叠式芯片封装中，散热是其中最需要克服的关键技术之一。具体而言，被夹于中间数层的芯片由于缺乏传热途径将所产生的发热量有效地移除，因而将产生局部的高温，或产生面(体)积微小的热点(hot spot)，进而烧毁芯片。
在三维堆叠式芯片中的硅导通孔(TSV)结构，便是一种有效的实体传热途径。通过配置在发热元件附近的TSV结构，中间数层的芯片发热量，便可经由TSV做各芯片层之间的热量传递，并移除叠层芯片中的庞大发热量。
然而，在三维堆叠式芯片制作工艺中，散热用的TSV性能好坏，均需要等到芯片完成磨薄制作工艺后，甚至等到芯片完成堆叠后，才能进行量测厘定。由于无法在TSV制作工艺之后便厘定其散热性能良劣，因此即使TSV存在缺陷，其后续制作工艺成本与时间浪费也无法事先避免。因此，需要一种能在线上(in-line)量测TSV的热传性能的测试单元及其量测方法。
发明内容
本发明的目的在于提供一种测试单元及其量测方法，可在线上即时判断制作工艺中TSV散热性能的良劣，甚至间接计算布植TSV区域的等效热传导率(effective thermal conductivity)，将有助于整个三维堆叠式芯片的TSV散热设计、TSV制作工艺与芯片堆叠封装的技术发展。
为达上述目的，本发明提供一种测试单元，包括基底、至少一导电插塞、第一导线及第二导线。导电插塞配置在基底中。第一导线配置在导电插塞上方。第二导线配置在基底上，其中第一导线与第二导线具有相同的材料及形状。
在本发明的一实施例中，上述基底具有第一区及第二区，导电插塞未贯穿基底。
在本发明的一实施例中，上述第一导线与第二导线分别位于第一区与第二区的基底的表面上。
在本发明的一实施例中，上述第一导线与第二导线设置在基底的表面上。
在本发明的一实施例中，上述第一导线与第二导线相邻。
在本发明的一实施例中，上述第一导线与第二导线对应地排列。
在本发明的一实施例中，上述第一导线与第二导线平行地排列。
在本发明的一实施例中，上述第一导线与导电插塞实体连接。
在本发明的一实施例中，上述第一导线未与导电插塞实体连接。
在本发明的一实施例中，上述第一导线与导电插塞的最短距离小于等于10μm。
在本发明的一实施例中，上述第一导线具有多数个导体环，且各导体环环绕对应的导电插塞而配置。
在本发明的一实施例中，上述第一导线与第二导线的两端分别设置有一测试垫，使导体环位于两测试垫间。
在本发明的一实施例中，上述导电插塞的中心轴通过导体环的环中心点。
在本发明的一实施例中，上述至少一导电插塞包括多个导电插塞，且这些导电插塞配置在第一导线的两侧。
在本发明的一实施例中，上述多个导电插塞为多列导电插塞，使第一导线位于多列导电插塞间的基底的上方表面。
在本发明的一实施例中，上述测试单元更包括绝缘层，配置在导电插塞与基底之间、第一导线与基底之间以及第二导线与基底之间。
在本发明的一实施例中，上述第一导线及第二导线各具有至少两个测试垫，使用一量测工具量测导电插塞的热阻。
在本发明的一实施例中，上述量测工具包括测试平台、温度感测器、可控温构件及摄影机。测试平台具有探针。温度感测器配置于测试平台中。可控温构件用于改变测试平台的温度。摄影机配置于测试平台上方。
在本发明的一实施例中，上述导电插塞的材料包括金属。
在本发明的一实施例中，上述基底的材料包括硅。
在本发明的一实施例中，上述导电插塞为硅导通孔(Through Silicon Via；TSV)或导孔(via)。
在本发明的一实施例中，上述第一导线与第二导线为线状或蛇状。
本发明另提供一种测试单元的量测方法。首先，提供一待测样品，待测样品包括基底、至少一导电插塞、第一导线与第二导线。然后，建立第一导线的第一电阻温度系数(Temperature Coefficient of Resistance：TCR)曲线以及建立第二导线的第二TCR曲线。接着，施加第一电流值(I1)至第一导线以量测第一导线的第一电压值(V1)，以及施加第二电流值(I2)至第二导线以量测第二导线的第二电压值(V2)。之后，取得第一导线的第一热功率值(P1)与第一电阻值(Ω1)以及第二导线的第二热功率值(P2)与第二电阻值(Ω2)。继之，通过第一电阻值(Ω1)取得第一TCR曲线上对应的第一导线的第一温度值(T1)，以及通过第二电阻值(Ω2)取得第二TCR曲线上对应的第二导线的第二温度值(T2)。然后，量测基底的底面温度(Tc)。接着，通过第一导线的第一温度值(T1)、第一热功率值(P1)与底面温度(Tc)取得第一导线的第一热阻值(R1)，以及通过第二导线的第二温度值(T2)、第二热功率值(P2)与底面温度(Tc)取得第二导线的第二热阻值(R2)，其中通过第一热阻值(R1)及第二热阻值(R2)取得导电插塞的热阻差异值。
在本发明的一实施例中，上述第一电流值(I1)与第二电流值(I2)相同或不同。
在本发明的一实施例中，上述测试单元的量测方法更包括将热阻差异值与黄金数据(golden data)比较，以评估导电插塞的完整性或热传性能。
在本发明的一实施例中，上述黄金数据是通过电脑模拟而提供。
在本发明的一实施例中，上述黄金数据是通过量测单片合格并完整的样品的测试单元而提供。
在本发明的一实施例中，上述黄金数据是通过量测统计学定义的大数量级的样品的测试单元而提供。
在本发明的一实施例中，上述建立第一TCR曲线及建立第二TCR曲线的方法包括：
(1)将该待测样品置入一测试平台上；
(2)改变该测试平台的温度至一第一温度，此时该第一温度等于该待测样品上该第一导线与该第二导线的温度；
(3)在该第一温度下，分别施加毫安级的微小电流至该第一导线及该第二导线，以探针量测该第一导线的电压值以及该第二导线的电压值，并计算出对应的该第一导线的电阻值及该第二导线的电阻值；
(4)改变该测试平台的温度至一第二温度，重复步骤(3)，以得到在该第二温度下对应的该第一导线的电阻值及该第二导线的电阻值；以及
(5)改变该测试平台的温度并重复步骤(4)，将该测试平台的温度与该温度下该第一导线的电阻值作图，以得到该第一导线的该第一TCR曲线，以及将该测试平台的温度与该温度下该第二导线的电阻值作图，以得到该第二导线的该第二TCR曲线。
在本发明的一实施例中，上述测试平台设置有温度感测器以侦测测试平台的温度，及可控温构件控制测试平台的温度。
在本发明的一实施例中，上述可控温构件包括恒温箱、加热盘、油浴池或其组合。
在本发明的一实施例中，上述基底的表面上设置有第一导线与第二导线。
在本发明的一实施例中，上述待测样品包括如上所述的测试单元。
在本发明的一实施例中，上述第一导线的第一热功率值与第一电阻值，以及第二导线的第二热功率值与第二电阻值，由下列方程式计算取得，
P＝I×V，
Ω＝V/I，
其中P是热功率，Ω是电阻，I是电流，V是电压。
在本发明的一实施例中，上述第一导线的第一热阻值以及第二导线的第二热阻值，由下列方程式计算取得，
R＝(T-Tc)/P，
其中R是热阻，T是导线温度，P是热功率。
基于上述，本发明利用经过设计的导电插塞(例如TSV)的排列、以及导线与TSV之间的位置设计，在已经制作出TSV结构，但芯片尚未磨薄的情况下，经由量测导线温度，厘定TSV的热传性能，或确认其热传性能是否合乎预期需求。本发明的方法可在芯片尚未磨薄前即可进行量测，无需等到芯片磨薄且TSV贯穿芯片后再行量测，因此可以及早确认TSV热传性能的良劣，并因而节省因为TSV缺陷所导致的后续制作工艺成本与时间的浪费。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A为本发明第一实施例所绘示的测试单元的立体透视图；
图1B及图1C分别是沿图1A的A-A′线及B-B′线所绘示的剖面示意图；
图2为本发明第一实施例所绘示的另一测试单元的立体透视图；
图3为本发明第二实施例所绘示的测试单元的立体透视图；
图4为本发明第三实施例所绘示的测试单元的立体透视图；
图5为本发明一实施例的测试单元的量测方法的流程图；
图6A～图6D为待测样品置于测试平台上的剖面示意图；
图7为第一导线的第一TCR曲线的示意图；
图8为热阻差vs.样品数目的曲线图，其中实线为利用电脑模拟或量测合格并完整的单片样品所产生的数据曲线，虚线为定义出来的最低完整性接受度曲线；
图9为热阻差vs.样品数目的曲线图，其中斜线区域为利用大量样品的量测数据所产生合格范围。
主要元件符号说明
100、100a、200、300：测试单元
101：绝缘层
102、202、302：基底
102a、202a、302a：第一区
102b、202b、302b：第二区
104、204、304：导电插塞
106、106a、206、306：第一导线
107、109、207、209、307、309：测试垫
108、108a、208、308：第二导线
400：待测样品
402：测试平台
404：可控温构件
404a：恒温箱
404b：加热盘
404c：油浴池
405：电源
406：温度感测器
407：控制器
408：探针
410：摄影机
412：风扇
具体实施方式
本发明测试单元及其量测方法可应用于3DIC的硅导通孔(TSV)或陶瓷基板的导孔(via)技术等。
第一实施例
图1A为依据本发明第一实施例所绘示的测试单元的立体透视图。图1B及图1C分别是沿图1A的A-A′线及B-B′线所绘示的剖面示意图。
请参照图1A、图1B及图1C，测试单元100包括基底102、至少一导电插塞104、第一导线106以及第二导线108。基底102具有第一区102a及第二区102b。第一区102a及第二区102b例如是位在切割道上或芯片中任何合适的区域。基底102的材料包括硅。第一区102a与第二区102b是相邻的。第一导线106与第二导线108对应地排列。进一步地，第一导线106与第二导线108平行地排列。第一导线106与第二导线108是相邻的。
至少一导电插塞104配置在第一区102a的基底102中。导电插塞104的材料包括金属，例如钨或铜。特别要注意的是，上述的导电插塞104未贯穿基底102。也就是说，本发明的测试单元100适用于将基底102进行磨薄制作工艺之前。在一实施例中，当基底102为硅基底时，导电插塞104例如是硅导通孔(TSV)。
在上述实施例中，是以8个导电插塞104为例来说明之，但本发明并不对导电插塞104的数目作限制。本领域具有通常知识者应了解，本发明的导电插塞104也可以为一个或多数个。
第一导线106配置在第一区102a的导电插塞104及基底102上，亦即第一导线106配置在第一区102a的基底102的表面上。在此实施例中，第一导线106与导电插塞104实体连接。第一导线106的材料包括金属，例如铜、铝或其合金。
第二导线108配置在第二区102b的基底102的表面上。第二导线108的材料包括金属，例如铜、铝或其合金。第一导线106及第二导线108的材料相同。
此外，第一导线106与第二导线108具有相同的形状与相同的金属材料。在此实施例中，由于导电插塞104配置成直线，因此第一导线106与第二导线108均呈直线状，如图1A所示，但本发明并不以此为限。在另一实施例中，当导电插塞104配置成蛇形，对应的第一导线106a与第二导线108a也呈蛇状，如图2所示。此蛇状设计可以符合较小占用面积的需求。当然，也可以依设计需要，将导电插塞、第一导线与第二导线布局成任何形状。
在一实施例中，测试单元100可以更包括绝缘层101。绝缘层101配置在导电插塞104与基底102之间、第一导线106与基底102之间以及第二导线108与基底102之间。绝缘层101的材料包括四乙氧基硅烷(tetraethosiloxane；TEOS)氧化硅、氮化硅或氮氧化硅。
另外，第一导线106及第二导线108各具有至少一测试垫，通过使用例如图6A～图6D实施例中的任一个量测工具，以量测第一导线106及第二导线108的热阻值。在此实施例中，第一导线106在其末端各具有一个测试垫107，第二导线108在其末端各具有一个测试垫109，但本发明并不以此为限。在另一实施例中，依设计需求，第一导线106及第二导线108也可以各具有多个测试垫。
基于上述，在本发明的测试单元100中，在基底102的第一区102a及第二区102b上配置不同的构件，第一区102a上配置至少一导电插塞104及第一导线106，第二区102b上仅配置第二导线108。由于第一导线106与第二导线108的材料、形状、尺寸均相同，因此第一区102a及第二区102b之间的热阻差值即为存在导电插塞104所造成的热阻差异。如此一来，可以在将基底102进行磨薄制作工艺之前得知导电插塞104(例如TSV)的热传性能，即时判断制作工艺中TSV的散热性能良劣，快速、方便并可大幅提升竞争力。
第二实施例
图3为依据本发明第二实施例所绘示的测试单元的立体透视图。第二实施例的测试单元200与第一实施例的测试单元100类似，以下就不同处说明之，相同处则不再赘述。
请参照图3，测试单元200包括基底202、至少一导电插塞204、第一导线206以及第二导线208。基底202具有第一区202a及第二区202b。第一区102a与第二区102b是相邻的。第一导线206与第二导线208对应地排列。进一步地，第一导线206与该第二导线208平行地排列。第一导线206与第二导线208是相邻的。
第一导线206配置在第一区202a的导电插塞204及基底202的表面上。特别要注意的是，在此实施例中，第一导线206未与导电插塞204实体连接，且第一导线206环绕导电插塞204而配置。具体而言，第一导线206具有多个导体环211及两个测试垫207。每一导体环211围绕对应的导电插塞204配置，亦即导电插塞204的中心轴通过导体环211的环中心点，且导体环211与导电插塞204的最短距离d小于等于10μm。测试垫207分别位于第一导线206的末端，且分别与最外围的导体环211电连接。导体环211位于两测试垫207间。
第二导线208配置在第二区202b的基底202的表面上。第二导线208与第一导线206具有相同的形状。类似地，第二导线208具有多个导体环213及两个测试垫209。
在一实施例中，测试单元200可以更包括绝缘层(未绘示)。绝缘层配置在导电插塞204与基底202之间、第一导线206与基底202之间以及第二导线208与基底202之间。
第三实施例
图4为依据本发明第三实施例所绘示的测试单元的立体透视图。第三实施例的测试单元300与第二实施例的测试单元200类似，以下就不同处说明之，相同处则不再赘述。
请参照图4，测试单元300包括基底302、至少一导电插塞304、第一导线306以及第二导线308。基底302具有第一区302a及第二区302b。第一区102a与第二区102b是相邻的。第一导线306与该第二导线308对应地排列。进一步地，第一导线306与该第二导线308平行地排列。第一导线306与第二导线308是相邻的。
第一导线306配置在第一区302a的导电插塞304及基底302的表面上。特别要注意的是，在此实施例中，第一导线306未与导电插塞304实体连接，多个导电插塞304配置在第一导线306的两侧下方的基底302中，且第一导线306与导电插塞204的最短距离d小于等于10μm。在一实施例中，多个导电插塞304可分为两列导电插塞304，使第一导线306位于两列导电插塞304间的基底302的上方表面，如图4所示。在另一实施例中(未绘示)，多个导电插塞304也可为多列导电插塞，使第一导线306位于多列导电插塞间的基底302的上方表面。
第二导线308配置在第二区302b的基底302的表面上。第二导线308与第一导线306均呈直线状。此外，第一导线306在其末端各具有一个测试垫307，第二导线308在其末端各具有一个测试垫308。
在一实施例中，测试单元300可以更包括绝缘层(未绘示)。绝缘层配置在导电插塞304与基底302之间、第一导线306与基底302之间以及第二导线308与基底302之间。
接下来，将说明本发明的测试单元的量测方法。在本发明的测试单元中，第一导线下方配置有至少一导电插塞，而第二导线下方未配置有任何导电插塞，因此第一导线、第二导线的电性表现不同。如此一来，可通过这些电性表现的差异配合简单的公式，推出第一导线与第二导线之间的热阻差。此热阻差即为配置于第一导线下方的至少一导电插塞的热阻。
图5为根据本发明一实施例的测试单元的量测方法的流程图。图6A～图6D为待测样品置于测试平台的剖面示意图。请参照图5及图6A～图6D，首先，提供待测样品400。待测样品400包括如上所述的测试单元(未绘示)，例如图1A～图4所绘示的测试单元的任一个或其它测试单元的结构。将待测样品400置于测试平台402上，且温度感测器406配置于测试平台402中，且接近测试平台402的表面。温度感测器406与控制器407连接。控制器407例如是可程式化逻辑控制器。控制器407与电源405连接。此外，测试平台402上例如配置有CCD摄影机410，以确定探针408位于正确的位置(例如测试垫)上。可控温构件404用于改变测试平台402的温度。可控温构件404例如是恒温箱404a(thermostat chamber)、加热盘404b(hot plate)或油浴池404c(oil-bath tank)等。以下就可控温构件404的各实施例进行说明，但不限于这些实施例范围。可使用于本发明的可控温构件的实施例均包括于本发明的发明精神内。
在一实施例中，如图6A所示，可控温构件404例如包括恒温箱404a与加热盘404b。恒温箱404a包覆测试平台402。加热盘404b配置于恒温箱404a中的一侧边并与电源405连接。加热盘404b上方设有一风扇412。
在另一实施例中，如图6B所示，可控温构件404例如包括油浴池404c与加热盘404b。油浴池404c与测试平台402连接，使油浴池404c的管路延伸至测试平台402内部以提供适当温度予待测样品400或提供适当温度于待测平台402表面。加热盘404b配置于油浴池404c中并与电源405连接。油浴池404c内设有液体，液体例如是水或油或其他液体。
在又一实施例中，如图6C所示，可控温构件404例如包括油浴池404c与加热盘404b。油浴池404c与测试平台402连接，且油浴池404c延伸至测试平台402内部的管路有助于保持温度的恒定。与图6B不同的是，加热盘404b配置于测试平台402内部以提供适当温度予待测样品400或提供适当温度于测试平台402表面。油浴池404c内设有液体，液体例如是水或油或其他液体。油浴池404c提供适当温度的液体协助加热盘404b控制定温或恒温等。
在另一实施例中，如图6D所示，可控温构件404包括加热盘404b。加热盘404b配置于测试平台402内部以提供适当温度予待测样品400。
然后，建立第一导线的第一电阻温度系数(Temperature Coefficient ofResistance；TCR)曲线以及建立第二导线的第二TCR曲线。建立第一TCR曲线及第二TCR曲线的方法包括以下步骤。首先，将待测样品400置于测试平台402上。然后，改变测试平台402的温度并分别施加毫安(mA)级的微小电流至第一导线及第二导线，以探针408分别量测第一导线与第二导线对应的电压值并计算出对应的电阻值，进而得到第一TCR曲线及第二TCR曲线。
更详细地说，建立第一TCR曲线及第二TCR曲线的方法包括以下步骤：
(1)将待测样品400置入测试平台402上；
(2)改变测试平台402的温度至第一温度，此时第一温度等于待测样品400上第一导线与第二导线的温度；
(3)在第一温度下，分别施加毫安级的微小电流至第一导线及第二导线，以探针408量测第一导线的电压值以及第二导线的电压值，并计算出对应的第一导线的电阻值及第二导线的电阻值；
(4)改变测试平台402的温度至第二温度，重复步骤(3)，以得到在第二温度下对应的第一导线的电阻值及第二导线的电阻值；以及
(5)改变测试平台402的温度并重复步骤(4)，将测试平台402的温度与该温度下第一导线的电阻值作图，以得到第一导线的第一TCR曲线，以及将测试平台402的温度与该温度下第二导线的电阻值作图，以得到第二导线的第二TCR曲线。图7例如是第一导线的第一TCR曲线的示意图。
接着，通过施加第一电流值(I1)至第一导线以量测第一导线的第一电压值(V1)，以及通过施加第二电流值(I2)至第二导线以量测第二导线的第二电压值(V2)。第一电流值(I1)与第二电流值(I2)例如是数十毫安培(＞10mA)级的较大电流。第一电流值(I1)与第二电流值(I2)可以相同或不同。
之后，由式(1)及式(2)计算出第一导线的第一热功率值(P1)与第一电阻值(Ω1)以及第二导线的第二热功率值(P2)与第二电阻值(Ω2)。
P＝I×V 式(1)
Ω＝V/I 式(2)，
其中P是热功率，Ω是电阻，I是电流，V是电压。
继之，在第一TCR曲线上找出与第一电阻值(Ω1)对应的第一导线的第一温度值(T1)，以及在第二TCR曲线上找出与第二电阻值(Ω2)对应的第二导线的第二温度值(T2)
然后，通过温度感测器406量测基底的底面温度(Tc)。
接着，通过式(3)计算出第一导线的第一热阻值(R1)以及第二导线的第二热阻值(R2)，其中第一热阻值及第二热阻值的差值即为存在导电插塞所造成的热阻差异值。
R＝(T-Tc)/P 式(3)，
其中R是热阻，T是导线温度，P是热功率。
之后，将计算出的第一热阻值及第二热阻值的差值与黄金数据(goldendata)比较，以评估导电插塞的完整性或热传性能。在一实施例中，黄金数据是通过电脑模拟而提供。在另一实施例中，黄金数据是通过量测合格并完整的单片样品的测试单元而提供。在又一实施例中，黄金数据是通过量测统计学定义的大数量级的样品的测试单元而提供。
图8及图9举出导电插塞(例如TSV)的性能判断的方法概略说明与可能的实施例。在图8中，实线为利用电脑模拟(simulation)，或量测合格并完整的单片样品所产生的数据曲线。虚线为定义出来的最低完整性接受度曲线(也利用电脑模拟或小规模量测达成)。量测数据高于虚线表示TSV完整性合格，低于虚线表示TSV完整性不合格。
在图9中，斜线区域为利用大量样品的量测数据所产生合格范围。量测数据低于斜线区域表示TSV完整性不合格，落于或高于斜线区域表示TSV完整性合格。大量样品可以为10个、15个、20个、30个或更多样品，视待测样品的母体数目而定。
综上所述，本发明提出一种简易且快速的量测方法，利用经过设计的TSV的排列、以及导线与TSV之间的位置设计，在芯片已制作出TSV结构，但尚未磨薄的情况下，便可线上量测(in-line inspection)，以厘定出TSV的结构完整性或其热传性能。如果芯片上TSV不符合预期或规定的完整性或热传性能，此芯片将移出制作工艺产线，并不再进行后续制作工艺。因此，本发明的测试单元及其量测方法将可节省因为TSV制作工艺不良而造成的后续制作工艺的资源浪费。
虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
Claims (35)
1.一种测试单元，包括：
基底；
至少一导电插塞，配置在该基底中；
第一导线，配置在该导电插塞上方；以及
第二导线，配置在该基底上，其中该第一导线与该第二导线具有相同的材料及形状。
2.如权利要求1所述的测试单元，其中该基底具有第一区及第二区，该导电插塞未贯穿该基底。
3.如权利要求2所述的测试单元，其中该第一导线与该第二导线分别位于该第一区与该第二区的该基底的表面上。
4.如权利要求1所述的测试单元，其中该第一导线与该第二导线设置在该基底的表面上。
5.如权利要求4所述的测试单元，其中该第一导线与该第二导线相邻。
6.如权利要求5所述的测试单元，其中该第一导线与该第二导线对应地排列。
7.如权利要求6所述的测试单元，其中该第一导线与该第二导线平行地排列。
8.如权利要求1所述的测试单元，其中该第一导线与该导电插塞实体连接。
9.如权利要求1所述的测试单元，其中该第一导线未与该导电插塞实体连接。
10.如权利要求9所述的测试单元，其中该第一导线与该导电插塞的最短距离小于等于10μm。
11.如权利要求9所述的测试单元，其中该第一导线具有多数个导体环，且各导体环环绕对应的该导电插塞而配置。
12.如权利要求11所述的测试单元，其中该第一导线与该第二导线的两端分别设置有一测试垫，使该些导体环位于两测试垫间。
13.如权利要求11所述的测试单元，其中该导电插塞的中心轴通过该导体环的环中心点。
14.如权利要求9所述的测试单元，其中该至少一导电插塞包括多个导电插塞，且该些导电插塞配置在该第一导线的两侧。
15.如权利要求14所述的测试单元，其中该多个导电插塞为多列导电插塞，使该第一导线位于多列导电插塞间的该基底的上方表面。
16.如权利要求1所述的测试单元，还包括一绝缘层，配置在该导电插塞与该基底之间、该第一导线与该基底之间以及该第二导线与该基底之间。
17.如权利要求1所述的测试单元，其中该第一导线及该第二导线各具有至少两个测试垫，使用一量测工具量测该导电插塞的热阻。
18.如权利要求17所述的测试单元，其中该量测工具包括：
测试平台，具有探针；
温度感测器，配置于该测试平台中；
可控温构件，用于改变测试平台的温度；以及
摄影机，配置于该测试平台上方。
19.如权利要求1所述的测试单元，其中该导电插塞的材料包括金属。
20.如权利要求1所述的测试单元，其中该基底的材料包括硅。
21.如权利要求1所述的测试单元，其中该导电插塞为硅导通孔(Through Silicon Via；TSV)或导孔(via)。
22.如权利要求1所述的测试单元，其中该第一导线与该第二导线为线状或蛇状。
23.一种测试单元的量测方法，包括：
提供一待测样品，该待测样品包括基底、至少一导电插塞、第一导线与第二导线；
建立该第一导线的一第一电阻温度系数(Temperature Coefficient ofResistance：TCR)曲线以及建立该第二导线的一第二TCR曲线；
施加一第一电流值(I1)至该第一导线以量测该第一导线的一第一电压值(V1)，以及施加一第二电流值(I2)至该第二导线以量测该第二导线的一第二电压值(V2)；
取得该第一导线的一第一热功率值(P1)与一第一电阻值(Ω1)以及该第二导线的一第二热功率值(P2)与一第二电阻值(Ω2)；
通过该第一电阻值(Ω1)取得该第一TCR曲线上对应的该第一导线的一第一温度值(T1)，以及通过该第二电阻值(Ω2)取得该第二TCR曲线上对应的该第二导线的一第二温度值(T2)；
量测该基底的一底面温度(Tc)；以及
通过该第一导线的该第一温度值(T1)、该第一热功率值(P1)与该底面温度(Tc)取得该第一导线的一第一热阻值(R1)，以及通过该第二导线的该第二温度值(T2)、该第二热功率值(P2)与该底面温度(Tc)取得该第二导线的一第二热阻值(R2)，其中通过该第一热阻值(R1)及该第二热阻值(R2)取得该导电插塞的一热阻差异值。
24.如权利要求23所述的测试单元的量测方法，其中该第一电流值(I1)与该第二电流值(I2)相同或不同。
25.如权利要求23所述的测试单元的量测方法，还包括将该热阻差异值与一黄金数据(golden data)比较，以评估该导电插塞的完整性或热传性能。
26.如权利要求25所述的测试单元的量测方法，其中该黄金数据是通过电脑模拟而提供。
27.如权利要求25所述的测试单元的量测方法，其中该黄金数据是通过量测单片合格并完整的样品的测试单元而提供。
28.如权利要求25所述的测试单元的量测方法，其中该黄金数据是通过量测统计学定义的大数量级的样品的测试单元而提供。
29.如权利要求23所述的测试单元的量测方法，其中建立该第一TCR曲线及建立该第二TCR曲线的方法包括：
(1)将该待测样品置入一测试平台上；
(2)改变该测试平台的温度至一第一温度，此时该第一温度等于该待测样品上该第一导线与该第二导线的温度；
(3)在该第一温度下，分别施加毫安级的微小电流至该第一导线及该第二导线，以探针量测该第一导线的电压值以及该第二导线的电压值，并计算出对应的该第一导线的电阻值及该第二导线的电阻值；
(4)改变该测试平台的温度至一第二温度，重复步骤(3)，以得到在该第二温度下对应的该第一导线的电阻值及该第二导线的电阻值；以及
(5)改变该测试平台的温度并重复步骤(4)，将该测试平台的温度与该温度下该第一导线的电阻值作图，以得到该第一导线的该第一TCR曲线，以及将该测试平台的温度与该温度下该第二导线的电阻值作图，以得到该第二导线的该第二TCR曲线。
30.如权利要求29所述的测试单元的量测方法，其中该测试平台设置有一温度感测器以侦测该测试平台的温度，及一可控温构件控制该测试平台的温度。
31.如权利要求30所述的测试单元的量测方法，其中该可控温构件包括恒温箱、加热盘、油浴池或其组合。
32.如权利要求23所述的测试单元的量测方法，其中该基底的表面上设置有该第一导线与该第二导线。
33.如权利要求23所述的测试单元的量测方法，其中该待测样品包括如权利要求1至22中任一项所述的测试单元。
34.如权利要求23所述的测试单元的量测方法，其中该第一导线的该第一热功率值与该第一电阻值，以及该第二导线的该第二热功率值与该第二电阻值，由下列方程式计算取得，
P＝I×V，
Ω＝V/I，
其中P是热功率，Ω是电阻，I是电流，V是电压。
35.如权利要求23所述的测试单元的量测方法，其中该第一导线的该第一热阻值以及该第二导线的该第二热阻值，由下列方程式计算取得，
R＝(T-Tc)/P，
其中R是热阻，T是导线温度，P是热功率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100111062A TW201239350A (en) | 2011-03-30 | 2011-03-30 | Test key structure and measurement method thereof |
| TW100111062 | 2011-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102735707A true CN102735707A (zh) | 2012-10-17 |
Family
ID=46926374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101210785A Pending CN102735707A (zh) | 2011-03-30 | 2011-05-11 | 测试单元及其量测方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120249176A1 (zh) |
| CN (1) | CN102735707A (zh) |
| TW (1) | TW201239350A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI486583B (zh) * | 2013-06-25 | 2015-06-01 | 矽品精密工業股份有限公司 | 半導體基板之檢測方法 |
| TWI500927B (zh) * | 2013-10-14 | 2015-09-21 | Nat Univ Tsing Hua | 非接觸式中介層檢測方法與裝置 |
| CN110844118A (zh) * | 2019-11-20 | 2020-02-28 | 中国民用航空总局第二研究所 | 多孔结构压差测试试验装置及试验方法 |
| CN113363241A (zh) * | 2021-05-13 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | 测试结构及测试方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI495868B (zh) * | 2013-09-03 | 2015-08-11 | China Steel Corp | 熱電模組性質測量系統及其測量方法 |
| US9506977B2 (en) | 2014-03-04 | 2016-11-29 | International Business Machines Corporation | Application of stress conditions for homogenization of stress samples in semiconductor product acceleration studies |
| US9335368B1 (en) * | 2014-10-28 | 2016-05-10 | Globalfoundries Inc. | Method and apparatus for quantifying defects due to through silicon VIAs in integrated circuits |
| TWI662678B (zh) * | 2016-01-12 | 2019-06-11 | 聯華電子股份有限公司 | 測試鍵結構 |
| KR102508531B1 (ko) | 2017-11-02 | 2023-03-09 | 삼성전자주식회사 | 인터포저, 인터포저의 제조 방법, 및 반도체 패키지의 제조 방법 |
| CN117572133A (zh) * | 2024-01-11 | 2024-02-20 | 深圳市鑫鸿佳科技有限公司 | 一种电热元件综合试验仪及其测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4320781A1 (de) * | 1993-06-23 | 1994-03-03 | Praessl Wendl Maria Theresia | Wärmeleitfähigkeits-Meßgerät |
| CN1971260A (zh) * | 2005-11-21 | 2007-05-30 | 华为技术有限公司 | 一种导热材料热阻测试方法及测试夹具 |
| US20100153043A1 (en) * | 2008-12-17 | 2010-06-17 | Industrial Technology Research Institute | Monitoring method for through-silicon vias of three-dimensional intergrated circuit (3d ic) and apparatus using the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5898706A (en) * | 1997-04-30 | 1999-04-27 | International Business Machines Corporation | Structure and method for reliability stressing of dielectrics |
| US6066561A (en) * | 1997-12-19 | 2000-05-23 | Lsi Logic Corporation | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer |
| US6770847B2 (en) * | 2002-09-30 | 2004-08-03 | Advanced Micro Devices, Inc. | Method and system for Joule heating characterization |
| US7061264B2 (en) * | 2004-09-29 | 2006-06-13 | Agere Systems, Inc. | Test semiconductor device and method for determining Joule heating effects in such a device |
| JP2011014703A (ja) * | 2009-07-01 | 2011-01-20 | Renesas Electronics Corp | 半導体集積回路装置、及び半導体集積回路装置のテスト方法 |
-
2011
- 2011-03-30 TW TW100111062A patent/TW201239350A/zh unknown
- 2011-05-11 CN CN2011101210785A patent/CN102735707A/zh active Pending
- 2011-06-27 US US13/169,051 patent/US20120249176A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4320781A1 (de) * | 1993-06-23 | 1994-03-03 | Praessl Wendl Maria Theresia | Wärmeleitfähigkeits-Meßgerät |
| CN1971260A (zh) * | 2005-11-21 | 2007-05-30 | 华为技术有限公司 | 一种导热材料热阻测试方法及测试夹具 |
| US20100153043A1 (en) * | 2008-12-17 | 2010-06-17 | Industrial Technology Research Institute | Monitoring method for through-silicon vias of three-dimensional intergrated circuit (3d ic) and apparatus using the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI486583B (zh) * | 2013-06-25 | 2015-06-01 | 矽品精密工業股份有限公司 | 半導體基板之檢測方法 |
| TWI500927B (zh) * | 2013-10-14 | 2015-09-21 | Nat Univ Tsing Hua | 非接觸式中介層檢測方法與裝置 |
| CN110844118A (zh) * | 2019-11-20 | 2020-02-28 | 中国民用航空总局第二研究所 | 多孔结构压差测试试验装置及试验方法 |
| CN113363241A (zh) * | 2021-05-13 | 2021-09-07 | 武汉新芯集成电路制造有限公司 | 测试结构及测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120249176A1 (en) | 2012-10-04 |
| TW201239350A (en) | 2012-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102735707A (zh) | 测试单元及其量测方法 | |
| Högblom et al. | Analysis of thermoelectric generator performance by use of simulations and experiments | |
| Fleischer et al. | The effect of die attach voiding on the thermal resistance of chip level packages | |
| CN102760727B (zh) | 互连线电迁移的测试装置及方法 | |
| CN107045993B (zh) | 电迁移测试装置、电迁移测试系统及其测试方法 | |
| Byon et al. | Experimental and analytical study on chip hot spot temperature | |
| Matsumoto et al. | Experimental thermal resistance evaluation of a three-dimensional (3D) chip stack | |
| Matsumoto et al. | Experimental thermal resistance evaluation of a three-dimensional (3D) chip stack, including the transient measurements | |
| Barako et al. | A reliability study with infrared imaging of thermoelectric modules under thermal cycling | |
| Zhang et al. | Thermal characterization of both bare die and overmolded 2.5-D packages on through silicon interposers | |
| Oprins et al. | Steady state and transient thermal analysis of hot spots in 3D stacked ICs using dedicated test chips | |
| Tran et al. | Electrothermal evaluation of single and multiple solder void effects on low-voltage Si MOSFET behavior in forward bias conditions | |
| Cherman et al. | Thermal, mechanical and reliability assessment of hybrid bonded wafers, bonded at 2.5 μm pitch | |
| Gao et al. | Two-dimensional mapping of interface thermal resistance by transient thermal measurement | |
| CN110379725B (zh) | 电迁移测试结构及方法 | |
| CN102082107B (zh) | 芯片测温方法 | |
| Oprins et al. | Characterization of the thermal impact of Cu-Cu bonds achieved using TSVs on hot spot dissipation in 3D stacked ICs | |
| Calabrese et al. | Numerical simulation of the temperature distortions in InGaP/GaAs/Ge solar cells working under high concentrating conditions due to voids presence in the solder joint | |
| Oprins et al. | Characterization and benchmarking of the low intertier thermal resistance of three-dimensional hybrid Cu/dielectric wafer-to-wafer bonding | |
| Colgan et al. | Measurement of back end of line thermal resistance for 3D chip stacks | |
| CN111736052B (zh) | 探针卡、具有其的晶圆检测设备及使用其的裸晶测试流程 | |
| CN102621468A (zh) | 电阻温度系数的检测结构及检测方法 | |
| Tran et al. | Solder void position and size effects on electro thermal behaviour of MOSFET transistors in forward bias conditions | |
| Oprins et al. | Transient analysis based thermal characterization of die-die interfaces in 3D-ICs | |
| Oprins et al. | Thermal modeling and model validation for 3D stacked ICs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121017 |