TW201228234A - Shift register and driving method thereof - Google Patents

Description

201228234 六、發明說明： 【發明所屬之技術領域】 動方法。 本發明是有關於移位暫存電路，且特別是有關於一種在部 分時段以多個電性通路穩定訊號準位的移位暫存電路及其驅 【先前技術】 先前之應用於平面顯示器（例如液晶顯示器）的移位 電路一般包括多個級聯(cascade)耦接的移位暫存器，這些移位 生多個用以驅動液晶顯示器之閘級線:閘級 躲tnr存^般包括兩個互補的穩定模組，以穩定訊 遽輸入早7G Μ及喊輸iti單it所輸丨的峨。每個 對應的操作時脈並在其對應的操作時脈的：作週期; 被致此，從而使對應的穩定模組進行工 板組的操作時脈被設定為自 ^穩疋 邏輯高電位轉變為邏輯低雷位丄：穩疋模組的刼作時脈從 從邏輯低電轉料祕t諸 轉賴組的操作時脈 工作蚌，另^也就是說，當一個穩定模袓 作時另-個穩定模組不工作；而當不 ^ SC進本來在工作的穩定模組開始停止工作。：個穩 :的訊號了工作以穩定訊號輸入單元以及訊號輸出單元所 惟’由於線路對訊號的延遲以及 因此穩定模組的摔作時 Τ充電速度的延遲 時，並不會立低電位轉變為邏輯高電> 導通此疋核組中做下拉穩壓動作的電晶體 201228234 =就是說，當-《钱崎止 ==不？在進行工作切換時會有-二 作的狀態下。此種現象會影響整個移 【發明内容】 高的ΪΙΓ目的之一就是在提供一種移位暫存器，其具有較 本發明的再-目的是提供一種 可提高移位暫存器的可靠性。 f仔㈣驅動方法其 本發=出i移位暫存器’包括訊號輸入單元、訊號輸 f卢早:於Γ，疋模組。訊號輸入單元接收並提供一輸入訊 是、^=早元根據訊號輸人單元所提供的輸人訊號，控制 接至輸出°每個穩^模組電_ 雷你單元的輸出端、訊號輸出單元的輸出端以及預設 時财的母1定模組接收相對應的操作時脈並在相對應的操作 週期内被致能，藉此在輸人訊號禁能時將訊號輸入 η與訊號輸出單元的輸出端電性柄接至低預設電 能。八穩定模組之一被禁能之前，另一穩定模組已經被致 位還提出一種移位暫存器的驅動方法，其適於控制移 元端提供的電位。該移位暫存器包括訊號輸出單 所拯固穩定枳組，訊號輸出單元根據輸入訊號而控制是否將 轉—，的第—時脈訊號從移位暫存器的輸出端向外輸出，每個 莫、及電性轉接至移位暫存器的輸出端以及預設電位。上述 °方法包括提供第一操作時脈至第一穩定模組，第一操作時 201228234 脈:ϊΐ:夺使移位暫存器的輸出端在輸入訊號禁能時經由第 ;電ΓΤ至預設電位;以及提供第二操作= :輸::號，時經由第二穩定模組而電性== 八中，在第一操作時脈被禁能之前先致 脈，=在第一操作時脈被致能之後才禁能第二操作:時 在本發明的較佳實施例中，上述之第—操 作時脈的工作週期各大於50%。 〃第一# 在本發明的較佳實施例中，上述之第一及第 移位施例中’上述之每個細组分別作為 本么明修正穩賴組所對應的操作時脈而使—穩定模植 被不权前’已經先致能另—穩賴組，從而紐在切換穩定 模組時至少有-個穩定模組在進行工作，保證整個移^ 的可靠性。 θ廿窃 ^為讓本發明之上述和其他目的、特徵和優點能更明顯易 懂’下文特舉較佳實施例，並配合所關式，作詳細說明如下。 【實施方式】 請參閱圖1及2,其中圖1緣示為本發明實施例所揭示的 移位暫存器的電路方塊圖；而圖2繪示為圖1的移位暫存器的 ^體電路®。如圖i_2所示，本發明實關所揭示的移位暫存 器〗〇〇包括訊號輸入單元11〇、訊號輸出單元12〇、第—穩定 模組130、第二穩定模組140移及放電單元150。 " 201228234 訊號輸入單元110用以產生輸入訊號Q(n)，且訊號輸入單 元110電性耦接訊號輸出單元120，則訊號輸出單元丨20可根 據訊號輸入單元110所產生的輸入訊號Q(n)而產生第一時脈 訊號G(n)。具體地，訊號輸入單元n〇包括電晶體τιι以及 電晶體Τ12»其中，電晶體T12的閘極電性耦接上一級移位暫 存器中的訊號輸入單元所產生的上一級輸入訊號Qbd)，其一 源/汲極電性耦接上一級時脈參考訊號HC(n>1)，而另一源/汲 極則電性耦接至電晶體T11的閘極。電晶體T11的一源/汲極 電性耦接上一級移位暫存器中的訊號輸出單元所產生的上一 級第一時脈訊號G(n-l)，而其另一源/汲極作為訊號輸入單元 U0的輸出端以輸出訊號輸入單元11〇所產生的輸入訊號 Q(n)。訊號輸出單元12G包括電晶體T2，其閘極電性搞接訊 號輸入單元110的輸出端，其—源級極電_接其對應的時 脈參考喊HC(m)，而其另-源/汲酬作為訊錄出單元】2〇 的輸出端以輸出所產生的對應的第一時脈訊號G(n)。 第一穩定模組130以及第二穩定模、组14〇分別電性耦接訊 號輸入單元110的輸出端’訊號輸出單元12G的輸出端以及預 设電位VSS。其巾預設電位VSS可設定為邏輯低電位。第一 ，定模組130以及第二穩定模組14〇分別接收其所對應的操作 時脈LC1或者LC2，以在其職的操作峡La或者lc 工作週期内被致能，從而在訊號輸人單元⑽所 號=被禁能時，將訊號輸入單元11〇的輸出端與訊號^出單 兀的輸出端電性耦接至預設電位vss。也就是 m以及第二穩定模組140 τ分別作為移位暫存; 的下拉電路，從而分別在其玉作時將訊號輸入單元1 的輸入訊號Q⑻以及減輸出單元12G的輸出端所產 201228234 一時脈訊號G(n)下拉至預設電位vss，即邏輯低電位。 在本發明中，第-穩定模、组13〇與第二穩定模组⑽的電 路相同，其不同在於第-穩賴組㈣接收第—操作時脈 LC1，而第二穩定模組14〇接收第二操作時脈lC2。 具體地，第一穩定模組130包括電晶體T3卜電晶體乃之、 電晶體Τ33、電晶體Τ34、電晶體Τ35以及電晶體Τ36。電晶 體T3i的閘極電_接第一操作時脈如，其中—個源/汲極 亦電_接第-操作時脈LC卜而另—個源/祕則電性搞接 ，晶體T32 #-個源/沒極。電晶體T32的問極接收訊號輸入 早Ί10所產生的輸入訊號Q⑻，且另一個源/汲本靡生耦接 至預设電位VSS。電晶體Τ33的閘極電性輕接電晶體T31與 T32的源/沒極之間的電連接處，其一源/汲極電性搞接至第一 操作時脈LC卜而另-源/汲極電性搞接電晶體以的一個源/ 及極。電晶體Τ34的閘極亦接收訊號輸入單元11〇所產生的輸 入，號Q(n)，而其另一源/汲極則電性耦接至預設電位vss。 電曰b體T35與電晶體T36的閘極均電性耦接至電晶體Τ33與 Τ34源/及極之間的電連接處卩⑻，且電晶體丁35的一源/汲極 =性!?接喊輸人單元11G的輸出端，另ϋ極接收訊號 ]出單元120所產生的對應的第一時脈訊號G(n)。電晶體Τ36 的-個源/沒極電性搞接訊錄出單元12G的輸出端，而另一 個源/汲極則電性耦接預設電位vSS。 第一穩定模組140包括電晶體T41、電晶體T42、電晶體 T43、電晶體T44、電晶體T45以及電晶體T46。電晶體T41 的閘極電性_第二操作時脈LC2，其中—個源/錄亦電性 麵接第一操作時脈LC2，而另—個源級極則電雜接電晶體 T42的一個源/沒極。電晶體T42的閘極接收訊號輸入單元ιι〇 201228234 所產生的輸人喊Q(n)，且另—觸/祕電性耦接至預設電 位VSS。電晶體T43的閘極電性耗接電晶體T41與T42的源/ 沒極之間的電連接處’其一源/沒極電性搞接至第二操作時脈 LC2，而另-源/沒極電性祕電晶體Μ的一個源/沒極。電 晶體Τ44的閘極亦接收訊號輸人單元UG所產生的輸入訊號 Q(n) ’而其另-源/；；及極則電性輕接至預設電位vss。電晶體 T45與電晶體T46的閘極均電性輕接至電晶體T43與丁44源/ 汲極之間的電連接處κ(η)，且電晶體Τ45的一源/没極電性耗 接訊號輸入單元110的輸出端，另一源/汲極接收訊號輸出單 元120所產生的對應的第一時脈訊號咖）。電晶體丁46的一 個源/沒極電_接訊號輸出單元12G的輸出端，而另一個源/ 汲極則電性耦接預設電位vss。 ，電單元150電性輕接訊號輸入單元11〇的輸出端、訊號 輸出皁το 120的輸出端以及預設電位vss，以根據控制訊號而 ^疋疋否對錢輸人單元11G所產生的輸人訊號Q⑻以及訊 號輸出單元120所產生的第一時脈訊號咖谈行放電。具體 地’放電單7〇 150包括電晶體T51以及電晶體Τ52。電晶體 φ T51與寧晶體T52的開極均電性搞接控制訊號，例如下兩級移 f暫存器中訊號輸出單元所產生的第—時脈訊號G(n+2)。電 晶體TM的一源/沒極電性輕接訊號輸入單元ιι〇的輸出端， 而其另-源/沒極電性輕接預設電位vss。電晶體Μ的一源/ 汲極電性輕接訊號輸出單元12G的輸出端，而其另—源/沒極 電性耦接預設電位VSS。 〇月參閱圖3 ’其綠示為穩定模組中各種訊號的時序圖。如 圖"1 3所示’第—穩定模组13()所接收的第—操作時脈[ο 在從邏輯高電位向邏輯低電位轉變時，第二穩定模組14〇所接 201228234 Γ的LC2已經從邏輯低電位轉變成邏輯高電 。也就疋說，第-穩定模、组130在被禁 組H0已經被致能了。同樣地，第二穩定模組二= 作時脈LC2在從邏輯高電位向邏輯低電位轉變時，第一 疋模，且13。所接收的第—操作時脈已經從邏輯低電位 轉變成邏輯高電位。即第二穩定模組14〇被孥 第 定模組㈣已經被致能了。 皮⑽之月第穩 在，實施例中，第-穩定模組13〇所接收的第一操作時脈 LC1與第二穩定模组⑽所接收的第二操作時脈lc2的工作 週』Duty均大於其週期peri〇(j的5〇%。此外，每個穩定模組 所接收的操作時脈可為低頻時脈訊號。較佳地，每個穩定模組 所接收的操作時脈的週期Period介於顯示〇丨幀畫面所需的時 間至顯示200幢晝面所需的時間之間。當然，本^域技術人員 可理解的是’每個穩定模組所接收的操作時脈亦可為較高頻的 時脈訊號。 如圖3所示，當第一穩定模組130所接收的第一操作時脈 LC1從邏輯高電位向邏輯低電位轉變時，即第一穩定模組13〇 受第一操作時脈LC1的控制需要停止工作時，由於第一穩定 模組130中的線路所產生的RC延遲以及其電晶體放電需要一 定的時間，則此時電晶體T33與電晶體T34之間的電連接處 P(n)上的電位還是處於邏輯高電位，其需要一段時間才能放電 完畢轉變成邏輯低電位。因此，受電連接處p(n)上的邏輯高電 位的影響’電晶體T35與電晶體T36會繼續導通一段時間， 使第一穩定模組130繼續工作以穩定訊號輸入單元ι1〇所產生 的輸入訊號Q(n)以及訊號輸出單元120所產生的第一時脈訊 號G(n)’直至電連接處P(n)上的電位下拉至不足以導通電晶體 201228234 T35與電晶體T36，第一穩定模組13〇才停止工作。 此外於在第一穩定模組13〇所接收的第一操作時脈 LC1從邏輯高電位向邏輯低電位轉變之前，第二穩定模組⑽ 所接收的第二操作時脈LC2已經從邏輯低電位轉變成邏輯高 電位了’因此第二穩定模組刚中的電連接處尺⑷上的電位已 經被充電拉升了。則，其可保證第一穩定模組13〇的電連接 電位放電下拉至不足導通電晶體T35與電晶體T36之 ί模組13G停止工作之前，第二穩定模組⑽的 電連接處K⑻上的電位已經充電上拉至足以導通電晶體T45 與電^體Τ46，從而使第二穩賴組14()進行工作。 綜上所述，本發明藉由修正穩定模 使一穩賴組鮮能之前，已經先致能另—穩 證在切換穩定模_至対—個敎模 工作 個移位暫存器的可靠性。 保證整 雖然本發明已續佳實施觸露如上，然娃 本發明，任何熟習此技藝者，在+脫_ 限疋 内，當可作些許之更動食 :本毛月之精神和範圍 附之申請專利範圍所界定者為準。纟明之保護範圍當視後 【圖式簡單說明】 =。'㈣縣發”關簡㈣_種移位暫存 路方塊圖 器的電 【主要元件符號說明】 201228234 100 :移位暫存器 110 :訊號輸入單元 120:訊號輸出單元 130 :第一穩定模組 140 .第二穩定模組 150 :放電單元 Q(n)、Q(n-l):輸入訊號 G⑻、G(n-l)、G(n+2).第—時脈訊號 HC(m)、HC(m-l):時脈參考訊號 LC1 :第一操作時脈 LC2 :第二操作時脈 VSS :預設電位 P⑻、K(n):電連接處 Τ41、 Τ1 卜 Τ12、Τ2、Τ31、Τ32、Τ33、Τ34、Τ35、Τ36 Τ42、Τ43、Τ44、Τ45、Τ46、Τ51、Τ52 :電晶體 12

Claims (1)

1. 201228234 七、申請專利範圍： 1.一種移位暫存器，包括： 一訊號輸入單元’接收並提供—輸入訊號； 〇 一訊號輸出單元’根據該訊號輸入單元所提供的該輸入訊 號，控制是否將所接收的一第一時脈訊號向外輸出； β多個穩賴組’每—㈣穩賴_性祕至該訊號輸入 早兀的輸出端、該訊號輸出單福輸出端以及-職雷位，各

   器，其中穩定模 惹的該操作時脈

   仔益’其中每一該 於顯示0.1幀晝面 項所述的移位暫存器， 暫存器的一下拉電路。 其中每—該 13 201228234 5.—種移位暫存器的驅動方法，適於控制一移位暫存器在 輸出端提供的電位，該移位暫存器包括一訊號輸出單元與多個 穩定模組’該訊號輸出單元根據一輸入訊號而控制是否將所接 收的一第一時脈訊號從該移位暫存器的輸出端向外輸出，每一 該些穩定模組電性耦接至該移位暫存器的輸出端以及一預設 電位，該驅動方法包括： 提供一第一操作時脈至一第一穩定模組，該第一操作時脈 於致能時使該移位暫存器的輸出端在該輸入訊號禁能時經由 該第一穩定模組而電性耦接至該預設電位；以及 提供一第二操作時脈至一第二穩定模組，該第二操作時脈φ 於致能時J鄉㈣如端在該輸人訊賴能時經由 該第二穩定模組而電_接至該預設電位， 其中’在該第一操作時脈被禁能之前先致能該第二操作時 6+中請專利範圍第5項所述的驅動方法，更包括： 在a玄第一操作時脈被致能之後才禁能該第二操作時脈。 7.如申請專利範圍第,5 作時脈與該第二操作時脈纪 8.如申請專利範圍第5

   八、圖式： 5項所述的驅動方法，其中該第一操 的工作週期各大於50%。 項所述的驅動方法，其中該第一及 於顯示0.1幀晝面所需的時間至顯 14