TW201222732A - Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device - Google Patents

Description

201222732 六、發明說明： 【發明所屬之技術領域】 本發明係關於用於處理一半導體晶圓之方法、一半導體 晶圓及一半導體裝置。 【先前技術】 半導體裝置之製造通常涉及以可在製造之一稍後階段中 將電路分離之一方式在一半導體晶圓上定形多個獨立電 路’例如’藉由將半導體晶圓單粒化（「分割」）成各自具 有一既定電子電路或電子裝置之半導體材料之個別片件 (晶粒）。若需要’則經單粒化之晶粒可經受進一步處理， 諸如測試經單粒化之電路並將其封裝至一積體電路封裝 中。 在正常情況下’多個單獨電路之定形涉及在由未經處理 之晶圓形成之一基板上形成各種經圖案化及未經圖案化之 絕緣、半導電及導電裝置區域及層。作為圖案化之一部 分’通常將一光阻劑層沈積於晶圓之頂表面上且藉由一光 微景夕或其他製程來圖案化，因此形成其中曝露晶圓之頂表 面之區域及其中不曝露頂表面之區域。此一圖案化涉及轉 印一預定圖案，例如，在光微影在晶圓表面上投射所期望 圖案之一影像之情形下。然而，在晶圓表面變形（例如， 不平坦）之情形下，使所轉印之圖案扭曲。此等表面變形 可具有各種緣由。 舉例而言’基板上不同層之沈積及圖案化可致使表面不 均勻。美國專利6280645及美國專利630351 1闡述其中藉由 156312.doc 201222732 使表面經受一電漿處理來減小表面之粗链度之一晶圓平坦 化製程及系統。美國專利625471 8闡述一組合化學機械拋 光（CMP)及電漿姓刻晶圓平坦化系統，其中藉由使表面經 受CMP及電漿蝕刻來減小表面之粗糙度。 此外’晶圓之一或多個層中之應力（除導致晶圓脆性及 使晶圓經受處理（諸如背面研磨及分割）之 --般困難以外） 可導致晶圓之弓形及所投射影像之一對應扭曲。美國專利 6770504揭示用於改良晶圓弓形控制之方法及結構，其卡 使用SiGe及摻雜B之Si之一多層堆疊來控制及最小化弓形 量。然而，製造此一堆疊係複雜的。另外，強加於減小弓 形所1¾之所使用材料上之機械要求可與強加於半導體電路 之一正確效能所需之材料上之電要求不相容。 【發明内容】 本發明提供如隨附申請專利範圍中所闡述之用於處理一 半導體晶圓之方法、一半導體晶圓及一半導體裝置。 在附屬技術方案中陳述本發明之特定實施例。 參照下文中所闡述之實施例將明瞭本發明之此等及其他 態樣且將參照該等實施例來闡明該等態樣。 【實施方式】 僅以實例方式參照圖式闡述了本發明之其他細節、態樣 及實施例。在圖式中，使用相同元件符號來識別相同或功 能類似的元件。圖中之元件係出於簡明及清晰之目的而圖 解說明且未必按照比例繪製。 由於本發明之所圖解說明實施例多半可係使用熟習此項 156312.doc 201222732 技術者所知曉之電子組件及電路來實施，因此將不在比為 理解及瞭解本發明之基本概念而被視為必需之程度更大的 程度上闡釋細節且此係為了不模糊本發明之教示或分散對 本發明之教示之注意。 參考圖1⑷’其中展示—晶圓！。在此圖中指示對應於個 別晶粒之多個晶粒區丨〇 〇。該等晶粒區具有一直線形狀且 矩陣陣列ϋ將顯而易見，亦可使用其他 形狀及配置。如圖吵）中所展示，在製造晶粒區1GG之-部 分期間，作用裝置區1〇1係由各別晶粒之電子電路或電子 裝置之結構佔據。舉例而言，可在該晶粒上提供一功率電 晶體，諸如一異質結電晶體。通常，毗鄰該晶粒區之周長 之周邊區1 02保留空白，諸如以允許沿劃線i 03分割而不 損壞電子電路。 周邊區102係一非作用區，此乃因該周邊區不具有晶粒 區1〇1中之電子電路或裝置之電路元件或連接。然而，周 邊區102可含有獨立於晶粒區中之電子電路或裝置之某些 組件，諸如晶圓級可靠性及功能性測試墊或用以促進晶圓 級測試之測試電路。應注意，該晶粒區可含有其他非作用 區，諸如使不同組件（例如，核心與周邊器件）彼此分離之 彼等非作用區。 如圖1(C)中所展示，在單粒化之後，半導體晶圓不再係 具有多個獨立電路或裝置之一整體塊，而係被分離成各自 具有一各別電子電路或電子裝置之半導體材料之個別晶粒 104。右需要，則經單粒化之晶粒104可經受進一步處理， 1563I2.doc

-6- 201222732 諸如測試經單粒化之電路並將其封裝至一積體電路封裝 中。 下文中將參照圖2闡述用於處理一半導體晶圓之一方法 之一貫例’且圖2中展示一半導體晶圓之一實施例之實例 所處之各階段。 如圖2(a)及圖2(b)中所展示’ 一半導體晶圓1〇可在至少 一個方向上具有一曲率且此後可減小該曲率。該區率可僅 沿一個方向（亦即，該晶圓在垂直於彼方向之一剖面中將 不展示曲率）且自數學角度而言具有自一開口、非直曲線 獲得之一圓柱形狀。在不希望受此理論束缚之情形下，據 k，此係（舉例而言）當曲率係由在各層（諸如（舉例而言）針 對沈積於一Si(lll)基板上之GaN磊晶層）之間的僅在一個方 向上之一各向異性晶格失配所致時之情形。另一選擇係， 該曲率可係在兩個方向上，從而致使該晶圓具有一碗狀形 狀或一鞍狀形狀，舉例而言，在該曲率係由在各層之間在 多個方向上之一晶格失配所致之情形下或在該曲率係由相 對於田比鄰層各自雖《僅在一個方向丨具有—晶格失配但該 等層之間的方向不同之數個層所致之情形下。 舉例而言，該曲率可係由晶圓之一層中之拉伸或壓縮應 力所致❶此一層可已提供於初始晶圓材料之頂部上或係2 始晶圓材料之一部分，如圖2(b)中所展示。舉例而言，初 始晶圓可係具有多'個層之一複合基板晶圓，諸如一絕緣體 上覆石夕基板或具有-―異f遙晶層之—Si基板，舉例而 吕，該GaN異質磊晶層係在開始積體電路之製造製程之前 1563l2.doc 201222732 被製造且視情況在—不同位置上。另―選擇係，可作為在 初始晶圓上製作積體電路之製程之組成部分來提供應力 層，舉例而言，藉由毯覆式沈積一應力層材料。在減小曲 率之別該應力層可係未經圓案化的或已經圖案化的。 舉例而5，可提供藉由在一矽基底層或基板上生長氮化 鎵（GaN)之一磊晶層獲得之一複合基板晶圓。參考圖2(句， 舉例而言，可提供一初始基板u。在此實例中，基板丨丨係 具有藉由矽晶格之（111)定向而形成之頂表面之一矽基板， 但基板11可由其他材料或以其他定向形成，舉例而言，碳 化矽或一 III-V族半導體材料之一適合氮化物，諸如由以下 材料組成之群組中之一或多種材料：二元m族氮化物材 料、三疋III族氮化物材料、四元m族氮化物材料或其合金 或化合物（諸如AIN、InN、GaN或諸如此類）。可藉由在另 一（例如，藍寶石）基板上生長基板丨丨而形成基板丨丨，舉例 而言，藉由使用一高氣相製程磊晶（HVPE)製程，且此後根 據本技術中所知曉之任一適合分離或分裂技術將基板丨〇 2 與另一基板分離。可在進一步製造橫向功率電晶體裝置之 則將基板11與另一基板分離，或特定而言相對於由一 ιπ_ν 族半導體材料之一適合氮化物形成之一基板分離基板η, 熟習此項技術者亦應瞭解，基板11可保持安置於藍寶石基 板上且可使用下文中所闡述之處理步驟來進行處理，此後 將氮化鎵基板與藍寶石基板分離。 如圖2(b)所展示，可將一或多個中間層12安置於初始基 板11上。該等層可係一單個層，諸如由一晶種層或一多層 156312.doc 201222732 堆疊組成，諸如包括一晶種層及一或多個過渡層之一堆 疊，諸如AlN-GaN-A1N之一堆疊.該晶種層提供一有序表 面以供在該晶種層之頂部上進一步生長後續層。舉例而 言，該晶種層可係高電阻性的或絕緣的，且舉例而言，係 由一m-v族半導體材料之一適合氮化物（諸如ain):成。' 可在該晶種層上提供一過渡層或層堆疊，例如，藉由適合 磊晶生長製程，其用來使基板之晶格與在（若干）中間層上 生長之磊晶層之晶格匹配及/或使中間冷上方所形成之結 構與基板電絕緣。舉例而言，該晶種層可由一 m_v族半導 體材料之一適合氮化物形成，諸如氮化鋁鎵層或一 AUnN 層或AlGaINN之任一組合。 在形成（若干）中間層12之後，可在中間層12之頂部上安 置一半絕緣層13(圖2(b))，舉例而言，藉由在其上磊晶生 長。在此貫例中，半絕緣層13係摻雜之氮化鎵，其中 摻雜劑係鎂（Mg)。然而，可採用其他摻雜劑（舉例而言， 碳（C)或鐵（Fe))以藉由該層來增加半絕緣層1〇8之電阻或開 發一p型行為。另一選擇係，半絕緣層13可係一πι ν族半 導體材料之一適合氮化物之一層，舉例而言：非有意摻雜 之氮化鋁鎵（AlGaN)、非有意摻雜之氮化銦鎵（InGaN)或非 有意摻雜之氮化鋁銦（AlInN)。若需要，則可在形成中間 層12及半絕緣層13之前使用任何適合之已知技術將諸如氮 化鋁鎵或氮化鎵層間之其他層（未展示）安置於基板1〇2上。 在該所展示之實例中，半絕緣層13展現由於與初始基板 11之間的晶格中之失配所致之壓縮應力，如（舉例而言）當 156312.doc •9- 201222732 在一 Si(lll)基板上生長一 GaN異質磊晶層時出現。在此情 形下，GaN之晶格常數小MSi(m)之晶格常數，且在—Si 主體層之（111)表面上生長一 GaN層（之間具有或不具有一 晶種層）之情形下，該GaN層之晶格常數將與（ηι)表面之 晶格常數不同且該GaN將展現拉伸應力。儘管準確值取決 於特定製程參數，但典型百分比係在1〇%與2〇%之間，在 應力層之生長之後，GaN晶格與Si(lu)表面之間的失配產 生曰B圓及所曝露之其頂表面14之一曲率。可使用之典型值 可係數百微米（諸如在5〇〇 0〇1與75〇 μΓη之間，舉例而言625 μηι)厚之一 Si基板、針對一個6英吋晶圓產生1〇〇叫^至之⑼ μιη之一弓形之05 μηι至1〇 μηι之一 GaN氮化物層。 可藉由在半導體晶圓之非作用區（諸如周邊區1〇2)中提 供至少部分地在半導體晶圓之一應力層中且平行於該應力 層之表面延伸之多個渠溝線17來減小半導體晶圓之曲率。 晶粒之非作用區可係在製造之後不具有提供於其中之電子 電路或裝置之電子組件或連接之任何區，諸如（舉例而言） 作用裝置區之間的周邊區或絕緣區。但非作用區可具有其 他兀件，諸如用於一基板之處理之元件，諸如對準標記、 用於量測特徵之尺寸之結構（rCD柱條」）、電測試結構、 及諸如此類或用於保護電路或裝置免受後期製作環境條件 影響之保護性元件，諸如圍繞—晶粒之—邊緣環形密封。 在此方面中，作用裝置區係具有電子電路或裝置之電子組 件（諸如電晶體、電容器、電阻器或諸如此類）及/或連接件 之晶粒之區。 156312.doc •10. 201222732 I以適合詩特定實施方案之任何方式提供渠溝線。在 所展示之實例中，渠溝線係提供於—麗縮應力層（例如， 生長於-S1(111)基板上之一㈣異質蟲晶層）卜如圖2⑷ 至f2(g)中所圖解說明，舉例而纟，可在提供電子電⑽ ，提供渠溝線。舉例而言，可如下給未經圖案化之基板 提供渠溝線。在應力層之所曝露頂表面上 ㈣層糾此以便覆蓋該應力層且保護由抗㈣ 之應力層13，如圖2⑷中所展示。然後將抗钱劑心圖案 化以局部地曝露頂表面欲提供渠溝之處 渠溝_之圖案之-圖㈣’如圖2⑷中所展示。隨^ 如圖2⑷中所展示，可將該基板曝露至移除所曝露之應力 層之一蝕刻介質，因此形成渠溝線17且減小晶圓之曲率。 此後，可移除抗蝕劑層丨5，從而產生圖2(f)之基板。 渠溝線可具有適合用於特定實施方案之任何形狀及深度 且圖案可係適合用於特定實施方案之任何圖案。舉例而 言，渠溝線可自應力層之頂表面延伸至應力層中達小於應 力層13之厚度t之一深度dl。儘管可使用其他值，但已發 現小於或等於厚度1一半之一深度七已提供良好結果。在 一貫例中，在具有120 μιη之一初始曲率之一 Si(lu)_GaN 複合晶圓中’在具有約5 μιη之一厚度之GaN層中提供.i μπ1 深度之渠溝，從而導致約8〇 - μιη之一經減小曲率。如半導 體製造之技術中所知曉，可藉由機械或光學構件精確地量 測弓形。 如圖2(g)中所圖解說明，在形成渠溝線丨7及相關聯地減 156312.doc -11 - 201222732 小曲率之後，可進一步處理半導體晶圓。舉例而言，可在 基板上作用區中形成電子電路20，可在非作用區中提供適 合結構。雖然在圖2(g)中僅示意性地對此予以圖解說明， 但熟習此項技術者將明瞭，此可以適合用於特定應用之任 何方式來實施且或涉及更多或更少對晶圓之廣泛進一步處 理。如所展示，在該進一步處理之至少某些階段中將至少 某一材料提供於該等渠溝線中。舉例而言，在進一步處理 期間，可至少部分地給渠溝線17提供覆蓋該等渠溝線之壁 之某一材料，諸如沈積於晶圓上未（完全）自該等渠溝移除 之材料。 可以適合用於特定實施方案之任何圖案提供該等渠溝 線。6玄晶圓可具有在各別作用區i 〇丨中之多個半導體裝置 或電路20—如圖2(g)中所指示，且該等渠溝線係由至少— ^作用區分離。舉例而言’該等渠溝線可提供於使作用區 刀,離之㈣格中，諸如圖1(b)中所展示之矩形網格或諸如 平仃四邊形形狀、蜂巢形狀等不同形狀網格。然而，亦可 使用其他圖案’諸如如圖4中所展示之一輻射圖案或平行 線之㈣。如圖3及圖4中所展示，渠溝線可延伸經由該表 面之。P刀或如圖5甲所展示可在晶圓之相對側之間延 伸。渠溝線可如所展千在杳_治 , π展不係貫線，然而，若適合則渠溝線可 係虛線或點線的。 °山適σ用於特定實施方案之任何密度提供渠溝線。舉 °可使夕個渠溝線彼此分離至少1 mm。 如圖2(h)中所展不，在提供裝置或電路之後，可將晶圓 156312.doc •12· 201222732 分割成單獨晶粒。然後可使該等晶粒作為一裸晶粒搁置或 經受進一步處理，諸如封裝。在經單粒化之晶粒上，渠溝 線可係可偵測的，舉例而言，當在如圖2(h)中所圖解說明 之情形時：渠溝線比用來分割晶圓之晶粒鋸之寬度寬，從 而產生由比渠溝線窄之晶粒鑛做出之切口丨8及在側表面中 展現一梯階之經切割晶粒。 在前述說明書中，已參照本發明之實施例之具體實例來 閣述本發明。然而，將顯而易見，可在其中作出各種修改 及改變且隨附申請專利範圍不限於所展示之實例。 舉例而言，本文中所闡述之半導體基板可係任何半導體 材料或材料之組合，諸如珅化鎵、残、l緣體上覆石夕 (SOI)、矽、單晶矽、諸如此類及以上之組合。 此外，在說明書及申請專利範圍t，術言吾「前」、 「後」、「頂部」、「底部」、「在…上面」、「在_·τ面」及類 似—有)係用於說明性目的而未必用於闡述永久之相 對位置》應理解，如此使用之術語在合適情形下可互換， 以使得本文中所闡述之本發明之實施例能夠（舉例而 二=解說明之外的或不同於本文中㈣述的定向之 說明、變化及替代亦係可能的。因此，應將 在請求說明性意義而非—限定性意義。 為限制該請求項:「:括之間的^^ 中所列之元#Μ 」除存在除-請求項 疋件或步驟之外的其他元件或步驟。此外，將本 156312.doc •13· 201222732 文中所使用之術語「— 「 上。此外，在锖长」5 ®」界定為-個或—個以 月求項中使用諸如「 個」之引入性片狂丁命、 個」或「―或多 「 °°心被解釋為暗指藉由不定冠詞「一 ^ 」！丨人^ -請求項元件將含有此㈣人請求 件之任何特定請求項 70 一 貞限制為僅含有一個此類元件之發明， 即使當同一請求jg &人2丨 欠項包含引入性片言吾「-或多個」或「至少 一個」及諸如「—七「加 ^ 」或一個」等不定冠詞時亦是如此。 此同樣適用於定冠詞的使 「 「 j耵使用除非另有說明，否則，諸如 …_」及第二」等術語係用於任意區分此等術語所闡 述之70件。因此，此等術語未必意欲指示此等元件之時間 優先:或其他優先級。在互不相同之請求項中陳述某些措 施之單純事Θ並不指示不能有利地使用此等措施之一組 合0 【圖式簡單說明】 圖1(a)至圖l(c)示意性地展示處於根據本發明之一方法 之一實例之各種階段中之一半導體晶圓之一實施例之一實 例之俯視圖。 圖2(a)至圖2(h)示意性地展示處於根據本發明之一方法 之一實例之各種階段中之一半導體晶圓之一實施例之一實 例之一部分之剖面側視圖。 圖3至圖5示意性地展示根據本發明可提供於一半導體晶 圓上之渠溝線圖案之各種實例之俯視圖。 【主要元件符號說明】 10 半導體晶圓 -14- 156312.doc

201222732 11 初始基板 12 中間層 13 半絕緣層/應力層 14 頂表面 15 毯覆式抗蝕劑層 16 圖案 17 渠溝線 18 切口 20 電子電路 100 晶粒區 101 作用區 102 周邊區/基板 103 劃線 104 晶粒 di 深度 d2 厚度 156312.doc -15-

Claims (1)

1. 201222732 七、申請專利範圍： 1. 一種用於處理一半導體ΒΠΤ +丄· 干等體日日圓之方法，其包括： 提供S亥半導體晶圓，該半導曰 具有一曲率； ”體-圓在至少-個方向上 , 減小該曲率，該減小包括： 4 在該半導體晶圓之非作用萨由担仲η I道赫 Μ乍用供至少部分地在該 體晶圓之-應力層中且平行於該 伸之多個渠溝線，該多個竿溝後且右,/之表面延 1固渠溝線具有小於該半導體晶 圓之厚度之一深度。 2 ·如請求項1之方法，其包拈·々 括·在該非作用區外部之一作 用區中給該半導體晶圓提供_ 3. :::項2之方法，其包括在各=中提供多財 導體裝置戍電路，且装φ & 罝丨中藉由至少、一個 渠溝線。 刀離4 # 4. ^求項卜2或3之方法’其中使該多個渠溝線彼此分 離至少1 mm。 5. 如。月求項i、2或3之方法，其中該多個渠溝線自該應力 層之表面延伸至該應力層中達該應力層之厚度之至少 , 一半之~~深度。 . 士青求項卜2或3之方法，其中該應力層係一III族氮化 物層》 士 "月求項1、2或3之方法，其中該應力層受到壓縮應 力。 8.如請求 項1、2或3之方法，其包括進一步處理該半導體 156312.doc 201222732 晶圓，且其中太# ' 〜進一步處理之至少某些階段中在該等 渠溝線中提供至少某H 9. 一種用於處理一主道 述請求項中任一項之方法處理之一半導體 +導體晶圓之方法，其包括： 提供藉助前w* -晶圓 將該半導體晶圓分割成單獨晶粒。 10. 如》月求項9之方法，其包括：使該等單獨晶粒中之至少 一者經受進一步處理。 11. 一種半導體晶圓，其包括： 夕個作用區，其適合用於提供半導體裝置或電路 非作用區’其使該等作用區彼此分離； —應力層，其具有一第一表面，及 另層’其沿與該第一表面相反之該應力層之一第二 表面與該應力層接觸；及 多個渠溝線，其各自在一非作用區中平行於該應力層 之該第一表面延伸且具有小於該半導體晶圓之厚度之一 深度。 12·如請求項11之晶圓，其包括提供於作用區中之半導體裝 置或電路》 13. —半導體裝置，其包括自如請求項9或1〇之半導體晶圓 單粒化之一晶粒，在該晶粒上該半導體晶圓之至少一個 渠溝線係可偵測的。 156312.doc