TW201220310A - Storage apparatus - Google Patents

Description

201220310 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種藉由自旋轉矩磁化反轉向記憶元件進 行資訊之記錄之記憶裝置（記憶體）。 【先前技術】 自移動終端至大容量服務器，伴隨各種資訊裝置之飛躍 性之發展，於構成其之記憶體或邏輯件等元件中亦追求著 尚積體化、咼速化、低消耗電力化等更進一步之高性能 化。 尤其是半導體非揮發性記憶體之進步顯著，作為大容量 檔案記憶體之快閃記憶體以驅逐硬碟驅動器之勢不'斷普 及。 另方面，注視者向碼儲存用、進而向工作記憶體之展 開，且為替換目前一般所使用之N〇R快閃記憶體、 (Dynamic Random Access Memory，動態隨機存取記憶體） 等而推進著半導體非揮發性記憶體之開發。例如，可列舉

FeRAM(Ferroelectric Random Access Memory，鐵電隨機 存取記憶體）、MRAM(MagnetiC Random Access Memory， 磁阻式隨機存取記憶體）、PCRAM(Phase Change Rand〇m Access Memory ,相變隨機存取記憶體）(相變RAM)等。該 等之中之一部分已被實際應用。 該等非揮發性記憶體之中，MRAM藉由磁性體之磁化方 向進行資料記憶，因此可高速地覆寫，且可進行大致無限 (1〇15次以上）之覆寫，已使用於產業自動化或航空器等領 15416l.doc 201220310 域。 期待MRAM今後自其之高速動作及信賴性向碼儲存或工 作記憶體之展開。 然而，MRAM有低消耗電力化或大容量化之課題。 其係由MRAM之記錄原理即藉由自配線產生之電流磁場 使磁化反轉這一方式導致之本質性之課題。 作為用以解決上述問題之一種方法，探討有不藉由電流 磁場之記錄（即磁化反轉）方式，其中關於自旋轉矩磁化反 轉之研究較活躍（例如參照專利文獻丨及專利文獻2)。 自旋轉矩磁化反轉之記憶元件與MRAM相同，亦係由 MTJ(Magnetic Tunnel Junction，磁性穿随界面）構成。 MTJ包括於某一方向上磁化固定之磁性層（以下稱為磁化 固定層）及磁化未固定之磁性層（以下稱為記憶層），藉由於 磁化固定層與記憶層之間設置穿隧絕緣層而形成穿隧接 合0 而且’利用藉由磁化固定層之磁化之朝向與記憶層之磁 化之朝向之相對角度MTJ之電阻變化即所謂之穿隧磁阻效 果’進行「〇」/「1」之讀出。 另一方面’寫入係於通過磁化固定層之自旋偏極電子進 入記憶層時利用提供該磁性層轉矩者，只要使某臨界值以 上之電流流過，記憶層之磁化之朝向便會反轉。 於寫入時，「0」/「1」之選擇係藉由使流過記憶元件之 電流之極性改變而進行。 用以使記憶層之磁化反轉之電流之絕對值於〇. 1 μιη左右 154161.doc 201220310 之尺度之s己憶元件中為1 m A以下。 並且’該電流值與記憶元件之體積成比例地減少，因此 可按比例調整。 進而’因無需MRAM.中所需之用以使記錄用電流磁場產 生之字元線’故亦有單元結構變得簡單之優點。 以下’將利用有自旋轉矩磁化反轉之MRAM稱為兮丁- MRAM(Spin Torque-Magnetic Random Access Memory，自 旋轉矩磁阻式隨機存取記憶體）。 作為保持有高速且覆寫次數大致無限大之MRAM之優 點，且可實現低消耗電力化及大容量化之非揮發記憶體， ST-MRAM被寄予較大期待。 [先前技術文獻] [專利文獻] [專利文獻1]美國專利第5695 864號說明書 [專利文獻2]曰本專利特開2003-17782號公報 【發明内容】 [發明所欲解決之問題] • 且說，於ST_MRAM中’為將資訊寫入至記憶元件而對 記憶元件之積層方向施加寫入電壓》通常，該寫入電壓為 • 〇·5 V至 1.5 V左右。 然而，該寫入電壓之大小與穿隧絕緣層之靜電破壞電壓 相比為不可忽視之大小。 即，若藉由反覆進行寫入，而穿隧絕緣層長時間受到電 場應力，則存在穿随絕緣層靜電破壞之情形。靜電破壞之 154161.doc 201220310 機率有隨著寫入電壓變大而增加之傾向。 靜電破壞之記憶元件之紀情开杜士 & 干之"己隐兀件本身之電阻會明顯減 $產生穿隨磁阻效果而無法根據電阻變化讀 訊°進而’無法重新將f訊寫人至靜電破壞之元件。 ^又，於ST-MRAM中，所記憶之資訊之保持特性依存於 兄憶層之熱穩定性。只要記憶層具有較大之熱穩定性，便 可儘量長時間地保持資訊。 然而’根據自旋轉矩磁化反轉之理論，㈣定性與寫入 電壓存在比例之關係。因此’只要欲提高保持特性，寫入 電壓便同時亦增加，因此會促進穿隧絕緣層之靜電破壞。 如此，記憶元件之靜電破壞成為限制st_Mram之可寫 入-人數之主要原因’會損害可寫人次數無限大之錢之 優點。 本發明係鑒於此種情況而完成者，其係提供一種藉由使 用不破S記憶元件之寫入方法可使可寫入次數增加之記憶 裝置者。 u [解決問題之技術手段] 本發明之記憶裝置包括記憶元件及該記憶元件陣列狀地 配置而構成之單元陣列。 記憶元件包括根據磁性體之磁化狀態記憶資訊之記憶 層、及相對於該記憶層經由穿隧絕緣層而配置之磁化之朝 向固定之磁化固定層。而且，記憶元件藉由於記憶層及磁 化固定層之積層方向上流過寫入電流而改變記憶層之磁化 朝向’從而將資訊記憶至記憶層。 154161.doc 201220310 又，單元陣列分割為複數個單元區塊，每個單元區塊具 有記憶元件之記憶層之熱穩定性不同之值。 根據上述之本發明之記憶裝置之構成，單元陣列分割為 複數個單元區塊’每個單元區塊具有記憶元件之記憶層： 熱穩定性不同之值。 藉此，於記憶層之熱穩定性較小之單元區塊中，可減小 寫入電流，因此可減小寫入電流而增加可寫入次數。又， 於記憶層之執穩定神齡大夕错4 ^•丨1丄 〜、、、檨疋r生較大之皁兀區塊中，可增長記錄之保 [發明之效果] 、之單元區 根據上述之本發明，於記憶層之熱穩定性較^ 塊中’可增加可寫入次數。 可增長記 且可長 又，於記憶層之熱穩定性較大之單元區塊中 錄之保持時間。 種可寫入次數較多 裝置》 因此，根據本發明，可實現一 時間地保持所記憶之資訊之記憶 【實施方式】 下設為實施形 以下，對用以實施發明之最佳之形態（以 態）進行說明。 再者，說明按照以下之順序進行。 1·本發明之記憶裝置之基本構成 2.記憶裝置之動作原理 3 ·本發明之記憶裝置之實施形態 4·關於記憶裝置之錯誤率 I5416I.doc 201220310 5. 關於錯誤校正代碼（ECC(Err〇r Checking and ， 錯誤檢查及校正）） 6. 計算例 7. 使熱穩定性之指標Δ變化之方法 8. 形成熱穩定性之指標同之複數個單元區塊之方法 <1.本發明之記憶裝置之基本構成> 本發月之η己憶裝置之目的為於如st_ram般之記憶裝置 中增加可寫入次數。 。本申請案之發明者等人進行種種探討，結果發現藉由將 單70陣列分割為複數個單元區塊且針對每個單元區塊將記 憶元件之記憶層之熱穩定性的指標△設為不同之值，可增 加可寫入次數。 本發明之記憶裝置包括記憶元件及該記憶元件陣列狀地 配置而構成之單元陣列。 構成本發明之記憶裝置之記憶元件包括根據磁性體之磁 化狀態記憶資訊之記憶層、及相對於記憶層經由穿隨阻障 層而配置且磁化之朝向固定之磁化固定層。 而且， 入電流， 至記憶層 藉由於記憶層及磁化 記憶層之磁化之朝向 固定層之積層方向上流過寫 產生變化，從而將資訊記憶 。進而，將單元 S己憶兀件陣列狀地配置而構成單元陣列 陣列为割為複數個單元區塊。 各記憶元件之記憶層具有 ’與其他單元區塊中所包 進而，各單元區塊中所包含之 每個單元區塊之固有之熱穩定性 I54161.doc 201220310 含之記憶元件之記憶層之熱穩定性不同。 又，各單元區塊包括記憶體動作所需之周邊電路，作為 分別獨立之記憶體而動作。 作為本發明之記憶裝置之具體構成之—形態，例如準備 2個單元區塊。而且，使用熱穩定性較大之單元區塊作為 主記憶體，使用熱穩线較小之單元區塊作為相對於主記 憶體之快取記憶體， ° 藉由使用公知之快取技術對快取記憶體進行較多之讀出/ 寫入動作。 藉由於快取記憶體中使用熱穩定性較小之單元區塊，同 時快取記憶體之寫人電壓亦減小。即，可寫人次數增加。 而且，如公知之快取技術中所提案般，僅於快取記憶體 無空閒區域之情形時，只要將資訊寫回 憶體之寫入次數便減少、. ...…對主。己 又，藉由於主記憶體中使用熱穩定性較大之單元區塊， 主5己憶體之記憶元件之記情居呈亡 忏I °己隐層具有較大之熱穩定性，因此 可長時間地保持資訊。 <2.記憶裝置之動作原理> 其次’對本發明之實施形態進行說明之前，利用先前之 ST遞AM之構成對與本發明相關之記憶裝置之動作原理 進行說明。 將本發明之記憶裝置所對庠二 7愿之先則之ST-MRAM之一例 之功能方塊圖示於圖1。 圖1中所示之記憶區塊1包括罝— 匕枯早το陣列5及用以供給用以 15416l.doc 201220310 驅動該單元陣列5之各記憶胞之電麼等的電路零件而構 成。 單元陣列5藉由構成記憶胞且記憶資訊之記憶元件2陣列 狀地配置而構成。 單兀陣列5之各記憶元件2經由選擇用MOS(Metal 〇xide Semiconductor ’金屬氧化物半導體）電晶體3而與於單元陣 列5上上下地延伸之一對位元線U(BL)及源極線13(SL)連 接，而記憶「0」或「丨」之丨位元資訊。 另一方面，選擇用河〇8電晶體3之閘極與於單元陣列5上 左右地延伸之字元線14(wl)連接。 且說，圖1中表示有設為4列x4行之構成之單元陣列5， 但實際上可配置多數列及行而構成更大之單元陣列。 例如可設為5 12列χ5 12行之構成。該構成中字元線14、 位元線12及源極線13分別為5 12根。 各字兀線14之左端與配置於單元陣列5之左端之列解碼 器6連接，右端開放。 各位元線12及各源極線丨3之上下端與配置於單元陣列5 之上下端之行開關7連接。 於將單元陣列5設為512列X512行之構成之情形時，位址 為18位元，將上位9位元分配為列位址，將下位9位元分配 為行位址。將列位址輸入至列解碼器6，將行位址輸入至 上下之行開關7。 又’記憶區塊1包括對源極線13施加寫入電壓之SL光驅 動器8及對位元線12施加寫入電壓之bl光驅動器9，該等光 154161.doc -10· 201220310 驅動器作為共同將資訊寫入至記憶元件2之寫入部而發揮 功能。 又，記憶區塊1包括連接於源極線13且為使讀出電流自 圮憶元件2中流出而輸入所需之感應電壓之感測放大器 10。1個記憶元件2記憶1位元之資訊，並向感測放大器1〇 輸入特定大小之參考電壓。感測放大器1〇藉由比較感應電 壓與參考電壓而讀出寫入至記憶元件2中之資訊。 本實施形態之記憶區塊1中，該感測放大器1〇作為自記 憶元件2中讀出資訊之讀出部而發揮功能。 寫入部用以將資訊寫入至記憶區塊之寫入電壓及供給至 感測放大器10之參考電壓藉由電壓控制部丨丨而控制。 (記憶元件之構成） 其次，對圖1之單元陣列5之各記憶胞之記憶元件2之構 成進行說明。 將圖1之記憶元件2及選擇用MOS電晶體3(以下，有時將 兩者合在一起稱為「記憶胞」）之模式化之剖面圖示於圖 2。 首先，說明圖2之中之記憶元件2之部分之構成。 強磁性層22及強磁性層24介隔非磁性層23而配置，藉此 形成反強磁性結合。 進而’下層側之強磁性層22與反強磁性層21接觸而配 置，且藉由作用於該等層間之交換相互作用，而具有較強 一方向上之磁各向異性。 而且，藉由該等層21、22 '23、24而構成磁化之朝向固 154161.doc 201220310 定之磁化固定層15。即，磁化固定層15包括介隔非磁性層 而積層之複數層（本例中為2層）之強磁性層22、24 » 強磁性層26以其磁化Ml之朝向比較容易地旋轉之方式 構成’藉由該強磁性層26構成記憶層（磁化自由層）16。記 憶層16根據磁性體之磁化狀態記憶資訊。 磁化固定層15之強磁性層24與強磁性層26之間，即磁化 固定層15與記憶層16之間形成有穿隧絕緣層25。該穿隧絕 緣層25擔負切斷上下之強磁性層26及24之磁性結合且使穿 隧電流流過之作用。藉此，藉由磁性層之磁化之朝向固定 之磁化固定層1 5、穿隧絕緣層25及可使磁化之朝向變化之 5己憶層 16 而構成 TMR(Tunneling Magnetic Resistance，穿 隧磁阻效果）元件。 而且，藉由上述各層21〜26、基底膜20及外塗層27而構 成包含TMR元件之記憶元件2。 若對記憶元件2施加流於積層方向上之寫入電流，則記 憶層16之磁化Μ1之朝向變化，從而可對記憶層丨6記憶資 訊。 於構成記憶元件2之各層之材料中可分別使用以下所列 舉之材料。 例如’可使用PtMn作為反強磁性層21之材料。 可使用CoFe等強磁性材料作為磁化固定層丨5之強磁性層 22、24之材料。 例如，可使用Ru、Ta、Cr、Cu等作為非磁性層23之材 料0 154161.doc •12· 201220310 例如’可使用MgO作為穿隧絕緣層25之材料。 可使用CoFeB等強磁性材料作為記憶層16之強磁性層26 之材料。又，亦可向強磁性材料中添加非磁性元素或非磁 性材料。例如，可使用、Ta、Cr、Cu、MgO等作為該 添加之非磁性元素或非磁性材料。 而且’於穩定狀態下，藉由介隔非磁性層23之較強之反 強磁性結合’強磁性層22之磁化Mil與強磁性層24之磁化 M12處於大致完全之反平行狀態。 通常’強磁性層22及強磁性層24設為磁矩大致相等之構 成’因此，磁極磁場之洩漏成分小至可忽視之程度。 根據夾持穿随絕緣層25之記憶層16之強磁性層26的磁化 M1之朝向與磁化固定層15之強磁性層24的磁化M12之朝向 處於平行狀態還是反平行狀態，而包含該等層24、25、26 之TMR元件之電阻值變化。 即’ 2個磁化Ml、Ml 2為平行狀態時電阻值降低，為反 平行狀態時電阻值升高。 若TMR元件之電阻值變化，則記憶元件2整體之電阻值 亦變化。利用此情況，可將資訊寫入至記憶元件2或讀出 資訊。例如，將電阻值較低之狀態分配為r 〇」資訊，將 電阻值較高之狀態分配為「1」資訊，藉此，可寫入2值（i 位元）之資訊。 再者，磁化固定層15之中記憶層16側之強磁性層24，於 頃出所記憶之資訊時成為記憶層丨6之磁化Ml之朝向之基 準且為被參照之強磁性層，因此，亦稱為「參照層」。 154161.doc -13- 201220310 又’於圖2中，強磁性層22、24、26之各磁化Ml、 ΜΠ、M12位於所積層之各層之面内，即所謂之「面内磁 化型」，但亦可设為朝向垂直於積層面之方向即所謂之 「垂直磁化型」之構成。此時，使用形成垂直磁化膜之磁 性材料作為各磁性層之材料。 作為此種磁性材料，例如’可列舉TePt、CoPt、FePt、

TbFeCo、GdFeCo ' CoPd、CoFeCr、MnBi、MnGa、

PtMnSb、Co-Cr系材料等。又，可使用除該等材料以外之 形成垂直磁化膜之磁性材料。 其次’電性連接於記憶元件2之選擇用MOS電晶體3或位 元線12等之配線為以下所說明之構成。 於矽基板30中形成有選擇用MOS電晶體3，且於該選擇 用M0S電晶體3之一方之擴散層33上形成有連接插塞17。 於該連接插塞17上連接有記憶元件2之基底膜20。 選擇用MOS電晶體3之另一方之擴散層32經由未圖示之 連接插塞而連接於源極線13。 選擇用MOS電晶體3之閘極3 1經由未圖示之連接插塞而 連接於字元線14。 記憶元件2之外塗層27連接於其上之位元線12。 為覆寫記憶胞之資訊或讀出寫入至記憶胞之資訊，必須 使自旋注入電流Iz流過記憶元件2内。 該自旋注入電流Iz通過擴散層33、記憶元件2及位元線 12 〇 另一方面，若改變自旋注入電流Iz之極性’則可使流過 154161.doc -14· 201220310 記憶元件2之自旋注入電流Iz自朝向上方改變為朝向下 方、或自朝向下方改變為朝向上方。 藉此，使記憶層16之磁化Ml之朝向變化，從而可覆寫 記憶胞之資訊。 (資訊之寫入動作） 其次，對寫入部進行之資訊之寫入動作之一形態進行說 明。 列解碼器6根據列位址將單元陣列5整體之字元線（例如 512根）之中之丨根字元線14之電壓設定為電源電壓，且使 連接於子元線14之選擇用MOS電晶體3為ON狀態。 上側之行開關7根據行位址使單元陣列5整體之源極線 (例如5 12根）之中之1根源極線〖3連接於SL光驅動器8。 下側之行開關7根據行位址使單元陣列5整體之位元線 (例如512根）之中之1根位元線12連接於光驅動器9。 SL光驅動器8於資料輸入為「丨」時輸出寫入電壓於資 料輸入為「0」時輸出GND(ground，接地）。 相反地，BL光驅動器9於資料輸入為「〇」時輸出寫入 電壓，於資料輸入為「丨」時輸出qnd。 如此，藉由根據資料輸入改變電流之朝向，可向所選擇 之記憶元件2進行「〇」或「1」之資訊之寫入動作。 再者’利用寫入部之寫入動作並非限定於上述之動作之 一形態者，亦可為其他形態。 (資訊之讀出動作） 其次’對感測放大器10進行之資訊之讀出動作之一形態 154161.doc -15· 201220310 進行說明。 字元線14之選擇與資訊之寫入時相同。 上側之行開關7根據行位址使單元陣列5整體之位元線 (例如5 12根）之中之1根位元線丨2連接於Sl光驅動器8。 下側之行開關7根據行位址使單元陣列5整體之源極線 (例如512根）之中之1根源極線13連接於感測放大器1〇。 SL光驅動器8始終輸出GND。 如此，使一定之讀出電流流過由感測放大器1〇選擇之記 憶元件2。 此處，於記憶元件2之狀態為「1」即高電阻狀態之情形 時’將為流過讀出電流而所需之感應電壓設為V1。相同 地，於記憶元件2之狀態為「〇」即低電阻狀態之情形時， 將為流過讀出電流而所需之感應電壓設為V〇。 此時，由於記憶元件2之電阻之大小關係，νι>ν〇。因 此，將較V〗小且較V0大之參考電壓輸入至感測放大器 10 ° 感測放大器10對感應電壓及參考電壓進行比較。此處， 可判斷出：於「感應電壓〉參考電壓」之情形日夺，記憶元 件2為記憶有「丨」之狀態，於「感應電壓 <參考電壓」之 情形時，記憶元件2為記憶有「〇」之狀態。即，可進行資 訊之讀出動作。 再者，讀出動作並非限定於上述之動作之一形態者，亦 可為其他形態。 <3·本發明之記憶裝置之實施形態> 154161.doc •16· 201220310 繼而’對本發明之記憶裝置之實施形態進行說明。 本發明之S己憶裝置之貫施开〉態中’尤其是設為將陣列狀 地配置有記憶元件2之單元陣列5分割為複數個區塊（以下 稱為單元區塊）之構成。進而，設為每個該單元區塊具有 記憶元件2之記憶層1 6不同之熱穩定性之構成。 該熱穩定性之差別既可藉由使構成記憶層丨6之強磁性層 26之飽和磁化針對每個單元區塊變化而實現，亦可藉由使 強磁性層26之磁各向異性常數針對每個單元區塊變化而實 現。進而，亦可組合該等變化之兩者。 為使強磁性層之飽和磁化變化，只要使強磁性層之組成 變化即可。例如’㈣磁性層之磁性材料中添加非磁性材 料’從而可降低飽和磁化。 為使強磁性層之磁各向異性常數變化，考慮例如分別使 用磁各向異性不同之磁性材料。 將表示本發明之記憶裝置之實施形態之内部構成之功能 方塊圖示於圖3。 士實施形態中’如圖3所示般，記憶區塊ι〇〇之中具… 個早兀陣列5 ’於單元陣列5内具有2個單元區塊5a、讣。 ▲且ϋ中左側之單元區塊5a中所包含之記憶元件2的 :己隐層16之熱穩定性與右側之單元區塊中所包含之記憶 元件2的5己憶層16之熱穩定性不同。 每個單元區塊5a、5b以不同之 而且，於圖3之構成令 電路進行寫入。 P SL光焉£動器8a及BL光驅動器9a向單元區塊5a供給 154l61.doc -17- 201220310 寫入電壓’ SL光驅動^|8b及BL光驅動器9b向單元區塊5b 供給寫入電壓。各自之寫入電壓由電壓控制部丨丨獨立地提 供。 再者’亦可使SL光驅動器或BL光驅動器為以複數個單 元區塊共有之構成。於此情形時，每次寫入之單元區塊改 變均使由電壓控制部11提供之寫入電壓變化。然而，因直 至寫入電壓穩定為止需要一定之時間，故具有寫入時間增 加之缺點。 將使單元陣列分割為單元區塊之方法之其他形態示於圖 4 〇 圖4所示之形態中，具有2個記憶區塊u、化，且使位於 各自之記憶區塊la、lb中之單元陣列整體為一個單元區 塊。即，記憶區塊la具有單元區塊5a，記憶區塊b具有單 元區塊5b。於此情形時，單元區塊5a中所包含之記憶元件 2的5己憶層16之熱穩定性亦與單元區塊5b中所包含之芄險 元件2的記憶層16之熱穩定性不同。 。心 丹有，雖未圖 之 —~肝，亞0、仃開關7等圖i中 除單元陣列5以外之構成要素分別包含於圖彳之記情 菸扣祕G A 1 U A _ la及記憶區塊ib中。 圖3所示之形態中’使單元陣列5整體形成於同-晶圓 另一方面，圖4所示之形態中， 形成於同一之晶圓上或形成於不 "5J* 〇 各自之記憶區塊1& 同之晶圓上 、lb 任—種均 154161.doc •18· 201220310 其人，對如上述般將單元陣列5分割為複數個單元區塊 5a、5b之記憶裝置之動作進行說明。 將分割為2個單元區塊之情形時之動作之概念圖示於圖 5 ° 藉由單το區塊及配置於其周邊之列解碼器6、行開關7等 除圖1所不之單元陣列5以外之構成要素，可以單元區塊單 位作為記憶體而動作。 此處，將圖5所示之各自之單元區塊稱為主記憶體52及 快取記憶體53。 主記憶體52相對於一個位址具有一個資料。 另一方面，快取記憶體53相對於一個位址具有標籤、資 料、狀態位元。 藉由設為此種構成，可使用一般廣泛地使用之磁盤高速 緩存或頁高速緩存等技術。 以下，簡單地說明使用該技術之動作方法。 與記憶體外部之連接或主記憶體及快取記憶體之控制由 記憶體控制部5 1進行。 於在某位址有存取之情形時，記憶體控制部5丨首先確認 於快取記憶體5 3上是否存在該位址之資料。該確認中，將 所要求之位址之一部分與記錄於快取記憶體53上之標籤進 行比較。 只要與所要求之位址之一部分一致之標籤存在於快取記 憶體53上，便使用快取記憶體53進行該資料55之讀出/寫 入0 154161.doc -19 - 201220310 於資料不存在於快取記憶體53之情形時，將主記憶體52 之該資料54自主記憶體52轉送至快取記憶體〜此時，&其 係轉送至快取記憶體53之空閒區域，但於快取記憶體Μ無 空閒區域之情形時，選擇—個已存在於快取記憶體Μ上之 資料’藉由將其轉送至主記憶體52而製造空間區域。 此時，於快取記憶體53上之資料之更新未完成之情形 時，快取記憶體53上之資料與主記憶體52上之資料相同， 因此無需轉送。有無資料之更新由快取記憶體53上之狀態 位元進行識別。 此種快取技術有用之理由在於利用所謂之存取之局部 f生。即’其係對於現在有存取之資料及其附近位址之資料 於最近之將來再次有存取之可能性增加者。 ， 通常之快取技術巾，藉由於快取記憶體巾使用存取時間 G曰伏期）較短之記憶體，儘量於快取記憶體上對頻繁之存 取進行處理，潛伏期雖較慢但可彌補容量較大之主記憶體 之缺點。 〜立 本實施形態之記憶裝置中，將藉由熱穩定性不同之記憶 兀件分別構成之單元區塊使用於主記憶體及快取記憶體這 —點與先前之快取記憶體之使用方法不同。 於比較快取記憶體與主記憶體之情形時，以下兩點 同。 ” 第一，寫入次數不同。快取記憶體中，每次有寫入要求 均進行寫入動作，相對於此，主記憶體中，於快取記憶體 無空閒區域之情形_，僅於自快取記憶體向主記憶體轉送 15416l.doc 201220310 資料時進行寫入。 第一’保持時間不同。於非播政^ t J於非揮發記憶體之情形時，本々 憶體典型地需要10年之徂姓 .„ 王5己 牛之保持，但快取記憶體於其性 需較長之保持時間。再者， … 丹考，右於快取記憶體上經過 之時間*例如1秒，目丨丨益丄 又 則藉由將相同之資料覆寫至 體亦可設定最長之保持時間。 、取。己隐 <4.關於記憶襄置之錯誤率> 其次，對於ST-MRAM中使用上述之快取技 用自旋轉移現象之理論進行說明。 儍..、占利 首先’對ST-MRAM中之錯誤率進行說明。 ST-MRAM中之錯誤率有各種各樣之因素引起之錯誤 率’但此處僅對相對於記憶元件2進行寫入時之破壞錯誤 率及貧料保持時之保持錯誤率進行說明。 (寫入時之破壞錯誤率） 首先，對寫入時之破壞錯誤率進行說明。 藉由寫入電壓之施加，電場應力作用於記憶元件2之穿 隨絕緣層2 5。每次重最夕庙士具 人更立之應力最終導致穿隧絕緣層25之靜 電破壞。 穿隧絕緣層25之靜電破壞如以下所說明般地被模式化。 考慮寫入部以某寫人電壓對記憶元件2反覆地進行電塵 施加之情形。 直至施力σ X次寫入雷壓為μ _ 电马止s己憶70件2破壞之機率rbd以 下式表示。 rbd=l-exp(-(x/p)P)式⑴ 154161.doc •21· 201220310 ㈠表7^維伯分佈。β表示分佈之形狀，於ST-MRAM中 。己It tl件2之情形時，處於卜2左右之範圍内。一 、’句可寫入次數，依存於寫入電壓。 *0寫入-人數μ之寫入電壓依存性可以所謂之乘冪律 模型記述，並以下式表示。 P=xi.V.b...式（2) 此處，X!為寫入電壓為1V時之平均可寫入次數，b為決 定電壓依存性之參數。 通常，XI處於1〇4〜1〇1〇左右、之範圍内，b處於4〇〜6〇左右 之範圍内。 如由式（2)所知般，寫入電壓越大，卜之值越小，因此破 壞機率（=破壞錯誤率）增大。藉此，為使記憶元件2之破壞 錯誤率下降，較為理想的是以較小之寫入電壓進行寫入。 (保持錯誤率） 其次’對保持錯誤率進行說明。 非揮發記憶體中，即便切斷電源亦必須保持寫入之狀 態。 一般而言，動作保證溫度（例如85。〇要求1〇年之資訊保 ST-MRAM中，會產生由利用熱起伏之磁化反轉導致之 寫入狀態意外地改變之保持錯誤現象。 由熱起伏所致之磁化反轉之產生頻度使用熱穩定性之指 標△進行記述。該熱穩定性之指標Α由下式（3a)及式（3b)表 示0 154161.doc -22- 201220310 [數l] Δ KUV μΟΜ^ν kBT +~lkRT~ Κ·.式(3a) a^kuv μ^Μ]ν ( ~Τ^τ+~ϊΓΓ^Ν^~Νχ)…式(3b) 式（3a)、式（3b)分別對應於面内磁化型、垂直磁化型。 此處，Ku為記憶層之磁各向異性常數，v為記憶層之體 積’ Ms為記憶層之飽和磁化，（Νχ、&、Nz)為記憶層之退 磁場係數，μο為真空之磁導率，匕為玻耳茲曼常數，丁為 絕對溫度。退磁場係數之下標（x、y、z)表示三維空間之方 向，（x、y)為積層面内方向，z為垂直於積層面之方向。 熱穩定性之指標△係為使記憶層16之則匕之⑷反轉所需 之能量（以下稱為能量障壁）與熱能之比，該值越大，保持 特性越優越。 面内磁化型+，磁各向異性常數一般小至可 度，式（3a)之第二項主導性地決定熱穩定性之指標△。此 處，若（y方向之長度）<(x方向之長度），則為確保〇以上之 熱穩定性之指標’必須使Ny>NX。因此，使記憶層之（X、 y)之膜面内方向之形狀為橢圓形或長方形即可。 如此獲得之能量障壁稱為形狀磁各向異性能量。形狀磁 各向異性能量與飽和磁化Msi平方成比例。 之熱穩定性之 。於其中使用 另一方面，垂直磁化型中，為確保〇以上 指標A，需要某程度大小之磁各向異性常數 I54I6J.doc -23- 201220310 來源於稱為結晶磁各向異性能量之磁性層之結晶結構之能 量。 式（3b)之第二項稱為退磁場項，於使熱穩定性之指標△ 減^之方向上作用。又，垂直磁化型中無需利用形狀各向 異性此量，因此記憶層之Ο、y)面内之形狀設為圓形或正 方形者較多。此時，Ny=Nx。 決定熱穩定性之指標△之大小之主要項目為磁各向異性 能量。 、 分別於面内磁化型中使用起因於元件形狀之形狀磁各向 異性’於垂直磁化型中使用起因於結晶結構之結晶磁各向 異性。 再者’使用形狀各向異性之面内磁化型中，熱穩定性之 指標△與記憶層丨6之磁化Ml之飽和磁化Ms2平方成比例。 只要提供某熱穩定性之指標Δ，便可計算保持錯誤率。 時間t[ns]之期間利用熱起伏之磁化反轉產生之機率r…可 寫作： rret=l-exp(-t.exp(_^…式（4)。 通常’ rret為與1相比非常小之數，因此近似於 rret=t，exp(-A)...式（5)。 其次’對熱穩定性之指標A與寫入電壓有密切之關係之 情況進行說明。 自旋轉移現象中存在磁化為進行反轉而必需之最小之臨 界電流Ic0。 根據自旋轉移之理論表示之結果，該臨界電流IeQ與熱穩 154161.doc • 24· 201220310 定性之指標△之間有以下式（6a)及式（6b)所示之比例之關 係。 [數2]

4ekBT —h~~ 7c0 =

...式（6a) ...式（6b) 此處，式（6a)對應於面内磁化型，式（6b)對應於垂直磁 化型。各式中，e為電子之電荷，帶橫線之h為換算普朗克 常數，α為阻尼常數，η為自旋注入效率，Νχ、Ny、Nz為記 憶層16之退磁場係數。 若將記憶元件2之電阻設為R，則最低之寫入電壓成為 Vc〇=R.Ic〇。 即，寫入電壓與熱穩定性之指標△有比例之關係，若為 提高保持特性而使熱穩定性之指標△增加，則會產生所需 之寫入電壓亦增大之副作用。 由以上可知：ST—MRAM中，保持錯誤率與破壞錯誤率 相對於寫人電壓具有相反之依存性，兩者有取捨之關係。 因此，如本實施形態之記憶裝置般，將單元陣列5分割 為複數個單元區塊5a、5b，針對每個單元區塊5a、讣，使 記憶元件2的記憶層16之熱穩定性之指標△為不同之值，藉 此可增加可寫入次數。 即2個單元區塊5a、5b之中，就記憶元件2之記憶層i 6 154161.doc -25- 201220310 的熱穩定性之指標△之值較小一方之單元區塊而言，即便 減小寫入電壓亦可進行記錄，因此減小寫入電壓以增加可 寫入次數。就記憶元件2之記憶層16的熱穩定性之指標△之 值較大之另一方之單元區塊而言，難以覆寫記錄，可增長 記錄之保持時間。 m、 即，根據上述之本實施形態之記憶裝置之構成，將單元 陣列5分割為複數個單元區塊兄、％，針對每個單元區塊 5日、5b，記憶元件2之記憶層“之熱穩定性之指標△ 之值。 藉此，就記憶層之熱穩定性較小之單元區塊而言’可減 小寫入電流’因此可減小寫入電流以增加可寫入次數' 又，就記憶層之熱穩定性較大之單元區塊而言，可增長記 錄之保持時間。 因此’可實現可寫人次數較多、且可長時間地保持所記 憶之資訊之記憶裝置。 <5.關於錯誤校正代碼（Ecc)> 包含上述之實施形態之記憶裝置的本發明之記憶裝置 中’進而可使用錯誤校正代碼。 所謂錯誤校正代褐是指與資訊位元―起記憶同位位元， 其係即便產生位誤碼亦可使用同位位元檢測錯誤且校正 錯誤者。 本發明之記憶裝置中，例如為對上述之保持錯誤進行檢 :並扠正’可使用ECC。而丨，記憶元件之記憶層之熱穩 疋丨生不同之複數個單元區塊中至少於丄個單元區塊中使用 154161.doc -26- 201220310 ECC° 其次，對於如此般使用有ECC之情形時保持錯誤率如何 變化進行說明。 此處，將N設為記憶體容量，將n設為Ecc之編碼位元 數，將k設為ECC之資訊位元數，將s設為錯誤校正位元 數，將b=N/k設為區塊數。 將1個代碼塊之時間t[ns]期間之保持錯誤率設為心。r 為（s+1)位元以上同時產生保持錯誤之機率，因此 Rb=„Cs+1(rret)s+1+nCs+2(rret)s+2+..> …式（7)。 其中，rret與1相比非常小，因此式（7)可近似於 Rb=nCs+1(rret)s+,…式（8)。 此處，nCm為自n個之中選擇爪個之情形時之數，為2項係 數。 … 其次’考慮記憶體整體之保持錯誤率。 作為記憶體整體，要求10年之記錄之保持。年之 錯誤率Rd(以下稱為設備錯誤率）可寫作： 保持

Rd=nCs+1(N/K)(t10/t)(rret)s+丨…式(9)。 此處，rret與1相比非常小，而使用近似式。又，$ 年=3_2X10、S’ t為寫入之間隔。若將以.式⑺ =〇 入， 代 則 Rd=nCs+1(N/K)(t10.ts)(exp(-(s+1)A))式（1〇)。 於未使用ECC之情形時’ n=k，s=〇 ,因此，

Rd=N.t丨。.exp(-A).··式（η)。 其相當於單一位元之1〇年保持錯誤率之Ν位元之量。 154161.doc •27· 201220310 於未使用ECC之情形時 存於寫入之間隔t。 由式（11)可知設備錯誤率不依 另一方面，於使用ECC之情形時，藉由式⑽之之項之 存在可知寫入之間隔t越短設備錯誤率越減少。 <6.計算例> 以下，基於上述之錯誤率對叮撕⑽之可寫入次數及 熱穩定性之指標表示具體的計算例。 首先’對可寫入次數進行闡述。 將寫入電壓與可寫入次數之關係示於圖6。 再者，可寫入次數設為破壞錯誤率等於w(記憶體容量） 之寫入次數，’此處之可寫入次數為至某記憶體容量之 中最易破壞之位元破壞為止之寫入次數。&設為2χΐ〇8 , b 設為so，β設為i，記憶體容量N設為64Mbh。 圖6中，3.2χΐ〇16次為對1位元1〇年連續地進行1〇如週期 之寫入之情形時之寫入次數。只要為此以上之寫入次數， 於設備動作期間，事實上便可進行無限次之寫入。此時之 寫入電壓為480 mV»為此以上之寫入電壓時，可寫入次數 有限。 觀察圖6可知，可寫入次數之寫入電壓依存性陡峭，於 寫入電壓為700 mV時，可寫入次數會減少至1 7χ1〇8次為 止。 其次’對熱穩定性之指標進行闡述。 將熱穩定性之指標與設備錯誤率之關係示於圖7Α〜圖 7C。圖7Α表示未使用ECC之時，圖7Β表示可錯誤校正位 154161.doc -28- 201220310 元數為1之時，圖7C表示可錯誤校正位元數為2之時。於 ECC中使用有BCH碼。又，將寫入間隔分配為i μ、1 ^ 私）、10 y(l〇年）。再者，各圖之線之旁邊附加之數字表示 設備錯誤率為10·4時之熱穩定性之指標△之值。 不 如之前所說明般，於無ECC時，設備錯誤率不依存於寫 入間隔。假設，要求設備錯誤率1〇·4時，根據圖7a，所需 之熱穩定性之指標△成為70。 另一方面，於有ECC時，由圖7B及圖7C所知，可錯誤校 元數越大，又’寫入間隔越小，所需之△越小。 如上述般，快取記憶體中之保持時間較短。如此，藉由 將ECC導人至快取記憶體，即便熱穩定性之指標△較小， 亦可保持叹備錯誤率。若熱穩定性之指標△較小，則寫入 電壓亦減小’目此可知快取記憶體之破壞錯誤率亦減少。 —為獲得具體之熱穩定性之指標△與寫入電壓之關係而進 打利用宏觀磁矩模型之計算。此處，使記憶元件為面内磁 化型’使記憶元件之平面形狀為橢圓形。主記憶體設為無 咖。快取記憶體分別由可錯誤校正位元數為i之快取記 憶體1及可錯誤校正位元數為2之快取記憶體2進行計算。 ^取。己tt體均§5:保持時間為i s。將計算結果示於表 154161.doc 29- 201220310

h<l_—I 單位 1 1 1 emu/cc Ωμιη2 i 1 mV mV 快取記憶體2 〇〇 CO 0.02 〇 70x210 280 On <N m ON cn 快取記憶體1 1 0.02 卜 〇 CN ON CO CN 70x210 332 345 466 主記憶體 〇 0.02 卜 〇 ON OO 寸 70x210 v〇 536 724 典型之值之範圍 50〜100 0.01-0.04 0.3-0.8 300-800 7〜30 1 1 1 1 記號 <1 CO WxL o o 〇 > 名稱 熱穩定性之指標 阻尼常數 自旋注入效率 飽和磁化 面積電阻 元件尺寸 反轉電流 反轉電壓 寫入電壓 154161.doc -30- 201220310 根據圖7所示之結果，快取記憶體1及快取記憶體2所需 之熱穩定性之指標△為45及38。 如此為使熱穩定性之指標△變化，此處，使記憶層16之 強磁性層26之飽和磁化Ms變化《再者，實際上為使強磁性 層之飽和磁化Ms下降，例如，只要向強磁性層添加非磁性 之元素即可。 於使用阻尼常數為0.02、自旋注入效率為0.7這一典型之 值之情形時，如表1所示般，反轉電壓VeQ於主記憶體中為 536 mV ’於快取記憶體！中為345 ，於快取記憶體2中 為 291 mV。 其中，該反轉電壓Vc0為用以反轉之最低限之電壓，若 考慮每個元件之偏差等，則較為理想的是以較該值更大之 電壓進行寫入。 本申請人先前所申請之曰本專利特願2〇〇9_1499〇2中說 明有以Vc0之1.35倍進扞耷入去 * ,, 退订罵入者。表1中，繼承該方法將反 轉電壓Vc0之1.35倍作為寫入電壓。 寫入電壓Vc於主記情體中兔a 隱體中為724 mV，於快取記憶體艸 為466 mV，於快取記憶體2中為393瓜乂。 而且，若由圖6進行讀解，則以該等寫入電 次數於主記憶體中為3.3xl〇7 馬 人，於快取記憶體丨中為 1.3x10次，於快取記憶體2中為6 5χι〇2〇次。 ··’、 如此，於快取記憶體上事實上 ： 5己陵，之可寫入次數大約107次維看起來較e 考慮设備之動作期間10年，則可言以下者 仁右 I54161.doc •31- 201220310 即，若以10 ns週期進行10年寫入動作，則如先前 成為3.2x10次。此處，將64 Mbit寫作161/〇，進从 用耗損平均技術使每位元之寫入次數平滑化，則1〇年期 每位元之寫入次數成為75x1〇9次。 β 若考慮相對於主記憶體之寫入僅係於自快取記憶體中轉 送時，則主記憶體之可寫入次數無須大至所需之大小p 上。 ^ 如以上般，ST-MRAM中，為具有主記憶體及快取記憶 體之構成，於使快取記憶體之熱穩定性減小之同時導入 ECC，藉此可構成事實上可進行無限大之寫入之記憶體^ <7.使熱穩定性之指標△變化之方法> 其次，於本發明之記憶裝置中對使記憶元件之記憶層的 熱穩定性之指標△變化之方法進行說明。 面内磁化型中，主要是飽和磁化決定熱穩定性之指標 △’因此為獲得所需之熱穩定性之指標△可考慮調整飽和磁 化之方法。 若例舉經常用作記憶層之材料之c Β, π # , κ L〇FeB，則可藉由改變 各自之組成而使飽和磁化變化。 ★又’組成^為-定’添加非磁性元素並改變其添加量， 藉此可使飽和磁化變化。 作為一例，將使用振動試樣磁力計（Vsm，

Sample Magnetometer)進行測定之結果示於表2 154161.doc -32- 201220310 [表2] (Co6〇Fe4〇)B2〇 [nm] Ta [nm] MgO [nm] Ms [emu/cc] 2 - 1172 3 0.4 736 3.4 0.6 0.6 611 4 0.9 0.8 324 於CoFeB為單層之情形時，飽和磁化為1172 emu/cc。藉 由於其中添加Ta、MgO而變化為324〜736 emu/cc °藉由調 整添加量可進而微細地使飽和磁化變化。此處，「非磁性 元素之添加」係藉由將CoFeB層分割成複數層且於各 CoFeB層之間插入非磁性元素之層之方法而進行。表2記 載之各層之數值為所積層之層之總膜厚。 再者’成為母體之磁性材料並不限定於C〇FeB，亦可使 用CoFe、NiFe等’非磁性元素並不限定於Ta、Mg〇，亦可 使用Ru、Zr、Mg等。 除飽和磁化以外，藉由改變記憶層之積層膜厚亦可使熱 穩定性之指標△變化。其係因為藉由改變膜厚而記憶層之 體積變化。 又亦可考慮藉由式〇a)使記憶層之形狀變化者，記情 層之形狀如式（6a)所示般亦影響Ic〇。 對此情況表示具體之計算例。使用表1之主記憶體中所 使用之磁性層參數，僅改變記憶層之形狀，認為獲得相當 :快取錢體以心若為使元件電阻保持為—定而承 擔面積-定之條件’則雖原來之形狀為70nmx210nm者， 154161.doc •33- 201220310 但成為85 nmx 173 nm。此時， 記憶體1之332 μΑ。 c〇成為501 μΑ，達不到快取 如此，使記憶層之形狀變彳卜uα λ , 〜队文化以减少熱穩定性之指標Α之 方法較不理想。 垂直磁化型中’熱穩定性之指標△由磁各向異性常數及 飽和磁化之兩者來決定。而且，與面内磁化型相同，可以 由記憶層之磁性材料之種類、組成、非磁性元素之添加、 膜厚等獲得所需之值之方式進行調整。 <8.形成熱穩定性之指標△不同之複數個單元區塊之方法〉 其次，本發明之記憶裝置中，對形成記憶元件之記憶層 的熱穩定性之指標Δ不同之複數個單元區塊之方法說明以 下3個具體的方法。 (第1方法） 首先，說明第1方法。 將第1方法之製造製程之流程圖示於圖8 A〜圖1 〇工。 圖8A中，連接插塞17a、連接插塞17b分別屬於單元區塊 5a、單元區塊5b者。 其次，使連接於該等連接插塞17a、17b上且成為記憶元 件之基礎之磁性多層膜61利用濺锻法等成膜方法成膜。 繼而，如圖8B所示般，利用旋轉塗佈法等塗佈光阻膜 62 〇 其次，如圖8C所示般，利用光微影法之手法使光阻膜62 圖案化為記憶元件之形狀’於連接插塞l7a上形成抗飯劑 遮罩63。 154161.doc 34· 201220310 其次’利用離子研磨或反應性離子蝕刻（rie， ion etching)等蝕刻手法將磁性多層膜61蝕刻。此時，如圖 9D所示般，抗#劑遮罩63下之磁性多層膜被抗飯劑遮罩保 護而未經蝕刻’從而成為記憶元件2a。 其次’將抗蝕劑遮罩63以有機溶劑等進行剝離。 其後，如圖9E所示般，以覆蓋整體之方式成膜層間絕緣 膜64。 繼而，將層間絕緣膜64蝕刻，如圖9F所示般，以覆蓋記 憶元件2a之方式形成絕緣遮罩65。 進而，使用與形成記憶元件2a者相同之方法，依次進行 與磁性多層膜61之記憶層不同之構成的磁性多層膜之成 膜、光阻圖案化、蝕刻及抗蝕劑剝離。藉此，如圖10G所 示般’於連接插塞17b上形成記憶元件2b。 其次，如圖10H所示般，以覆蓋整體之方式成膜層間絕 緣膜66。 其次’使用化學機械研磨（CMP，Chemical Mechanical Polishing)法等研磨手法，如圖1〇1所示般，研磨表面使其 平坦化。 如此’藉由記憶層之構成不同，可分別形成熱穩定性之 指標△不同之記憶元件2a、2b。 (第2方法） 其次’說明第2方法。 將第2方法之製造製程之流程圖示於圖11A〜圖12F。 首先，進行與圖8A〜圖8B所示之製程相同之製程。 154161.doc •35· 201220310 其後，使用光微影法之手法使光阻膜62圖案化為記憶元 件之形狀。藉此，如圖11A所示般，分別於連接插塞17a上 形成抗蝕劑遮罩63a，於連接插塞1 7b上形成抗蝕劑遮罩 63b»再者，圖11A中，與圖8B不同，將磁性多層膜之符 5虎设為磁性多層膜6 7。 其次’使用離子研磨或RIE等Ί虫刻手法將磁性多層膜67 钱刻《此時，如圖11B所示般，抗蝕劑遮罩63a及63b下之 磁性多層膜67由抗蝕劑遮罩63a、63b保護而未蝕刻，從而 成為§己憶兀件2 a及磁性多層體6 8。 其次’於將抗蚀劑遮罩63 a及63b以有機溶劑等進行剝離 後’以覆蓋整體之方式成膜層間絕緣膜69，進而，如圖 11 C所示般，使用CMP法等研磨手法研磨表面使其平坦 化。 繼而，於使用旋轉塗佈法等塗佈光阻膜後，使用光微影 法之手法使光阻膜圖案化，如圖12D所示般，以磁性多層 體68之周邊開口之方式進行加工，從而形成抗蝕劑遮罩 7〇。此時，使記憶元件2a之上以抗蝕劑遮罩7〇完全覆蓋。 其次，如圖12E所示般，使用離子研磨或RIE等蝕刻手 法，將未由抗蝕劑遮罩70覆蓋之區域蝕刻。此時，以將構 成磁性多層體68之外塗層之全部及記憶層之一部分蝕刻之 方式調整蝕刻深度。磁性多層體68之中，蝕刻後剩餘之部 分成為記憶元件2b。藉此，記憶元件2b之記憶層之厚度較 5己憶7C件2 a更薄。 最後，如圖12F所示般，將抗蝕劑遮罩7〇以有機溶劑等 15416l.doc •36· 201220310 進行剝離。 由此，可分別形成藉由記憶層之厚度不同而飽和磁化不 同且熱穩定性之指標同之記憶元件2a、2b。 (第3方法） 其次，說明第3方法。 將第3方法之製造製程之流程圖示於圖13 a〜圖13B。 首先，至圖12D為止進行與第2方法相同之製程❶ 其次，如圖13A所示般，照射氧電漿等電漿71，使未由

抗蝕劑遮罩70覆蓋之磁性多層體68之一部分變化為變質層 72。 S 此時，藉由將氧取入至磁性多層體68之一部分，而記憶 曰之飽和磁化下降或§己憶層之實效性之膜厚減少。以變質 層72達到構成磁性多層體68之外塗層之全部及記錄層之一 部分之方式調整電漿照射之強度及時間。 最後，如圖13B所示般，將抗蝕劑遮罩7〇以有機溶劑等 進行剝離。 如此，藉由變質層72之有無可分別形成飽和磁化不同且 熱穩疋性之指標△不同之記憶元件2a、2b。 藉由以上說明之3種方法可製作記憶層之熱穩定性不同 之2種類之記憶元件。 本發明並非限定於上述之實施形態者，於不偏離本發明 之主旨之範圍内可採取其他各種構成。 【圖式簡單說明】 圖1係表示先前之ST-MRAM之内部構成例之功能方塊 154161.doc •37- 201220310 圓 之模式 圖2係ST-MRAM之記憶元件及選擇用咖電晶體 化之剖面圖。 圖3係表示本發明之記憶裝置之實施形 功能方塊圖》 態之内部構成 之 他形 圖4係表示將單元陣列分室丨兔 _ 干77 马皁兀區塊之方法之1 態之圖》 〃 圖5係將單元陣列分割為2個單元區 概念圖。 塊之情形時之動作 之 圖6係表示寫入電壓與可寫入次數之關係之圖。 圖7A〜C係表示各錯誤校正位元數之條件下之熱穩定性 之指標與設備錯誤率之關係之圖。 圖8A〜C係說明形成熱穩定性不同之單元區塊之第丨方法 之圖 單元區塊之第1方法 圖9D〜F係說明形成熱穩定性不同之 之圖 圖10G〜I係說明形成熱穩定性不同之單元區塊之第丨方法 之圖。 圖11A〜C係說明形成熱穩定性不同之單元區塊之第之方 法之圖。 圖12D〜F係說明形成熱穩定性不同之單元區塊之第之方 法之圖。 圖13 A、B係說明形成熱穩定性不同之單元區塊之第3方 法之圖。 15416l.doc • 38- 201220310 【主要元件符號說明】 1、la、lb、100 記憶區塊 2、2a、2b 記憶元件 3 選擇用MOS電晶體 5 單元陣列 5a、5b 單元區塊 6 列解碼器 7 行開關 8 、 8a 、 8b SL光驅動器 9 、 9a 、 9b BL光驅動器 10 感測放大器 11 電壓控制部 12 位元線 13 感測線 14 字元線 15 磁化固定層 16 記憶層 17、17a、17b 連接插塞 20 基底膜 21 反強磁性層 22 ' 24 、 26 強磁性層 23 非磁性層 25 穿隧絕緣層 27 外塗層 -39- 154161.doc 201220310 31 閘極 32、33 擴散層 51 記憶體控制部 52 主記憶體 53 快取記憶體 61 ' 67 磁性多層膜 62 光阻膜 63、63a、63b、70 抗蚀劑遮罩 64 、 66 、 69 層間絕緣膜 65 絕緣遮罩 68 磁性多層體 71 電漿 72 變質層 154161.doc -40-

Claims (1)

1. 201220310 七、申請專利範圍： 1. 一種記憶裝置，其包含： 記憶元件，其包含根據磁性體之磁化狀態記憶資訊之 記憶層、及相對於上述記憶層經由穿隧絕緣層而配置之 磁化之朝向固定之磁化固定層，且若施加流於上述記憶 層及上述磁化固定層之積層方向上之寫入電流則上述 记憶層之磁化之朝向產生變化，從而將上述資訊記憶至 上述記憶層；以及 單元陣列，其係上述記憶元件陣列狀地配置而構成， 且分割為複數個單元區塊，每個上述單元區塊具有上述 δ己憶元件的上述記憶層之熱穩定性不同之值者。 2. 如請求項〗之記憶裝置，其中上述單元陣列中依據上述 記憶層之飽和磁化針對每個上述單元區塊不同，而使上 述記憶層之熱穩定性針對各上述單元區塊具有不同之 值。 3. 如請求項丨之記憶裝置，其中上述單元陣列中依據上述 記憶層之磁各向異性常數針對每個上述單元區塊不同， 而使上述記憶層之熱穩定性於各上述單元區塊具有不同 之值。 4. 如凊求項1至3中任一項之記憶裝置，其中複數個上述單 元區塊之至少1個具備錯誤校正功能。 5. 如請求項1至4中任一項之記憶裝置，其具有將複數個上 述單元區塊之中之1個單元區塊所保存之資訊之一部分 或全部轉送至其他單元區塊之功能。 154161.doc