CN102314934B - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN102314934B
CN102314934B CN201110185434.XA CN201110185434A CN102314934B CN 102314934 B CN102314934 B CN 102314934B CN 201110185434 A CN201110185434 A CN 201110185434A CN 102314934 B CN102314934 B CN 102314934B
Authority
CN
China
Prior art keywords
memory device
memory
layer
accumulation layer
cell block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110185434.XA
Other languages
English (en)
Other versions
CN102314934A (zh
Inventor
肥后丰
内田裕行
大森广之
别所和宏
细见政功
山根一阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102314934A publication Critical patent/CN102314934A/zh
Application granted granted Critical
Publication of CN102314934B publication Critical patent/CN102314934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种存储装置，所述存储装置含有包括以形成阵列的方式布置的存储器件的单元阵列。各所述存储器件具有：用于基于磁体的磁化状态存储信息的存储层；具有固定的磁化方向的磁化固定层；位于所述存储层与所述磁化固定层之间的隧道绝缘层，在将信息写入到所述存储层的操作中，产生在所述存储层和所述磁化固定层的层叠方向上流动的写入电流，以改变所述存储层的磁化方向，所述单元阵列被分为多个单元块，任意一个特定的所述存储器件的所述存储层的热稳定性的值是含有所述特定的存储器件的所述单元块所特有的。本发明的存储装置能够增大存储器件中能够进行的写入操作的次数并且能够增加存储在存储器件中的信息的保持时间的长度。

Description

存储装置
相关申请的交叉参考
本申请包含与2010年6月30日向日本专利局提交的日本优先权专利申请JP2010-150178所公开的内容相关的主题，因此将该日本优先权申请的全部内容以引用的方式并入本文。
技术领域
本发明涉及包括多个存储器件并根据自旋矩磁化反转法(spin-torquemagnetizationinvertingmethod)在各存储器件中记录数据的存储装置(或存储器)。
背景技术
随着从移动终端到高性能服务器等各种信息设备的高速发展，上述设备中采用的构成存储器和逻辑电路的器件也必须显示出高度集成化、能够高速操作并且低耗电等高性能。
特别地，半导体非易失性存储器(semiconductornonvolatilememory)取得了显著发展。例如，作为大容量文件存储器的闪存迅速普及以至于有取代硬盘驱动器的趋势。
与此同时，以代码存储器(codememory)应用和向工作存储器(workingmemory)的进一步发展为目标，被认为可替代现在普遍使用的存储器的半导体非易失性存储器的开发正在进展中。上述现在普遍使用的存储器的代表性示例是NOR闪存、DRAM等，而上述被认为可替代现在普遍使用的存储器的半导体非易失性存储器的代表性示例是铁电随机存取存储器(FerroelectricRandomAccessMemory，FeRAM)、磁性随机存取存储器(MagneticRandomAccessMemory，MRAM)、相变随机存取存储器(PhaseChangeRandomAccessMemory，PCRAM)等。上述被认为可替代现在普遍使用的存储器的半导体非易失性存储器中的部分存储器已经投入到实际应用中。
作为典型的半导体非易失性存储器的MRAM基于构成MRAM的磁体的磁化方向来存储数据。因此，能够以高速更新存储的数据。另外，存储于存储位置处的数据能够被无限次的更新。具体来讲，存储于存储位置处的数据能够被更新1015次以上。MRAM已经被用于工业自动化和航空电子设备等领域。
由于MRAM操作的高速度和高可靠性，期望未来MRAM向着代码存储器和/或工作存储器发展。
然而，MRAM仍面临着需要努力降低耗电、提高存储容量的问题。
这些问题是由MRAM的记录原理所导致的本质问题。根据基于MRAM的记录原理的记录方法，流过配线的电流产生的磁场引起磁化反转。
作为解决上述问题的一种方法，正在研究不依赖于这种由电流产生的磁场的记录方法(即，磁化反转法)。该记录方法包括自旋矩磁化反转法，这种方法成为了广泛研究和密集研究的主题。关于自旋矩磁化反转法的更多信息，建议读者参看例如美国专利第5,695,864号和日本专利特开第2003-17782号等文件。
如同MRAM，根据自旋矩磁化反转法操作的存储器件配置有磁性隧道结(MagneticTunnelJunction，MTJ)。
存储器件的MTJ包括磁化固定层和存储层。磁化固定层是以某一固定方向进行磁化的层，存储层是不以固定方向进行磁化的层。通过在磁化固定层与存储层之间设置隧道绝缘层来形成隧道结。
通过所谓的隧道磁阻效应(tunnelmagneticresistanceeffect)从MTJ读出数据0或数据1，在隧道磁阻效应中，MTJ的电阻根据磁化固定层的固定的磁化方向与存储层的磁化方向之间形成的角度而变化。
另一方面，在写入操作中，当通过磁化固定层的自旋极化离子(spinpolarizedion)进入存储层时，电子对磁性层施加转矩，并且如果由于该转矩而流过幅度至少等于提前预定的阈值的电流，存储层的磁化方向就会反转。
通过改变流入存储器件的电流的极性来对写入操作中被写入存储器件的数据0或数据1进行选择。
在存储器件的尺寸约为0.1μm的情况下，用于使存储器件的存储层的磁化方向反转的电流的绝对值不大于1mA。
另外，该电流值与存储器件的体积成比例的减小，这使得能够进行缩放。
最重要的是，这种方式不需要MRAM所要求的用于产生电流生成的磁场的字线，该磁场作为用于记录数据的磁场。因此，这种存储器件具有单元结构简单的优点。
在下面的说明中，将采用自旋矩磁化反转法的MRAM称为ST-MRAM(自旋矩磁性随机存取存储器)。
在保留MRAM所具有的优点的同时，对作为能够降低耗电和增加存储容量的非易失性存储器的ST-MRAM寄予厚望。需要注意的是，MRAM具有高速操作以及能够进行无限次更新操作等优点。
按照这样的方法，在将数据写入ST-MRAM的存储器件的操作过程中，需要在存储器件的层叠方向上施加写入电压。一般情况下，该写入电压大约在0.5V～1.5V的范围内。
然而，相比于隧道绝缘层的静电击穿电压，该写入电压的大小是无法忽略的。
这就是说，在反复进行写入操作时，隧道绝缘层长时间经受着电场作用，并且当隧道绝缘层长时间经受电场作用时，隧道绝缘层在某些情况下可能会静电击穿。写入电压的幅度越大，隧道绝缘层易于静电击穿的可能性就越高。
如果存储器件静电击穿，则存储器件自身的电阻大幅减小，并且不再发生隧道磁阻效应，从而不能根据电阻变化读出信息。另外，无法将新信息写入到已经静电击穿的存储器件中。
最重要的是，存储在ST-MRAM中的保持信息的特性取决于存储层的热稳定性。也就是说，如果存储层具有良好的热稳定性，则存储在ST-MRAM中的信息能够与热稳定性的质量相称地长时间保存。
然而，根据自旋矩磁化反转的理论，热稳定性是与写入电压成比例的。因此，为了改善存储在ST-MRAM中的保持信息的特性，必须同时提高写入电压。然而，高写入电压却有助于隧道绝缘层的静电损坏。
如上所述，存储器件的静电损坏限制了ST-MRAM能够进行的写入操作的次数。也就是说，存储器件的静电损坏导致ST-MRAM不再具有作为MRAM的优点之一的能够进行无限次数的写入操作。
发明内容
因此，期望提供一种能够通过采用不损坏存储装置的存储器件的写入方法来增加存储装置进行的写入操作的次数的存储装置。
本发明提供的存储装置使用了设置有存储器件的单元阵列，所述单元阵列以阵列的形式布置。
所述存储器件具有用于基于磁体的磁化状态存储信息的存储层，所述磁体包括所述存储层和磁化固定层，隧道绝缘层将具有固定的磁化方向的所述磁化固定层与所述存储层分隔开。在将信息写入到所述存储层的操作中，所述存储器件驱动写入电流在所述存储层和所述磁化固定层的层叠方向上流动，以改变所述存储层的磁化方向。
另外，所述单元阵列被分为多个单元块，并且各单元块的所述存储器件的所述存储层的热稳定性的值是不同的。
如上所述，在本发明提供的存储装置的结构中，所述单元阵列被分为多个单元块，并且各单元块的所述存储器件的所述存储层的热稳定性的值是不同的。
因此，在存储层的热稳定性小的单元块中，能够减小写入电流，通过减小写入电流能够增大存储器件中能够进行的写入操作的次数。另外，在存储层的热稳定性大的单元块中，能够增加存储在存储器件中的信息的保持时间的长度。
根据本发明，在存储层的热稳定性小的单元块中，能够增大存储器件中能够进行的写入操作的次数。
另外，在存储层的热稳定性大的单元块中，能够增加存储在存储器件中的信息的保持时间的长度。
因此，根据本发明，可以实现能够增大存储器件中能够进行的写入操作的次数并且能够增加存储在存储器件中的信息的保持时间的长度的存储装置。
附图说明
图1是示出了现有ST-MRAM的典型内部结构的功能框图；
图2是示出了ST-MRAM的存储单元中所采用的存储器件和选择MOS晶体管的模式的截面图；
图3是示出了本发明实施例的存储装置的典型内部结构的功能框图；
图4是用于将单元阵列分为多个单元块的其它实施方法的说明中所参照的多个图；
图5是在将单元阵列分为两个单元块的情况下进行的操作的原理图；
图6示出了写入电压与可执行的写入操作的次数之间的关系；
图7A至图7C示出了对于不同错误校正位数的热稳定性指标与器件错误率之间的关系；
图8A至图8I分别是说明具有不同热稳定性的单元块的第一制造方法的参考图；
图9A至图9F分别是说明具有不同的热稳定性的单元块的第二制造方法的参考图；以及
图10A和图10B分别是说明具有不同的热稳定性的单元块的第三制造方法的参考图。
具体实施方式
下面参照附图说明本发明的优选实施例。在下面的说明中，将本发明的优选实施例称为实施例。
需要注意的是，按照下面的顺序对实施例进行说明：
1.本发明实施例的存储装置的基本结构
2.存储装置的操作原理
3.本发明实施例的存储装置的实施形式
4.存储装置的错误率
5.错误校正码(ECC)
6.计算例
7.改变热稳定性指标Δ的方法
8.具有不同的热稳定性指标Δ的单元块的制造方法
1.本发明实施例的存储装置的基本结构
与ST-RAM的情况相同，本发明实施例的存储装置设计用于能够提高该存储装置进行的写入操作的次数。
包括本发明的发明人在内，人们所进行的各种研究的结果表明，通过将存储装置中所采用的单元阵列分为多个单元块，并通过对所述存储装置中所采用的每个存储器件的存储层进行设置以使得各单元块具有不同的热稳定性指标Δ，能增大该存储装置能够进行的写入操作的次数。
本发明实施例提供的存储装置采用的是包括以阵列形式布置的存储器件的单元阵列。
该存储器件具有用于基于磁体的磁化状态来存储信息的存储层和具有固定的磁化方向的磁化固定层，所述存储层与所述磁化固定层被隧道绝缘层分隔开。
在存储层中写入信息的操作中，存储器件驱动写入电流沿着存储层和磁化固定层的层叠方向流动，从而改变存储层的磁化方向。
如上所述，存储装置的单元阵列被设置成包括以阵列形式布置的存储器件。另外，该单元阵列被分为多个单元块。
最重要的是，存储器件的存储层的热稳定性的值是包含存储器件的单元块所特有的。也就是说，特定单元块中所包含的存储器件的存储层的热稳定性的值与该特定单元块之外的其它单元块中所包含的存储器件的存储层的热稳定性的值是不同的。
另外，各单元块设置有驱动存储操作所需的周边电路，从而使得各单元块能够作为独立的存储器进行操作。
在本发明实施例的存储装置的典型具体结构中，例如，存储装置的单元阵列被分为两个单元块。具有大的热稳定性值的单元块用作主存储器，而具有小的热稳定性值的单元块用作主存储器的缓冲存储器。
通过运用公知的缓存技术，在缓冲存储器中进行多次读出/写入操作来取代直接在主存储器中进行这些读出/写入操作。
由于将具有小的热稳定性值的单元块用作缓冲存储器，所以能够减小施加到缓冲存储器上的写入电压，从而能够增加写入操作的次数。
另外，根据基于公知的缓存技术的方案，只有当缓冲存储器中没有空闲区域的时候，为了在缓冲存储器中形成空闲区域，才在回写操作中将信息从缓冲存储器传输到主存储器中。按照这样的方式，能够减少主存储器进行的写入操作的次数。
最重要的是，能够长时间保持已经存储在主存储器中的信息。这是因为将具有大的热稳定性值的单元块用作主存储器，也就是说，是因为主存储器中包含的各个存储器件的存储层的热稳定性的值大。
2.存储装置的操作原理
接着，在说明本发明实施例之前，参照图1对本发明实施例的存储装置的操作原理进行说明。
图1是示出了与本发明实施例的存储装置相对应的现有ST-MRAM的典型内部结构的功能性框图。
图1中所示的存储器块1被设置为使用包括存储单元的单元阵列5。存储器块1还使用了为了驱动存储单元而向存储单元提供电压等的电路部件。
单元阵列5被设置成包括分别含有存储器件2和选择MOS晶体管3的存储单元。
构成单元阵列5的存储器件2分别与BL(位线)12连接并且分别通过选择MOS晶体管3与SL(源极线)13连接。位线12和源极线13以成对的形式在垂直方向上从单元阵列5的一边延伸至另一边。各存储器件2用于存储1位0信息或1信息。
另一方面，选择MOS晶体管3的栅极电极与沿水平方向延伸的WL(字线)14相连接。
另外，图1中所示的单元阵列5被设置为具有四行四列。然而，实际上，单元阵列具有大量的行和列。因此，能够构成很大的单元阵列。
例如，能够将单元阵列设置为具有512行和512列。在这样的单元阵列的情况下，上述的位线12的数量、上述的源极线13的数量和字线14的数量均是512。
各字线14的左端连接着设置在单元阵列5左手侧的行解码器6。各字线14的右端未进行连接。
各位线12和源极线13的上端连接着设置在单元阵列5的上侧的列开关7，而各位线12和源极线13的下端连接着设置在单元阵列5的下侧的列开关7。
如果单元阵列5被设置成具有512行和512列，则单元阵列5的各存储单元的地址可以由18位来表示。这18位中的9个高位是存储单元所在的行地址。另一方面，这18位中的9个低位是存储单元所在的列地址。在下面的说明中，将存储单元所在的行地址称为存储单元的行地址。另一方面，将存储单元所在的列地址称为存储单元的列地址。将行地址提供给行解码器6，而将列地址提供给设置在单元阵列5的上侧和下侧的列开关7。
另外，存储器块1还设置有用于维持源极线13上的写入电压的SL写入驱动器8。存储器块1还设置有用于维持位线12上的写入电压的BL写入驱动器9。SL写入驱动器8和BL写入驱动器9一起起到了用于在存储器件2中写入信息的写入部的功能。
此外，存储器块1还设置有与源极线13相连接的读出放大器10作为用于对读出电压进行检测的放大器，所述读出电压代表着从用于存储1位信息的存储器件2中流出的读取电流。读出放大器10还接收着来自电压控制部11的提前确定了大小的基准电压。为了从存储器件2中读出1位信息，读出放大器10将上述读出电压与基准电压进行比较。
在本实施例的存储器块1中，读出放大器10起到了用于从存储器件2中读出信息的读出部的功能。
电压控制部11对用于向单元阵列5(也称为存储块)写入信息的写入电压以及提供给读出放大器10的基准电压进行控制。
存储器件的结构
接着，将对图1中所示的单元阵列5的各存储单元中所采用的存储器件2的结构进行说明。
图2是示出了图1中所示的单元阵列5的存储单元中所采用的存储器件2和选择MOS晶体管3的模式的截面图。在下面的说明中，存储单元是包含有存储器件2和选择MOS晶体管3的单元。
首先，对用作存储器件2的部分的结构进行如下说明。
首先，为了形成反铁磁性结，在铁磁性层22与铁磁性层24之间设置有非磁性层23。
然后，使处于下侧的铁磁性层22与反铁磁性层21相接触，以便提供由作用于反铁磁性层21与铁磁性层22之间的交互作用效应导致的强的单方向的磁各向异性。
接着，设置具有固定的磁化方向的包括反铁磁性层21、铁磁性层22、非磁性层23和铁磁性层24的磁化固定层15。也就是说，磁化固定层15包括被非磁性层23彼此分隔的铁磁性层22和铁磁性层24。然而，一般情况下，磁化固定层15可以包括多个铁磁性层(在本典型结构中是两层)，相邻的两层铁磁性层分别被非磁性层彼此分隔。
铁磁性层26具有磁化M1的方向能够相对容易旋转的结构。也被称为自由磁化层的存储层16是由该铁磁性层26构成的。基于存储层16的磁体的磁化状态将信息存储在存储层16中。
在铁磁性层26与磁化固定层15的铁磁性层24之间，也即是在磁化固定层15与存储层16之间形成有隧道绝缘层25。隧道绝缘层25阻断铁磁性层26与铁磁性层24间的磁性连接并且起到驱动隧道电流流动的作用。因此，隧道磁阻效应(TunnelMagneticResistanceeffect，TMR)器件被设置成包括磁化固定层15、隧道绝缘层25和存储层16，磁化固定层15具有磁化方向固定的磁性层，存储层16具有磁化方向可变的磁性层。
最后，存储器件2被设置为具有底基层20和顶覆层27，以及包括从反铁磁性层21到铁磁性层26的TMR器件。
当写入电流沿层叠方向流过存储器件2时，存储层16的磁化M1的方向发生变化，反映出通过写入电流存储在存储层16中的信息。
可以使用下面的材料作为形成构成存储器件2的各层的材料。
形成反铁磁性层21的典型材料可以是PtMn。
可以使用例如CoFe等铁磁性材料作为用于形成磁化固定层15中所采用的铁磁性层22和铁磁性层24的材料。
可以使用例如Ru、Ta、Cr或Cu等材料作为用于形成磁化固定层15中所采用的非磁性层23的材料。
可以使用例如MgO等材料作为用于形成隧道绝缘层25的材料。
可以使用例如CoFeB等铁磁性材料作为用于形成存储层16中所采用的铁磁性层26的材料。另外，上述的铁磁性材料可以掺杂有非磁性元素或非磁性材料。可以使用Ru、Ta、Cr、Cu或MgO作为铁磁性材料所掺杂的非磁性元素或非磁性材料。
在稳定状态下，由设置在铁磁性层22与铁磁性层24之间的非磁性层23所形成的反铁磁性结使铁磁性层22的磁化M11和铁磁性层24的磁化M12几乎处于完全反平行的状态。
通常，铁磁性层22和铁磁性层24被设置成具有几乎相同的磁矩。因此，磁极磁场的泄漏部分很小，可以将该部分忽略。
隧道绝缘层25位于存储层16的铁磁性层26与磁化固定层15的铁磁性层24之间。包括铁磁性层24、隧道绝缘层25和铁磁性层26的TMR器件的电阻根据铁磁性层26的磁化M1的方向与铁磁性层24的磁化M12的方向是处于平行状态还是处于反平行状态而变化。
具体来说，如果磁化M1的方向与磁化M12的方向处于平行状态，则TMR器件的电阻降低。另一方面，如果磁化M1的方向与磁化M12的方向处于反平行状态，则TMR器件的电阻增大。
如果TMR器件的电阻发生变化，则整个存储器件2的电阻也会发生变化。借助这一现象，能够将信息写入到存储器件2中或从存储器件2中读出信息。例如，通过将存储器件2的低电阻状态指定为信息0，而将存储器件2的高电阻状态指定为信息1，能够将二进制的1位信息写入到存储器件2中。
如上所述，在磁化固定层15中铁磁性层24相对靠近于存储层16。需要注意的是，由于在从存储器件2读出信息的操作中，将铁磁性层24作为存储层16的磁化M1的方向基准所参照的铁磁性层，所以铁磁性层24也被称为参照层。
另外，图2中所示的存储器件2具有所谓的平面内磁化结构，在该种结构中，磁化M1、磁化M11和磁化M12分别存在于共同形成层叠体的铁磁性层26、铁磁性层22和铁磁性层24的平面上。然而，也可以将存储器件2设计成所谓的垂直磁化结构，在该种结构中，磁化M1、磁化M11和磁化M12分别朝向与共同形成层叠体的铁磁性层26、铁磁性层22和铁磁性层24的平面垂直的方向。在垂直磁化结构的情况下，使用用于形成垂直磁化膜的磁性材料作为形成铁磁性层26、铁磁性层22和铁磁性层24的材料。
用于形成垂直磁化膜的材料的典型例子是TePt、CoPt、FePt、TbFeCo、GdFeCo、CoPd、CoFeCr、MnBi、MnGa、PtMnSb以及Co-Cr系材料等。另外，也可以使用这些典型例子以外的磁性材料作为形成垂直磁化膜的材料。
下面，将对与存储器件2电连接的选择MOS晶体管3以及例如位线12等配线的结构进行说明。
选择MOS晶体管3形成在硅基板30中，在选择MOS晶体管3的两个扩散层之一的扩散层33上形成连接插头17。
在连接插头17上形成有存储器件2的底基层20。
选择MOS晶体管3的另一个扩散层32通过未在图2中示出的另一个连接插头与源极线13相连接。
选择MOS晶体管3的栅极电极31通过未在图2中示出的又一个连接插头与字线14相连接。
存储器件2的顶覆层27与设置在顶覆层27上的位线12相连接。
为了将信息写入到存储单元中以及读取已经存储在存储单元中的信息，必须产生流入存储器件2中的自旋注入电流Iz。
该自旋注入电流Iz流过扩散层33、连接插头17、存储器件2和位线12。
另外，可以反转自旋注入电流Iz的流动方向。也就是说，自旋注入电流Iz的流动方向可以从向上的方向变为向下的方向或者从向下的方向变为向上的方向。
通过反转自旋注入电流Iz的流动方向，能够使存储层16的磁化M1的方向反转，以便能重新写入存储在存储单元中的信息。
将信息写入到存储器件中的操作
接着，通过参照图1，将对写入部进行的向存储器件2写入信息的典型操作进行说明。
行解码器6根据行地址从整个单元阵列5的所有字线14(例如，512条字线14)中选择特定的字线14并且将该特定的字线14的电压设定为电源电压。以这样的方式，行解码器6使连接着该特定的字线14的选择MOS晶体管3处于导通状态。
设置在上侧的列开关7根据列地址从整个单元阵列5的所有源极线13(例如，512条源极线13)中选择特定的源极线13并且将该特定的源极线13连接至SL写入驱动器8。
同样地，设置在下侧的列开关7根据列地址从整个单元阵列5的所有位线12(例如，512条位线12)中选择特定的位线12并且将该特定的位线12连接至BL写入驱动器9。
为了输入数据1，SL写入驱动器8在源极线13上输出写入电压。另一方面，为了输入数据0，SL写入驱动器8在源极线13上输出接地电压。
相反地，为了输入数据0，BL写入驱动器9在位线12上输出写入电压。另一方面，为了输入数据1，BL写入驱动器9在位线12上输出接地电压。
以这样的方式，能够根据数据输入改变流过位线12、存储器件2、选择MOS晶体管3和源极线13的电流的方向。因此，能够进行写入表示存储器件2中的数据输入的信息0或信息1的写入操作。
需要注意的是，写入部进行的操作不限于上述典型的写入操作。也就是说，也可以以不同的方式实施写入部进行的操作。
从存储器件中读出信息的操作
接下来，参照图1，将对读出放大器10进行的从存储器件2中读出信息的典型操作进行说明。
以与上述向存储器件2中写入信息的操作相同的方式选择字线14。
设置在上侧的列开关7根据列地址从整个单元阵列5的所有位线12(例如，512条位线12)中选择特定的位线12并且将该特定的位线12连接至SL写入驱动器8。
同样地，设置在下侧的列开关7根据列地址从整个单元阵列5的所有源极线13(例如，512条源极线13)中选择特定的源极线13并且将该特定的源极线13连接至读出放大器10。
SL写入驱动器8总是在位线12上输出接地电压。
在上述连接中，恒定的读出电流从读出放大器10流向存储器件2。
令V1表示在存储器件2中存储有信息1并将存储器件2的电阻设定为高电阻值的状态下代表读出电流的读出电压。同样地，令V0表示在存储器件2中存储有信息0并将存储器件2的电阻设定为低电阻值的状态下代表读出电流的读出电压。
由于读出电压V1是代表高电阻的读出电流的电压，而读出电压V0是代表低电阻的读出电流的电压，则V1＞V0的关系始终成立。为了从存储器件2中读出信息，向读出放大器10提供大于V0但小于V1的基准电压。
读出放大器10将读出电压与基准电压进行比较。发现读出电压高于基准电压则表明在存储器件2中存储的是信息1。另一方面，发现读出电压低于基准电压则表明在存储器件2中存储的是信息0。也就是说，能够进行从存储器件2中读出信息的操作。
需要注意的是，读出信息的操作不限于上述的典型的读出操作。也就是说，能够以不同的方式实施所进行的读出信息的操作。
3.本发明实施例的存储装置的实施形式
接着，将参照图3说明本发明实施例的存储装置的实施形式。
在本发明实施例的存储装置的实施形式的情况下，单元阵列5也设置有被布置成阵列的存储器件2。然而，该单元阵列5具有通过将单元阵列5分为多个块而获得的结构，下文中将所述多个块中的各者称为单元块。另外，各存储器件2的存储层16的热稳定性是包含该存储器件2的单元块所特有的。
通过将存储层16的铁磁性层26的饱和磁化强度设定为该单元块所特有的水平，能够将存储层16设置成具有包含存储器件2的单元块所特有的热稳定性。或者，通过将铁磁性层26的磁各向异性常数设定成该单元块所特有的值，也能够将存储层16设置成具有包含存储器件2的单元块所特有的热稳定性。再或者，通过设定成该单元块所特有的水平的饱和磁化强度与设定成该单元块所特有的值的磁各向异性的组合，也能够将存储层16设置成具有包含存储器件2的单元块所特有的热稳定性。
通过改变铁磁性层的组成可以改变铁磁性层的饱和磁化强度。例如，为了减小铁磁性层的饱和磁化强度，可以向铁磁性层的磁性材料中掺杂非磁性材料。
能够构想出这样一种结构，在该结构中，例如使用具有不同的磁各向异性常数的磁性材料来形成具有不同的磁各向异性常数的铁磁性层。
图3是示出了本发明实施例的存储装置的典型内部结构的功能性框图。
图3中所示的存储器块100是本发明实施例的存储装置。如图中所示，存储器块100包括被分为两个单元块(即单元块5a和单元块5b)的单元阵列5。
位于图左手侧的单元块5a中所包含的各存储器件2的存储层16的热稳定性与位于图右手侧的单元块5b中所包含的各存储器件2的存储层16的热稳定性是不同的。
另外，在如图3所示的结构中，用于在单元块5a中进行写入操作的电路与用于在单元块5b中进行写入操作的电路是不同的。
具体来说，SL写入驱动器8a和BL写入驱动器9a向单元块5a提供写入电压，而SL写入驱动器8b和BL写入驱动器9b向单元块5b提供写入电压。上述两种写入电压是彼此独立地由电压控制部11产生的。
建议读者记住的是，也可以设置成多个单元块共用SL写入驱动器和BL写入驱动器的结构。在这样的结构中，当写入操作从一个单元块切换到另一个单元块时，电压控制部11改变写入电压。由于写入电压的稳定化需要一定的时间，这样的结构存在写入时间更长的缺点。
图4是用于将单元阵列分为多个单元块的其它实施方法的说明中所参照的多个图。
图4中所示出的结构具有两个存储器块：存储器块1a和存储器块1b。存储器块1a和存储器块1b各自的整个单元阵列分别被用作单元块。也就是说，存储器块1a具有单元块5a，而存储器块1b具有单元块5b。在这样的结构中，单元块5a中所包含的各存储器件2的存储层16的热稳定性与单元块5b中所包含的各存储器件2的存储层16的热稳定性是不同的。
需要注意的是，虽没有图示，但是在图4中所示的存储器块1a和存储器块1b中分别包含有图1中所示的除了单元阵列5之外例如行解码器6和列开关7等结构部件。
在图3中所示的结构的情况下，在同一晶片上形成整个单元阵列5。
另一方面，在图4中所示的结构的情况下，可以在同一晶片上形成存储器块1a和存储器块1b，或者为存储器块1a和存储器块1b设置两个不同的晶片。
接下来，将说明其中的单元阵列5被分成多个单元块(即单元块5a和单元块5b)的存储装置所进行的操作。
图5是在将单元阵列分为两个单元块的情况下进行的操作的原理图。
单元块和图1中所示的除了单元阵列5之外的结构部件用作基于单元块的存储器，如图1中所示，除了单元阵列5之外的结构部件是在单元块周边设置的包括行解码器6和列开关7的部件。
在图5中所示的结构的情况下，将两个单元块称为主存储器52和缓冲存储器53。
主存储器52用于在其中的每一个地址处存储一条数据。在下面的说明中，将主存储器52中的地址称为存储器内地址。
另一方面，缓冲存储器53用于在其中的每一个地址处存储标签、数据和状态位。
通过如上所述设置的主存储器52和缓冲存储器53，能够采用例如磁盘缓存(disc-cache)技术或页面缓存(page-cache)技术等普遍广泛使用的技术。
下面简要说明采用上述技术的操作方法。
存储器控制部51控制着与存储装置外部的部件的电连接，还控制着主存储器52和缓冲存储器53。
在有要求对存储器内地址读出或写入的访问的情况下，首先，存储器控制部51通过将所要求访问的具体指定的存储器内地址的部分与存储在缓冲存储器53中各地址处的标签进行比较，来判定存储在存储器内地址的数据是否存在。
如果在访问中具体指定的存储器内地址的部分与存储在缓冲存储器53中某地址处的标签相匹配，则从缓冲存储器53中读出存储在缓冲存储器53中该地址处的数据，或者用在访问中具体指定的数据来更新存储在缓冲存储器53中该地址处的数据和存储在存储器内地址处的数据。
另一方面，如果在作为读出访问的访问中具体指定的存储器内地址的部分无法与任何标签相匹配，则存储器控制部51判定存储在存储器内地址处的数据在缓冲存储器53中不存在。在此情况下，将存储在存储器内地址处的该数据从主存储器52传输到缓冲存储器53中的空闲区域。如果在缓冲存储器53中没有空闲区域可用，则存储在缓冲存储器53中的数据被选择并传输到主存储器52中，从而形成空闲区域。
如果存储在缓冲存储器53中的将要被传输到主存储器52中的数据还没有被更新，则不需要将该数据传输到主存储器52中，因为主存储器52存有该数据的备份。存储器控制部51能够通过识别与该数据相关的状态位来判断存储在缓冲存储器53中的数据是否已经被更新。
由于所谓的访问区域性，上述缓存技术是有效的。访问区域性是指如果存储在特定的存储器内地址处的数据被访问，则该数据和存储在该特定的存储器内地址附近的存储器内地址处的其它数据不久后被再次访问的可能性很高。
根据通常的缓冲技术，使用具有短的访问时间(或快速时延)的存储器作为用于存储尽可能多的被频繁访问的数据的缓冲存储器。按照这样的方式，可以使用缓冲存储器来弥补大容量的主存储器所存在的慢时延的缺点。
本实施例的存储装置所采用的使用缓冲存储器的方法与现有的存储装置所采用的使用缓冲存储器的方法的不同之处在于，在本实施例的存储装置的情况下，将单元阵列5分成第一单元块和第二单元块，所述第一单元块含有分别具有第一单元块所特有的热稳定性的存储器件，第二单元块含有分别具有第二单元块所特有的热稳定性的存储器件，并且第一单元块所特有的热稳定性不同于第二单元块所特有的热稳定性，另外，将第一单元块和第二单元块分别作为主存储器和缓冲存储器。
缓冲存储器与主存储器的区别在于以下两点。
第一点，在缓冲存储器中进行的写入操作的次数不同于在主存储器中进行的写入操作的次数。也就是说，每次要求写入操作时，在缓冲存储器中都会进行写入操作。另一方面，只有在缓冲存储器中没有空闲区域的时候，为了在缓冲存储器中形成空闲区域，才会在主存储器中进行写入操作以将数据从缓冲存储器传输到主存储器中。
第二点，缓冲存储器中保持数据的时间长度不同于主存储器中保持数据的时间长度。在非易失性存储器的情况下，要求主存储器典型地具有10年的数据保持时间周期，而由于缓冲存储器的功能性，不要求缓冲存储器具有长的数据保持时间周期。建议读者记住的是，将延长至某程度的长度的时间(例如通常为1秒)设定为缓冲存储器的数据保持时间的最大长度，而通过在经过上述时间后重新写入相同的数据可以进行这样的设置。
4.存储装置的错误率
下面，在自旋转移现象的理论的基础上说明将上述缓存技术应用于ST-MRAM中的优点。
首先，说明ST-MRAM的错误率。ST-MRAM的错误率是由多种原因的错误组成的。下面将说明在存储器件2中进行的写入操作中产生的错误的损坏错误率以及在数据保持时间内发生的错误的数据保持时间错误率。
写入操作损坏错误率
首先，下面的说明解释了写入操作中的损坏错误率。
当向存储单元施加写入电压时，在存储器件2的隧道绝缘层25中产生了电场作用。强电场作用最后导致隧道绝缘层25的静电损坏。
将隧道绝缘层25的静电损坏进行如下的模型化来进行解释。
让我们考虑写入部反复对存储器件2施加一定写入电压的情况。
用下面给出的等式(1)来表示在第x次向存储器件2施加写入电压之前存储器件2被损坏的概率rbd：
rbd＝1-exp(-(x/μ)β)(1)
等式(1)表示了韦伯(Weibull)分布。参考标记β代表分布的形状。在ST-MRAM中使用存储器件2的情况下，分布形状β的值大约在1～2的范围内。参考标记μ表示可执行的写入操作的平均次数并且μ依赖于写入电压。
可执行的写入操作的平均次数μ对写入电压的依赖性可以被描述成低功率模式并由下面给出的等式(2)来表示：
μ＝x1·V-b(2)
在上面的等式中，参考标记x1表示在1V写入电压下可执行的写入操作的平均次数μ，而参考标记b表示用于确定可执行的写入操作的平均次数μ对于写入电压的依赖性的参数。
通常，可执行的写入操作的平均次数x1的值大约在104～1010的范围内，而参数b的值大约在40～60的范围内。
从等式(2)中可以明显看出，写入电压越高，可执行的写入操作的平均次数μ就越小。因此，写入电压越高，损坏的概率(下文中也被称为损坏错误率)就越大。出于这一原因，为了降低损坏错误率，期望通过向存储器件2施加低写入电压来进行在存储单元中写入信息的操作。
数据保持时间错误率
下面，将解释数据保持时间错误率。
已经存储在非易失性存储器中的数据状态即使在存储器的电源关闭后也必须保持原来的状态。
一般而言，在通常85摄氏度的确保操作的温度下，要求非易失性存储器能够将已经存储在非易失性存储器中的数据的状态保持10年。
在所谓的数据保持时间错误现象中，由于热起伏所导致的磁化反转会无意间改变存储在ST-MRAM中的信息的状态。
将由于热起伏导致的磁化反转的频率称为热稳定性指标Δ。用下面给出的等式(3a)和等式(3b)来表示热稳定性指标Δ：
Δ = K u V k B T + μ 0 M s 2 V 2 k B T ( N y - N x ) - - - ( 3 a )
Δ = K u V k B T - μ 0 M s 2 V 2 k B T ( N z - N x ) - - - ( 3 b )
等式(3a)和等式(3b)分别对应于平面内磁化结构和垂直磁化结构。在上面给出的等式中，参考标记Ku表示存储层16的磁各向异性常数，参考标记V表示存储层16的体积，参考标记Ms表示存储层16的饱和磁化强度，参考标记(Nx，Ny，Nz)表示存储层16的去磁系数，参考标记μ0表示真空的磁导率，参考标记kB表示波尔兹曼(Boltzmann)常数，参考标记T表示绝对温度。下标(x，y，z)表示去磁系数的三维空间坐标方向，下标(x，y)表示层叠表面的2维平面方向，下标z表示与各层叠表面的2维平面垂直的方向。
热稳定性指标Δ是反转存储层16的磁化M1所需的能量与热能的比率。热稳定性指标Δ越大，数据保持特性就越优秀。在下面的说明中，反转存储层16的磁化M1所需的能量也被称为能量势垒。
在对应于等式(3a)的平面内磁化结构的情况下，存储层16的磁各向异性常数Ku通常很小以至于可以将该磁各向异性常数Ku忽略。因此，热稳定性指标Δ主要由等式(3a)的右手侧的表达式的第二项来确定。在此情况下，如果假设关系“y方向长度＜x方向长度”保持成立，为了确保热稳定性指标Δ至少等于0，要求保持关系Ny＞Nx成立。因此，存储层16的(x，y)表面具有椭圆形或矩形的2维形状是理想的。
以这样的方式获得的能量势垒被称为形状磁各向异性能量。形状磁各向异性能量与饱和磁化强度Ms的平方成比例。
另一方面，在对应于等式(3b)的垂直磁化结构的情况下，为了确保热稳定性指标Δ至少为0，需要足够大的磁各向异性常数Ku。在此情况下，使用的是所谓的“结晶磁各向异性能量”。术语“结晶磁各向异性能量”是从磁性层的结晶结构中而来的。
等式(3b)的右手侧的表达式的第二项被称为减小热稳定性指标Δ的去磁项。另外，在垂直磁化结构的情况下，不需要利用形状磁各向异性能量。因此，在很多情况下，存储层16的(x，y)表面的形状是圆形或者正方形。在此情况下，关系Ny＝Nx保持成立。
确定热稳定性指标Δ的主项是磁各向异性能量。
在平面内磁化结构的情况下，利用的是由器件形状导致的形状磁各向异性，而在垂直磁化结构的情况下，利用的是由结晶结构导致的结晶磁各向异性。
需要注意的是，在利用形状磁各向异性的平面内磁化结构中，热稳定性指标Δ与存储层16所经历的磁化M1的饱和磁化强度Ms的平方是成比例的。
如果给出了热稳定性指标Δ，就能够计算出数据保持时间错误率。
在时间t(单位ns)内由于热起伏导致磁化反转的概率rret由下面给出的等式(4)来表示：
rret＝1-exp(-t·exp(-Δ))(4)
通常，概率rret的值远小于1。因此，可以通过下面给出的等式(5)将概率rret近似表示成：
rret＝t·exp(-Δ)(5)
接着，对热稳定性指标Δ与写入电压彼此紧密相关这一事实进行说明。
在自旋转移现象中，阈值电流Ic0等于或大于反转磁化所需要的电流。
根据自旋转移理论，阈值电流Ic0与热稳定性指标Δ之间的关系可以用下面给出的等式(6a)和等式(6b)来表示：
等式(6a)和等式(6b)对于平面内磁化结构和垂直磁化结构分别保持成立。在上面给出的等式中，参考标记e表示电子的电荷，参考标记带横线的h表示换算普朗克(Planck)常数，参考标记α表示阻尼常数，参考标记η表示自旋注入效率，而参考标记Nx、Ny和Nz表示存储层16的去磁系数。
所需的最小写入电压Vc0是通过等式Vc0＝R·Ic0来表示的，其中参考标记R表示存储器件2的电阻。
也就是说，写入电压与热稳定性指标Δ成比例。因此，如果为了改善数据保持特性而增大热稳定性指标Δ，则增大的热稳定性指标Δ就会在无意中引起需要高的写入电压的副作用。
如上所述，在ST-MRAM中，数据保持时间错误率对于写入电压的依赖性与损坏错误率对于写入电压的依赖性是相反的。因此，明显需要在数据保持时间错误率与损坏错误率之间进行权衡。
为了进行这样的权衡，如同在本实施例的存储装置的情况下，将单元阵列5分成多个单元块，即单元块5a和单元块5b。然后，将单元块5a中包含的各存储器件2的存储层16的热稳定性指标Δ设定成单元块5a所特有的，而将单元块5b中包含的各存储器件2的存储层16的热稳定性指标Δ设定成单元块5b所特有的，从而使上述两个热稳定性指标Δ彼此不同。这样，能够增加低热稳定性指标Δ的单元块中能够进行的写入操作的次数。
也就是说，在单元块5a和单元块5b中的一个特定单元块中，将各存储器件2的存储层16的热稳定性指标Δ设定为较小值。因此，在该特定的单元块中，可以施加低写入电压来将信息存储到存储单元中。这样，能够增大在该特定的单元块中可执行的写入操作的次数。
另一方面，在单元块5a和单元块5b中的另一者中，为了改善数据保持特性，将各存储器件2的存储层16的热稳定性指标Δ设定为较大值。因此，难以更新已经存储在该另一单元块中的信息。这样，能够长时间保持已经存储在该另一单元块中的信息。
如上所述，将单元阵列5分成多个单元块，即单元块5a和单元块5b。然后，将单元块5a中包含的各存储器件2的存储层16的热稳定性指标Δ设定成单元块5a所特有的，而将单元块5b中包含的各存储器件2的存储层16的热稳定性指标Δ设定成单元块5b所特有的，从而使上述两个热稳定性指标Δ彼此不同。
在单元块5a和单元块5b中的一个特定单元块中，将各存储器件2的存储层16的热稳定性指标Δ设定为较小值。因此，在该特定的单元块中，为了将信息存储到存储单元中，可以产生小的写入电流流到该存储单元中。这样，能够增大在该特定的单元块中可进行的写入操作的次数。另一方面，在单元块5a和单元块5b中的另一者中，为了能够长时间保持已经存储在该另一单元块中的信息，将各存储器件2的存储层16的热稳定性指标Δ设定为较大值。
因此，能够实现这样的存储装置，其能够增大可执行的写入操作的次数并且能够长时间保持已经存储的信息。
5.错误校正码(ECC)
用作本发明实施例的存储装置的上述实施形式实施的存储装置可以使用错误校正码。
错误校正码包括附加在信息位上的校验位(paritybit)。通过该校验位，能够检测并校正产生的位错误。
在本发明实施例的存储装置中，例如，能够使用ECC来检测并校正上述的数据保持时间错误。在分别包含有存储器件的多个单元块中的至少一个单元块中使用ECC，所述存储器件分别包含有具有该单元块所特有的热稳定性的存储层。
接着，下面的说明将解释当如上所述使用ECC时，数据保持时间错误率如何变化。
在下面的说明中，参考标记N表示用作存储装置的存储器的容量，参考标记n表示ECC的代码位数，参考标记k表示ECC的信息位数，参考标记s表示错误校正位数，参考标记b(＝N/k)表示块数。
令参考标记Rb表示一个代码块在时间t(单位ns)内的数据保持时间错误率。由于数据保持时间错误率Rb是至少(s+1)位同时导致的数据保持时间错误，所以可以用下面给出的等式(7)来表示数据保持时间错误率Rb：
Rb＝nCs+1(rret)s+1+nCs+2(rret)s+2+...(7)
由于概率rret远小于1，所以可以用下面给出的等式(8)将数据保持时间错误率Rb近似地表示为：
Rb＝nCs+1(rret)s+1(8)
在上面的等式(7)和等式(8)中，参考标记nCm表示从n项中选择m项的方法的数量。整数nCm代表二项式系数。
下面，考虑整个存储器的数据保持时间错误率。
假设要求整个存储器将已经存储在整个存储器中的数据保持十年。十年的数据保持时间错误率Rd是由下面给出的等式(9)表示的。在下面的说明中，数据保持时间错误率Rd也被称为器件错误率。
Rd＝nCs+1(N/k)(t10/t)(rret)s+1(9)
上面的等式是基于概率rret远小于1的假设获得的近似等式。在上面的等式中，参考标记t10表示十年，也就是说，t10＝10年＝3.2×1017纳秒。参考标记t表示写入间隔。将等式(5)右手侧的表达式代入等式(9)中替代概率rret，从而获得了下面给出的等式(10)：
Rd＝nCs+1(N/k)(t10·ts)(exp(-(s+1)Δ))(10)
如果不使用ECC，等式n＝k以及等式s＝0保持成立。因此，可以用下面给出的等式(11)表示数据保持时间错误率Rd：
Rd＝N·t10·exp(-Δ)(11)
上面给出的等式(11)是扩展至N位的单个位的10年数据保持错误率。
从等式(11)中可以明显看出，如果不使用ECC，则器件错误率Rd不依赖于写入间隔t。
另一方面，如果使用ECC，如从等式(10)中可明显看出的，等式(10)中ts项的存在使器件错误率Rd发生了这样的变化：写入间隔t越短，器件错误率Rd就越小。
6.计算例
接着，下面将说明计算在ST-MRAM中能够进行的写入操作的次数的具体计算例和基于上面已经说明的损坏错误率和数据保持时间错误率来计算热稳定性指标的具体计算例。
首先说明计算写入操作的次数的具体计算例。
图6示出了写入电压与可执行的写入操作的次数之间的关系。
需要注意的是，所述可执行的写入操作的次数是损坏错误率等于“1/存储器存储容量”的可执行的写入操作的次数。也就是说，所述可执行的写入操作的次数是直到存储器中最易损坏的位被损坏时可执行的写入操作的次数。在此情况下，所述可执行的写入操作的平均次数x1为2×108，块数b为50，分布形状β为1并且存储器容量是64Mbit。
在图6中，3.2×1016的可执行的写入操作数是在10年的期间内以10ns为周期连续在1位中进行的写入操作的次数。如果可执行的写入操作的次数等于或大于3.2×1016，则在器件的使用寿命内存储器件中能够进行的写入操作的次数实际上是无限的。3.2×1016的可执行的写入操作数的情况下提供的写入电压是480mV。在写入电压等于或高于480mV的情况下，写入操作的次数是有限的。
从图6中可以明显看出，可执行的写入操作的次数对于写入电压的依赖性是由一条非常陡的曲线表示的，该曲线示出，在写入电压为700mV处，可执行的写入操作的次数减少到了令人失望的1.7×108。
接着说明计算热稳定性指标的具体计算例。
图7A至图7C示出了对于不同错误校正位数的热稳定性指标与器件错误率之间的关系。更加具体地讲，图7A表示了没有使用ECC的情况下获得的关系。图7B表示了用于校正错误的位数是1的情况下获得的关系。图7C表示了用于校正错误的位数是2的情况下获得的关系。使用BCH码作为ECC。另外，在图7B和图7C的情况下，曲线分别代表了写入间隔为1μs(1微秒)、1s(1秒)和10y(10年)的情况下获得的关系。需要注意的是，各图的水平轴线代表10-4的器件错误率的热稳定性指标Δ。
如前文中说明的，当不使用ECC时，器件错误率不依赖于写入间隔。因此，如果例如要求器件错误率为10-4，如图7A中所示，则所需要的热稳定性指标Δ为70。
另一方面，当使用ECC时，从图7B和图7C中可以明显看出，用于校正错误的位数越多并且写入间隔越短，所需要的热稳定性指标Δ就越小。
如前文中说明的，缓冲存储器的数据保持时间短。由于缓冲存储器的数据保持时间短，所以通过在缓冲存储器中引入ECC，即使热稳定性指标Δ小，也能够保持器件错误率。如果热稳定性指标Δ小，就能够降低写入电压。因此，明显能够降低缓冲存储器的损坏错误率。
为了获得热稳定性指标Δ与写入电压之间的具体关系，进行基于宏观自旋模型的计算。在此情况下，将存储器件设计成平面内磁化结构。存储器件的平面形状为椭圆形。在主存储器中不使用ECC。对用于校正错误的位数是1的第一缓冲存储器和用于校正错误的位数是2的第二缓冲存储器进行计算。将第一缓冲存储器和第二缓冲存储器的数据保持时间均设定为1s。表1中示出了计算的结果。
表1
名称 符号 典型的值的范围 主存储器 第一缓冲存储器 第二缓冲存储器 单位
热稳定性指标 Δ 50～100 70 45 38 -
阻尼常数 α 0.01～0.04 0.02 0.02 0.02 -
自旋注入效率 η 0.3～0.8 0.7 0.7 0.7 -
饱和磁化强度 Ms 300～800 489 392 361 emu/cc
面积电阻 RA 7～30 12 12 12 Ωμm2
器件尺寸 W×L - 70×210 70×210 70×210 nm
反转电流 Ic0 - 516 332 280 μA
反转电压 Vc0 - 536 345 291 mV
写入电压 Vc - 724 466 393 mV
从图7A至图7C中所示的结果可知，第一缓冲存储器和第二缓冲存储器所需的热稳定性指标Δ分别是45和38。
如上所述，为了改变热稳定性指标Δ，需要改变存储层16的铁磁性层26的饱和磁化强度Ms。需要注意的是，在实际中为了减小铁磁性层的饱和磁化强度Ms，例如需要在铁磁性层中掺入非磁性元素。
如果使用的典型的阻尼系数α是0.02并且典型的自旋注入效率η是0.7，如表1所示，则主存储器的反转电压Vc0是536mV，第一缓冲存储器的反转电压Vc0是345mV，第二缓冲存储器的反转电压Vc0是291mV。
然而，需要注意的是，反转电压Vc0是反转铁磁性层的磁化所需要的最小电压。因此，如果考虑到不同存储器件之间的差异，则期望通过向存储器件施加具有大于表中所示的值的反转电压Vc0来进行写入操作。
本发明的发明人较早提交的日本专利公开公报第2009-149902号说明了通过施加等于反转电压Vc0的1.35倍的写入电压来进行写入操作。在该说明的基础上，在表1中，写入电压Vc的值等于反转电压Vc0的值的1.35倍。
如表中所示，主存储器的写入电压Vc为724mV，第一缓冲存储器的写入电压Vc为466mV并且第二缓冲存储器的写入电压Vc为393mV。
另外，通过参考图6中所示的关系，对于这些写入电压Vc，可以得知代表可执行的写入操作的次数的可执行的写入操作数分别为：主存储器为3.3×107，第一缓冲存储器为1.3×1017并且第二缓冲存储器为6.5×1020。
从上面的说明中可以明显看出，实际上，能够在缓冲存储器中进行的写入操作的次数是无限的。
在主存储器中进行的可执行的写入操作的次数的值在107次的级别。可执行的写入操作的次数看起来较小。然而考虑到存储器件的操作期间是10年这一事实，能够得出以下叙述。
如果以10ns为周期连续进行10年写入操作，如前文中所述，则写入操作的次数为3.2×1016。在此情况下，如果通过16个I/O写入64Mbit并且通过采用损耗均衡技术使每一位的写入操作的次数进一步平滑化，那么每一位10年的写入操作的次数为7.5×109。
考虑到仅在将信息从缓冲存储器传输到主存储器的操作中信息才会被写入到主存储器中的事实，不需要增大在主存储器中能够进行的写入操作的次数。
如上所述，ST-MRAM被设置为包括主存储器和缓冲存储器。另外，降低缓冲存储器的热稳定性并且将ECC引入到缓冲存储器中。以这样的方式，能够实现这样的存储器，该存储器用作事实上能够进行无限次写入操作的存储装置。
7.改变热稳定性指标Δ的方法
接着，说明改变本发明实施例的存储装置中的各存储器件的存储层的热稳定性指标Δ的方法。
在平面内磁化结构中，饱和磁化强度主要决定热稳定性指标Δ。因此，为了获得所需的热稳定性指标Δ，需要提出用于调节饱和磁化强度的方法。
以通常用于形成存储层的材料CoFeB作为例子。在此情况下，通过改变存储层的组成，能够对饱和磁化强度进行调节。
作为典型的组成，在存储层中掺杂有非磁性元素。在这样的典型组成中，能够通过改变存储层中掺杂的非磁性元素的量来调节饱和磁化强度。
表2示出了通过振动样品磁强计(VibratingSampleMagnetometer，VSM)进行测量的结果作为示例。
表2
在CoFeB单层的情况下，饱和磁化强度为1172emu/cc。如果CoFeB掺杂有Ta或MgO，则饱和磁化强度的值在324emu/cc～736emu/cc的范围内变化。通过调节掺杂量，能够更精细地调节饱和磁化强度。非磁性元素掺杂过程是通过采用这样的方法来进行的：其中，将CoFeB层分成多个子层并且将非磁性元素层插入到每两个相邻近的CoFeB子层之间的空间中。表2中所记载的各层的值代表层叠层的总膜厚度。
需要注意的是，作为母体的磁性材料不一定是CoFeB。例如，也可以使用CoFe或NiFe等作为磁性材料。同样地，非磁性材料不一定是Ta或MgO。例如也可以使用Ru、Zr或Mg等作为非磁性材料。
为了改变热稳定性指标Δ，作为改变饱和磁化强度的替代，也可以改变层叠层的膜厚度。这是因为，通过改变膜厚度，能够改变存储层的体积。
为了改变热稳定性指标Δ，可以根据等式(3a)改变存储层的形状。然而，如等式(6a)所示，存储层的形状对反转电流Ic0有影响。
下面的说明解释了为了改变热稳定性指标Δ而改变存储层形状的具体的计算例。提出了如下所述的技术。为了获得等于45的第一缓冲存储器的热稳定性指标Δ，使用表1中示出的作为主存储器参数的磁性层参数来仅改变磁性层的形状。在为了将存储器件的电阻保持在固定值而保持固定的面积的条件下，将70nm×210nm的尺寸改变为85nm×173nm的尺寸。然而，在那时，反转电流Ic0为501μA，仍然大于第一缓冲存储器的332μA。
因此，采用通过改变存储层的形状来降低热稳定性指标Δ的方法是不理想的。
在垂直磁化结构的情况下，热稳定性指标Δ取决于磁各向异性常数和饱和磁化强度。以与平面内磁化结构相同的方式，为了获得需要的热稳定性指标Δ，可以改变用于形成存储层的磁性材料的种类和该磁性材料的组成，并且将非磁性元素的掺杂量等其它的量调节到需要的值。
8.具有不同的热稳定性指标Δ的单元块的形成方法
接着，分别说明本发明实施例的存储装置的单元块中的存储器件的存储层具有不同的热稳定性指标Δ的多个单元块的形成方法。说明了下面三种具体的方法。
第一方法
首先对第一方法进行如下说明。
图8A至图8I示出了第一方法采用的制造工艺的流程。
图8A示出了为单元块5a设置的连接插头17a和为单元块5b设置的连接插头17b。
如图8B所示，通过采用例如溅射法等成膜法在连接插头17a和连接插头17b上形成与连接插头17a和连接插头17b连接的磁性多层膜61，磁性多层膜61作为存储器件的来源。
然后，如图8B中所示，通过采用例如旋涂法在磁性多层膜61的上表面上涂布光致抗蚀剂膜62。
接着，如图8C中所示，为了在连接插头17a上方形成抗蚀剂掩模63，通过采用光刻技术对光致抗蚀剂膜62进行图形化加工。
然后，如图8D中所示，通过采用例如离子铣削(ionmilling)技术或反应离子蚀刻(ReactiveIonEtching，RIE)技术等技术对磁性多层膜61进行蚀刻加工。在该工序中，由于抗蚀剂掩模63的保护，位于抗蚀剂掩模63下方的存储器件2a未被蚀刻。
接着，用有机溶剂等剥离抗蚀剂掩模63。
然后，如图8E中所示，形成覆盖着全部的层间绝缘膜64。
接着，如图8F中所示，为了形成覆盖着存储器件2a的绝缘掩模65，对层间绝缘膜64进行蚀刻加工。
然后，通过采用与形成存储器件2a相同的方法在连接插头17b上形成存储器件2b。更加具体地，通过依次进行形成作为存储器件2b的来源的磁性多层膜的工序、抗蚀剂图形化的工序、蚀刻工序和抗蚀剂剥离的工序来形成存储器件2b，其中存储器件2b包括的存储层的构造不同于来源于磁性多层膜61的存储器件2a的存储层。这样，如图8G中所示，在连接插头17b上形成了连接着连接插头17b的存储器件2b。
然后，如图8H所示，形成覆盖着全部的层间绝缘膜66。
接着，如图8I中所示，通过采用例如化学机械研磨(ChemicalMechanicalPolishing，CMP)技术等研磨技术对表面进行研磨从而使该表面平坦化。
如上所述，通过使形成的存储器件2b的存储层的构造不同于形成的存储器件2a的存储层的构造，能够使存储器件2b的热稳定性指标Δ不同于存储器件2a的热稳定性指标Δ。
第二方法
接着对第二方法进行如下说明。
图9A至图9F示出了第二方法采用的制造工艺的流程。
首先，进行与图8A和图8B中所示的第一方法的工序相同的工序。
然后，通过采用光刻技术对光致抗蚀剂膜62进行图形化加工。因此，如图9A中所示，分别在连接插头17a和连接插头17b的上方形成抗蚀剂掩模63a和抗蚀剂掩模63b。需要注意的是，图9A中所示的磁性多层膜67与图8B中所示的磁性多层膜61是相同的。
接着，通过采用例如离子铣削技术或RIE技术等技术对磁性多层膜67进行蚀刻加工。在该工序中，如图9B中所示，由于抗蚀剂掩模63a的保护，位于抗蚀剂掩模63a下方的由磁性多层膜67形成的存储器件2a未被蚀刻，而由于抗蚀剂掩模63b的保护，位于抗蚀剂掩模63b下方的由磁性多层膜67形成的磁性多层膜部68未被蚀刻。
接着，用有机溶剂等剥离抗蚀剂掩模63a和抗蚀剂掩模63b。然后，形成覆盖全部的层间绝缘膜69。接着，如图9C所示，通过采用例如CMP技术等研磨技术对表面进行研磨从而使该表面平坦化。
然后，在通过采用旋涂技术涂布光致抗蚀剂膜之后，为了形成如图9D中所示的抗蚀剂掩模70，通过光刻技术对光致抗蚀剂膜进行图形化加工。通过使磁性多层膜部68的周围处于露出的状态来形成抗蚀剂掩模70。在该工序中，形成完全覆盖着存储器件2a的抗蚀剂掩模70。
接着，如图9E中所示，通过采用例如离子铣削技术或RIE技术等技术对未被抗蚀剂掩模70覆盖的区域进行蚀刻加工。在该工序中，调节蚀刻深度使得组成磁性多层膜部68的部分存储层和全部顶覆层被蚀刻掉。如图9F中所示，在蚀刻加工后磁性多层膜部68中留下的部分就成为了存储器件2b。因此，存储器件2b的深度比存储器件2a的深度浅。
最后，如图9F中所示，通过有机溶剂等剥离抗蚀剂掩模70。
通过进行上述的工序，使存储器件2b的存储层的厚度不同于存储器件2a的存储层的厚度，从而上述存储层的饱和磁化强度也彼此不同。因此，能够形成存储器件2a以及热稳定性指标Δ与存储器件2a的热稳定性指标Δ不同的存储器件2b。
第三方法
接着对第三方法进行如下说明。
图10A和图10B是示出了第三方法采用的制造工艺的流程。
首先，进行与上面参照图9A至图9D说明的第二方法的工序相同的工序。
然后，如图10A中所示，为了将未被抗蚀剂掩模70覆盖的磁性多层膜部68的一部分变为变质层72，向磁性多层膜部68照射例如氧等离子体等等离子体71。
在那时，由于氧被部分磁性多层膜部68吸收，存储层的饱和磁化强度减小或者存储层的有效膜厚度变小。调节照射的等离子体71的强度及其照射时间，使得构成磁性多层膜部68的存储层的一部分以及全部的顶覆层成为变质层72。
最后，如图10B中所示，通过有机溶剂等剥离抗蚀剂掩模70。
如上所述形成的变质层72的存在改变了存储器件2b的饱和磁化强度。因此，能够形成热稳定性指标Δ彼此不同的存储器件2a和存储器件2b。
通过采用上述三种方法中的任一种，能够形成存储层的热稳定性指标Δ彼此不同的存储器件2a和存储器件2b。
本发明的实现不限于上述实施例。也就是说，只要其它的构造在本发明的精神和范围之内，也可以设置成各种其它的构造。

Claims (5)

1.一种存储装置，所述存储装置包括单元阵列，所述单元阵列包括以形成阵列的方式布置的存储器件，其中，
各所述存储器件具有：
存储层，所述存储层用于基于磁体的磁化状态存储信息；
磁化固定层，所述磁化固定层具有固定的磁化方向；以及
隧道绝缘层，所述隧道绝缘层位于所述存储层与所述磁化固定层之间；
在所述存储层和所述磁化固定层的层叠方向上施加流动的写入电流时，改变所述存储层的磁化方向，将信息写入到所述存储层，
所述单元阵列被分为多个单元块，并且
任意一个特定的所述存储器件的所述存储层的热稳定性的值是含有所述特定的存储器件的所述单元块所特有的。
2.根据权利要求1所述的存储装置，其中，
通过将任意一个所述特定的存储器件的所述存储层的饱和磁化强度调节成含有所述特定的存储器件的所述单元块所特有的水平，任意一个所述特定的存储器件的所述存储层的热稳定性的值被设定成含有所述特定的存储器件的所述单元块所特有的。
3.根据权利要求1所述的存储装置，其中，
通过将任意一个所述特定的存储器件的所述存储层的磁各向异性常数调节成含有所述特定的存储器件的所述单元块所特有的值，任意一个所述特定的存储器件的所述存储层的热稳定性的值被设定成含有所述特定的存储器件的所述单元块所特有的。
4.根据权利要求1所述的存储装置，其中，
至少一个所述单元块设置有错误校正功能。
5.根据权利要求1～4中任一项所述的存储装置，所述存储装置具有这样的功能：
将存储在任意一个特定的所述单元块中的信息的一部分传输给另一个所述单元块，以及将存储在所述特定的单元块中的全部信息传输给所述另一单元块。
CN201110185434.XA 2010-06-30 2011-06-30 存储装置 Active CN102314934B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-150178 2010-06-30
JP2010150178A JP2012014787A (ja) 2010-06-30 2010-06-30 記憶装置

Publications (2)

Publication Number Publication Date
CN102314934A CN102314934A (zh) 2012-01-11
CN102314934B true CN102314934B (zh) 2016-03-23

Family

ID=45399625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110185434.XA Active CN102314934B (zh) 2010-06-30 2011-06-30 存储装置

Country Status (5)

Country Link
US (1) US8472243B2 (zh)
JP (1) JP2012014787A (zh)
KR (1) KR20120002444A (zh)
CN (1) CN102314934B (zh)
TW (1) TW201220310A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
US9384810B2 (en) * 2012-08-10 2016-07-05 Qulacomm Incorporated Monolithic multi-channel adaptable STT-MRAM
US9244853B2 (en) * 2012-08-10 2016-01-26 Qualcomm Incorporated Tunable multi-tiered STT-MRAM cache for multi-core processors
US9378793B2 (en) * 2012-12-20 2016-06-28 Qualcomm Incorporated Integrated MRAM module
JP6130758B2 (ja) 2013-09-06 2017-05-17 株式会社東芝 メモリ制御回路およびキャッシュメモリ
EP3214451A1 (en) * 2016-03-03 2017-09-06 Roche Diagnostics GmbH Sample carrier handling device
US9779803B1 (en) * 2017-03-01 2017-10-03 Northrop Grumman Systems Corporation Memory circuit with write-bypass portion
US20190066746A1 (en) * 2017-08-28 2019-02-28 Qualcomm Incorporated VARYING ENERGY BARRIERS OF MAGNETIC TUNNEL JUNCTIONS (MTJs) IN DIFFERENT MAGNETO-RESISTIVE RANDOM ACCESS MEMORY (MRAM) ARRAYS IN A SEMICONDUCTOR DIE TO FACILITATE USE OF MRAM FOR DIFFERENT MEMORY APPLICATIONS
JP6829172B2 (ja) * 2017-09-20 2021-02-10 キオクシア株式会社 半導体記憶装置
JP7211273B2 (ja) * 2019-06-17 2023-01-24 株式会社アイシン 半導体記憶装置
JP2021150364A (ja) 2020-03-17 2021-09-27 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法
WO2022102283A1 (ja) * 2020-11-11 2022-05-19 ソニーセミコンダクタソリューションズ株式会社 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226769A (zh) * 2007-01-19 2008-07-23 索尼株式会社 存储元件和存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP2003115621A (ja) * 2001-10-05 2003-04-18 Canon Inc トンネル磁気抵抗効果素子およびその作製方法
JP4341355B2 (ja) * 2003-09-24 2009-10-07 ソニー株式会社 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法
JP2008152842A (ja) * 2006-12-15 2008-07-03 Canon Inc 磁性記録媒体
JP2008226416A (ja) * 2007-03-16 2008-09-25 Fuji Electric Device Technology Co Ltd 垂直磁気記録媒体とその製造方法
FR2914482B1 (fr) * 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
TWI412035B (zh) * 2008-04-17 2013-10-11 Sony Corp Recording method of magnetic memory element
TWI451410B (zh) * 2008-04-18 2014-09-01 Sony Corp Recording method of magnetic memory element
US7985994B2 (en) * 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226769A (zh) * 2007-01-19 2008-07-23 索尼株式会社 存储元件和存储器

Also Published As

Publication number Publication date
CN102314934A (zh) 2012-01-11
US8472243B2 (en) 2013-06-25
JP2012014787A (ja) 2012-01-19
TW201220310A (en) 2012-05-16
KR20120002444A (ko) 2012-01-05
US20120002466A1 (en) 2012-01-05

Similar Documents

Publication Publication Date Title
CN102314934B (zh) 存储装置
JP6270934B2 (ja) 磁気メモリ
US20180114558A1 (en) Magnetic memory
US8289746B2 (en) MRAM diode array and access method
US7633796B2 (en) Storage element and memory
US9178137B2 (en) Magnetoresistive element and magnetic memory
US9105341B2 (en) Nonvolatile memory apparatus having magnetoresistive memory elements and method for driving the same
US20130028011A1 (en) Magnetoresistive device and magnetic memory
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
TW201913656A (zh) 記憶體裝置、用於提供所述記憶體裝置的方法以及三維可堆疊記憶體裝置
EP1918937B1 (en) Storage element and memory
CN103137851B (zh) 存储元件和存储装置
KR20100138782A (ko) 메모리 및 기입 제어 방법
JP2009152259A (ja) スピントルク磁気メモリ及びそのオフセット磁界補正方法
US8068359B2 (en) Static source plane in stram
JP2008211059A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant