TW201138447A - Solid-state imaging apparatus - Google Patents

Description

201138447 六、發明說明： 本發明係主張JP2009-272369 (申請日：2009/ 11/ 3 〇 )之優先權，內容亦引用其全部內容。 【發明所屬之技術領域】 本實施形態通常關於固態攝像裝置。 【先前技術】 高圖框速率化伴隨著畫素數之增加及輸出位元數之增 加，因此要求A/D轉換等之影像處理之時間之縮短。爲 滿足此一要求，而將畫素區域分割爲2個，由2個畫素區域 同時讀出各1行分之信號的方法被提案（特開2007- 1 1 6479 號公報）。 但是，於特開2007- 1 1 6479號公報揭示之方法中，於 畫素區域之境界部需要切離垂直信號線。因此，於畫素區 域之境界部，和周邊部之佈局成爲不同，配線容量之差異 導致畫素特性之差異，或對光學特性帶來影響等問題。 又，將畫素區域分割爲2個只需將輸出電路配置於上 下即可，但是分割爲3個以上時會有難以將輸出電路配置 於畫素區域外之問題。 【發明內容及實施方式】 依據實施形態，係設有畫素，水平控制線，垂直信號 _ 線，及信號處理電路。畫素，係於行方向及列方向以矩陣 -5- 201138447 狀被配置。水平控制線，係用於選擇行方向之上述畫素。 垂直信號線，係以互呈交叉的方式在每一列僅被配置n(n 爲2以上之整數）條，分別被連接於依據各列而被區分爲η 個群組之每一畫素。垂直掃描電路，係用於選擇上述水平 控制線。信號處理電路，用於處理介由上述垂直信號線被 讀出之畫素信號。 以下參照圖面說明本發明實施形態之固態攝像裝置。 (第1實施形態） 圖1表示本發明第1實施形態之固態攝像裝置之槪略構 成之方塊圖。 於圖1，該固態攝像裝置中，畫素ΡΧ係以矩陣狀配置 於行方向及列方向。另外，配置有水平控制線L 1〜L4用於 選擇行方向之畫素ΡΧ，同時配置有垂直信號線Vsigla〜 Vsig4a、Vsiglb〜Vsig4b用於將由畫素PX讀出之畫素信號 傳送至列方向。水平控制線L 1〜L4可以包含例如由畫素 PX進行讀出之讀出線，對儲存於畫素PX之電荷進行重置 的重置線，及進行讀出時之行選擇的位址線。 垂直信號線Vsigla〜Vsig4a、Vsiglb〜Vsig4b ’係對 應於每一列僅配置2條，例如在第1列被配置垂直信號線 Vsigla、Vsiglb，在第2列被配置垂直信號線Vsig2a、 Vsig2b，在第3列被配置垂直信號線Vsig3a、Vsig3b，在第 4列被配置垂直信號線Vsig4a、Vsig4b。 垂直信號線Vsigla、Vsiglb係於列方向依每一畫素互 201138447 呈交叉被配置，垂直信號線Vsig2a、Vsig2b係於列方向依 每一畫素互呈交叉被配置，垂直信號線Vsig3a、Vsig3b係 於列方向依每一畫素互呈交叉被配置，垂直信號線Vsig4a 、Vs ig4b係於列方向依每一畫素互呈交叉被配置。另外， 畫素PX，係依每一列以位置被對齊於列方向的方式予以配 置。 另外，於固態攝像裝置設有：垂直掃描電路1 1用於選 擇水平控制線L1〜L4;及信號處理電路12用於處理介由垂 直信號線Vsigla〜Vsig4a、Vsiglb〜Vsig4b被讀出之畫素 信號。 其中，垂直掃描電路11，係可由互相鄰接之2個畫素 PX同時將畫素信號分別讀出至各列之2條垂直信號線 Vsigla〜Vsig4a、Vsiglb〜Vsig4b的方式，來進行水平控 制線L1〜L4之選擇。例如由第1行之畫素PX將信號讀出至 垂直信號線Vsigl b，由第2行之畫素PX將信號讀出至垂直 信號線Vsigla時，垂直掃描電路11可以同時選擇水平控制 線L 1、L2，傳送至信號處理電路1 2。 信號處理電路1 2，係可以針對分別介由2條垂直信號 線Vsigla〜Vsig4a、Vsiglb〜Vsig4b而由互相鄰接之2個畫 素PX被讀出之畫素信號同時進行處理。例如可以針對分別 介由垂直信號線Vsigla、Vsiglb同時被傳送之畫素信號同 時進行處理。 藉由使垂直信號線Vsigla〜Vsig4a、Vsiglb〜Vsig4b 於列方向依每一畫素互呈交叉配置，則可依每一列使位置 201138447 對齊於列方向而將畫素ρχ予以配置。因此，即使同—列之 互相鄰接之畫素ΡΧ分別連接於不同之垂直信號線VsUla〜 Vsig4a、Vsiglb〜Vsig4b之情況下，亦可實現畫素特性或 光學特性之均勻化，可抑制畫質之劣化之同時，可實現由 1圖框分之畫素PX之高速讀出。 圖2表示圖1之列方向互相鄰接之2個畫素（圖1之虛線 之框部分）之槪略構成之等效電路圖。 於圖2，係於列方向互相鄰接之2個畫素PX，分別設置 讀出電晶體1、1 ’、重置電晶體2、2 ’、位址電晶體3、3 ’、 放大電晶體4、4’、光二極體PD1、PD1’及浮置擴散層FD1 、FD1 ’。另外，於浮置擴散層FD1與垂直信號線Vsiglb之 間被附加寄生容量C 1，於浮置擴散層FD 1與垂直信號線 Vsigla之間被附加寄生容量C2。另外，於浮置擴散層FD1’ 與垂直信號線Vsigla之間被附加寄生容量C1’ ’於浮置擴 散層F D 1 ’與垂直信號線V s i g 1 b之間被附加寄生容量C 2 ’。 讀出電晶體1、1 ’之源極分別被連接於光二極體PD 1、 PD 1 ’，讀出電晶體1、1 ’之閘極分別被連接於讀出線。另 外，重置電晶體2、2 ’之源極分別被連接於讀出電晶體1、 1 ’之汲極，重置電晶體2、2 ’之閘極分別被連接於重置線’ 重置電晶體2、2’之汲極被連接於電源電位VDD。另外， 位址電晶體3、3 ’之閘極分別被連接於位址線’位址電晶 體3、3’之汲極被連接於電源電位VDD。放大電晶體4、4’ 之源極分別被連接於垂直信號線Vsigla、Vsiglb ’放大電 晶體4、4’之閘極分別被連接於讀出電晶體1、Γ之汲極， -8 - 201138447 放大電晶體4、4 ’之汲極分別被連接於位址電晶體3、3 ’之 源極。 其中，在放大電晶體4、4 ’之閘極與讀出電晶體1、1 ’ 之汲極之連接點，分別被形成浮置擴散層FD 1、FD 1 ’ ° 圖1之水平控制線L 3、L4之位址線爲L (低）位準時’ 位址電晶體3、3 ’成爲OF F狀態不進行源極隨耦動作’因此 信號不被輸出。此時，當水平控制線L3、L4之讀出線成爲 Η (高）位準時，第3行及第4行畫素PX之讀出電晶體1、1’ 成爲ON狀態，儲存於光二極體PD1、PD1’之信號電荷將分 別被傳送至浮置擴散層FD 1、FD Γ。之後’於光二極體 PD 1、PD 1 ’開始有效之信號電荷之儲存。當信號電荷被讀 出至浮置擴散層F D 1、F D 1 ’之後，水平控制線L 3、L4之重 置線成爲Η位準時’重置電晶體2、2’成爲ON，讀出至浮 置擴散層FD1、FD1’之信號電荷將被排出。 之後，當水平控制線L3、L4之位址線成爲Η位準時， 位址電晶體3、3 ’成爲ON ’由放大電晶體4、4 ’與負荷電晶 體構成源極隨耦器，而可以輸出信號。當水平控制線L3、 L4之重置線成爲Η位準時，重置電晶體2、2’成爲ON，儲 存於浮置擴散層FD1、FD1’之電荷將被重置。此時，浮置 擴散層FD1、FD1’之重置電壓分別介由垂直信號線Vsigla 、Vsiglb被輸出，該重置電壓將被保持於信號處理電路12 〇

之後，當位址電晶體3、3 ’成爲ON狀態，水平控制線 L3、L4之讀出線成爲Η位準時，讀出電晶體1、1 ’成爲ON 201138447 ，儲存於光二極體PDl、PD1’之信號電荷量將被讀出至浮 置擴散層FD1、FD1’。於浮置擴散層FD1、FD1’呈變化之 信號電壓（重置電壓+信號電壓）將分別介由垂直信號線 Vsigla、Vsiglb被輸出至信號處理電路12。 圖3表示圖1之列方向互相鄰接之2個畫素之佈局構成 之平面圖。 於圖3，係於列方向互相鄰接之2個畫素PX，於半導體 基板SB1被形成擴散層DF1而構成光二極體PD1、PD1’。另 外，於半導體基板SB1上分別配置閘極電極G1，於彼等閘 極電極G 1之兩側分別設置擴散層DF 1，而構成讀出電晶體 1、1 ’、重置電晶體2、2 ’、位址電晶體3、3 ’及放大電晶體 4、4 ’。另外，使讀出電晶體1之閘極電極G 1與重置電晶體 2之閘極電極G 1之間之擴散層DF 1 ’介由導孔B 1及配線Η 1 連接於放大電晶體4之閘極電極G1 ’如此而構成浮置擴散 層F D 1 »另外，使讀出電晶體1 ’之閘極電極G 1與重置電晶 體2 ’之閘極電極G 1之間之擴散層D F 1 ’介由導孔Β 1及配線 Η1連接於放大電晶體4’之閘極電極G1 ’如此而構成浮置擴 散層FD1’。 另外，藉由互相鄰接配置之2條配線Η 1來構成垂直信 號線Vsigla、Vsiglb’於垂直信號線Vsigla、Vsiglb之交 叉位置，2條配線HI之一方係被連接’另一方被切斷’該 切斷處則藉由配線Η 2介由導孔Β 1被連接。又’配線Η 1、 Η 2可以配置於不同之配線層’例如配線Η 1可使用第1層配 線層，配線Η 2可使用第2層配線層。另外’垂直信號線 -10- 201138447 V s i g 1 a、V s i g 1 b所使用之配線Η 1之交叉位置之切斷，可以 對垂直信號線Vsigla、Vsiglb交互進行。又，垂直信號線 Vsigla、Vsiglb之交叉位置之上下可以交互替換。 另外，使垂直信號線Vsigla、Vsiglb交叉後之配線H1 之行方向之位置較好是互爲一致，相對於垂直信號線 Vsiglb，較好是使垂直信號線Vsigla在互相鄰接之畫素PX 間配置於一直線上。另外，藉由和垂直信號線Vsigla、 V si gib呈鄰接配置之配線HI來構成電源線VD1。 垂直信號線Vsigla使用之配線H1，係介由導孔B1連接 於放大電晶體4之源極側之擴散層DF1，垂直信號線Vsiglb 使用之配線Η 1，係介由導孔B 1連接於放大電晶體4 ’之源極 側之擴散層D F 1。另外’電源線VD 1使用之配線Η 1 ’係介 由導孔Β 1連接於重置電晶體2、2 ’之汲極側之擴散層DF 1 ° 藉由將垂直信號線Vsigla、Vsiglb於列方向依每一畫 素互相交叉配置，如此則’即使於列方向互相鄰接之2個 畫素PX分別被連接於不同之垂直信號線Vsigla、Vsiglb之 情況下’彼等2個畫素PX之佈局亦可以完全一致’可使畫 素特性或光學特性均勻化。 另外，藉由使垂直信號線Vsigl a、Vsiglb使用之配線 HI分別連接於放大電晶體4、4,之源極側之擴散層DF1 ’可 以分別增大浮置擴散層FD1、FD1’與垂直信號線Vsiglb、 Vsigl a之間之距離。因此’可以減少傳送其他畫素PX之畫 素信號的垂直信號線Vsigla、Vsiglb’與本身之畫素？乂之 浮置擴散層F D 1、F D 1，間之寄生容量C 1、C 1 ’ ’傳送其他 -11 - 201138447 畫素P X之畫素信號的垂直信號線V s i g 1 a、V s i g 1 b即使被配 置於本身之畫素PX之情況下’以可以減低寄生容量C 1、 Cl，之容量耦合引起之串訊。 藉由使列方向互相鄰接之畫素px之佈局完全一致’如 此則，傳送本身之畫素p X之畫素信號的垂直信號線V s i g 1 a 、Vsiglb，與本身之畫素PX之浮置擴散層FD1、FD1’間之 寄生容量C2、C2’可設爲互相相等’可使列方向互相鄰接 之畫素PX之轉換增益均勻化。 又，於第1實施形態中說明使垂直信號線Vsigl a〜 Vsig4a、Vsiglb〜Vsig4b對應於每一列僅配置2條之方法， 但是對應於每一列配置之垂直信號線不限定於2條’亦可 使垂直信號線對應於每一列配置η ( η爲2以上之整數）。 此情況下，可使各列之畫素ΡΧ區分爲η個群組，依各個群 組將畫素ΡΧ連接於不同之垂直信號線。例如於列方向互相 鄰接之η個畫素ΡΧ，可以連接於各列之不同之垂直信號線 。另外，各列之1條垂直信號線和同一列之η-1條之垂直信 號線可以對應於每一畫素呈交叉。另外，各垂直信號線可 以每隔同一列之η-1個分之畫素而於行方向被回折。另外 ，各列之畫素ΡΧ，可於列方向每隔η-1個而連接於同一垂 直信號線。另外，可由屬於不同群組之η個畫素ΡΧ同時將 畫素信號讀出至各列之η條垂直信號線。另外，同一列之η 條分之各垂直信號線，可於其他之η-1條分之垂直信號線 之下僅交叉1次，而於其他之η-1條分之垂直信號線之上使 各〗條僅交叉η_1次。 -12- 201138447 (第2實施形態） 圖4表示本發明第2實施形態之固態攝像裝置中互相鄰 接之3個畫素之佈局構成之平面圖。 於圖4，於列方向互相鄰接之3個畫素PX，係於半導體 基板SB2形成擴散層DF2而構成光二極體PD2、PD2’、 PD2’，。另外，於半導體基板SB2上分別配置閘極電極G2， 於彼等閘極電極G2之兩側分別設置擴散層DF2，而構成讀 出電晶體1 1、1 1 ’、1 1 ’ ’，重置電晶體1 2、1 2 ’、1 2 ’ ’，位 址電晶體1 3、1 3 ’、1 3 ’ ’，及放大電晶體1 4、1 4 ’、1 4 ’ ’。 另外，使讀出電晶體14之閘極電極G2與重置電晶體12之閘 極電極G2之間之擴散層DF2，介由導孔B2及配線H11連接 於放大電晶體14之閘極電極G2，而構成浮置擴散層FD2。 另外，使讀出電晶體1 1 ’之閘極電極G2與重置電晶體12’之 閘極電極G2之間之擴散層DF2，介由導孔B2及配線H11連 接於放大電晶體1 4 ’之閘極電極G2，而構成浮置擴散層 FD2’。另外，使讀出電晶體1 1 ’’之閘極電極G2與重置電晶 體12’’之閘極電極G2之間之擴散層DF2，介由導孔B2及配 線H11連接於放大電晶體14’’之閘極電極G2，而構成浮置 擴散層FD2’’。 另外，藉由互相鄰接配置之3條配線Η 1 1來構成垂直信 號線 Vsiglla、Vsigllb、Vsigllc，於垂直信號線 Vsiglla 、Vsigllb、Vsigllc之交叉位置，3條配線H11之1條被連 接而其餘之2條被切斷，該切斷處係藉由配線Η 1 2介由導孔 Β2分別被連接。又，配線HI 1、Η12可配置於不同之配線 -13- 201138447 層，例如配線Η 1 1可使用第1層配線層，配線Η 1 2可使用第 2層配線層。另外’垂直信號線V s i g 1 1 a、V s i g 1 1 b、 Vsig 1 lc使用之配線HI 1之交叉位置之切斷，可以對垂直信 號線 Vsiglla、Vsigllb、Vsigllc 依序進行。 另外，垂直信號線Vsiglla、Vsigllb、Vsigllc交叉後 之配線Η 1之行方向之位置較好是一致，垂直信號線 Vsiglla相對於垂直信號線Vsigllb、Vsigllc，較好是在互 相鄰接之3個畫素PX間配置於一直線上。另外，藉由和垂 直信號線Vsiglla、Vsigllb、Vsigllc呈鄰接的方式被配置 之配線HI 1來構成電源線VD2。 垂直信號線Vsigl la使用之配線HI 1 ’係藉由導孔B2連 接於放大電晶體Μ之源極側之擴散層DF2，垂直信號線 Vsigl lb使用之配線HI 1，係藉由導孔B2連接於放大電晶體 14’之源極側之擴散層DF2，垂直信號線Vsigl lc使用之配 線Η 1 1，係藉由導孔B 2連接於放大電晶體1 4 ’’之源極側之 擴散層DF2。另外，電源線VD2使用之配線Η1 ’係藉由導 孔Β2連接於重置電晶體12、12’、12”之汲極側之擴散層 DF2。 藉由使垂直信號線Vsiglla、Vsigllb、Vsigllc於列方 向對應於每一畫素互呈交叉被配置，則於列方向互相鄰接 之3個畫素PX分別連接於不同垂直信號線Vsigl la、 Vsigllb、Vsigllc時，亦可使彼等3個畫素PX之佈局完全 一致，可使畫素特性或光學特性均勻化。 以上說明本發明幾個實施形態，但彼等實施形態僅爲 -14- 201138447 一例，並非用來限定本發明。彼等新的實施形態可於其他 各種形態被實施，在不脫離要旨之情況下，可進行各種省 略 '替換、變更。彼等實施形態或變形例億包含於本發明 之範圍之同時，亦包含於和申請專利範圍記載之發明及其 之均等之範圍內。 【圖式簡單說明】 圖1表示本發明第1實施形態之固態攝像裝置之槪略構 成之方塊圖。 圖2表示圖1之列方向互相鄰接之2個畫素之槪略構成 之等效電路圖。 圖3表示圖1之列方向互相鄰接之2個畫素之佈局構成 之平面圖。 圖4表示本發明第2實施形態之固態攝像裝置之列方向 互相鄰接之3個畫素之佈局構成之平面圖。 【主要元件符號說明】 11 :垂直掃描電路 12·丨目號處理電路

Vsigla 〜Vsig4a、Vsiglb〜Vsig4b:垂直信號線 -15-

Claims (1)

1. 201138447 七、申請專利範圍： 1.—種固態攝像裝置，其特徵爲具備： 畫素，於行方向及列方向以矩陣狀被配置； 水平控制線，用於選擇行方向之上述畫素； 垂直信號線，以互呈交叉的方式在每一列僅被配置η (η爲2以上之整數）條，分別被連接於依據各列而被區分 爲η個群組之每一畫素； 垂直掃描電路，用於選擇上述水平控制線；及 信號處理電路，用於處理介由上述垂直信號線被讀出 之畫素信號。 2 .如申請專利範圍第1項之固態攝像裝置，其中 於列方向互呈鄰接之η個畫素，係連接於各列之互異 之垂直信號線。 3.如申請專利範圍第2項之固態攝像裝置，其中 各列之1條垂直信號線，係和同一列之η-1條垂直信號 線依每一畫素而呈交叉。 4·如申請專利範圍第3項之固態攝像裝置，其中 各列之畫素，係於列方向每隔η-1個被連接於同一垂 直信號線。 5 ·如申請專利範圍第1項之固態攝像裝置，其中 上述垂直掃描電路，係選擇上述水平控制線，以使畫 素信號由屬於互異群組之η個畫素同時被讀出至各列之η條 垂直信號線； 上述信號處理電路，係針對分別介由上述η條垂直信 -16- 201138447 號線而由η個畫素讀出之畫素信號同時進行處理。 6 ·如申請專利範圍第1項之固態攝像裝置，其中 各列畫素之浮置擴散層，係被連接於各列之η條垂直 信號線之中距離最近的1條垂直信號線。 7 ·如申請專利範圍第6項之固態攝像裝置，其中 上述畫素係具備： 光二極體，用於進行光電轉換； 位址電晶體，用於進行行選擇； 重置電晶體，用於對儲存於上述浮置擴散層之信號進 行重置； 讀出電晶體’用於由上述光二極體將信號讀出至上述 浮置擴散層；及 放大電晶體’用於對由上述光二極體讀出至上述浮置 擴散層的信號進行放大。 8.如申請專利範圍第7項之固態攝像裝置，其中 鄰接於列方向之上述畫素之佈局係互爲相等。 9 _如申請專利範圍第8項之固態攝像裝置，其中 上述垂直彳g號線，係每隔同一列之η -1個分畫素被回 折於行方向。 1 〇_如申請專利範圍第9項之固態攝像裝置，其中 另具備：對應於各列而和上述垂直信號線呈鄰接配置 之電源線。 1 1 .如申請專利範圍第9項之固態攝像裝置，其中 上述畫素’係依各列以位置被對齊於列方向的方式予 -17- 201138447 以配置。 1 2 ·如申請專利範圍第1 1項之固態攝像裝置，其ψ 同一列之η條分之各垂直信號線，係在其他之n_ j條分 之垂直信號線之下僅交叉1次，而在其他之n-1條分之垂直 信號線之上使各1條僅交叉η _ 1次。 13.如申請專利範圍第12項之固態攝像裝置，其中 上述垂直信號線係使用2層分之配線形成。 14·—種固態攝像裝置，其特徵爲具備： 畫素，於行方向及列方向以矩陣狀被配置； 水平控制線，用於選擇行方向之上述畫素； 第1垂直信號線，用於傳送由列方向之偶數號畫素被 讀出之信號： 第2垂直信號線，以和上述第1垂直信號線呈交叉的方 式被配置，用於傳送由列方向之奇數號畫素被讀出之信號 » 垂直掃描電路，用於選擇上述水平控制線；及 信號處理電路，用於處理介由上述第1垂直信號線被 傳送之第1畫素信號以及介由上述第2垂直信號線被傳送之 第2畫素信號。 15. 如申請專利範圍第14項之固態攝像裝置，其中 上述第2垂直信號線係和上述第1垂直信號線依每一畫 素呈交叉。 16. 如申請專利範圍第14項之固態攝像裝置，其中 上述垂直掃描電路，係選擇上述水平控制線，以使由 -18- 201138447 列方向之偶數號畫素及基數號畫素同時分別讀出第1畫素 信號及第2畫素信號； 上述信號處理電路，係針對上述第1畫素信號及第2畫 素信號同時進行處理。 1 7.如申請專利範圍第1 6項之固態攝像裝置，其中 上述畫素係具備： 光二極體，用於進行光電轉換； 位址電晶體，用於進行行選擇； 重置電晶體’用於對儲存於上述浮置擴散層之信號進 行重置； 讀出電晶體’用於由上述光二極體將信號讀出至上述 浮置擴散層；及 放大電晶體，用於對由上述光二極體讀出至上述浮置 擴散層的信號進行放大。 18. 如申請專利範圍第17項之固態攝像裝置，其中 鄰接於列方向之上述畫素之佈局係互爲相等。 19. 如申請專利範圍第18項之固態攝像裝置，其中 上述第1垂直信號線及第2垂直信號線，係每隔同一列 之1個分畫素被回折於行方向。 2 〇.如申請專利範圍第1 9項之固態攝像裝置，其中 上述第1垂直信號線與第2垂直信號線之交叉位置的上 下係被交互替換。 -19-