KR20220156296A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20220156296A
KR20220156296A KR1020210064146A KR20210064146A KR20220156296A KR 20220156296 A KR20220156296 A KR 20220156296A KR 1020210064146 A KR1020210064146 A KR 1020210064146A KR 20210064146 A KR20210064146 A KR 20210064146A KR 20220156296 A KR20220156296 A KR 20220156296A
Authority
KR
South Korea
Prior art keywords
row
lines
pixel
row lines
control signals
Prior art date
Application number
KR1020210064146A
Other languages
English (en)
Inventor
김경민
나호용
신지훈
장영태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210064146A priority Critical patent/KR20220156296A/ko
Priority to US17/570,746 priority patent/US20220377268A1/en
Priority to CN202210493010.8A priority patent/CN115379141A/zh
Publication of KR20220156296A publication Critical patent/KR20220156296A/ko

Links

Images

Classifications

    • H04N5/379—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/3698—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 일 실시예에 따른 이미지 센서는 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어와, 상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을 구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들로 출력하는 로우 드라이버를 포함하는 제2 레이어를 포함하고, 상기 선택된 로우 라인들은 상기 제어 신호 라인들을 공유하며, 상기 제1 레이어의 분기점에서 상기 선택된 로우 라인들은 상기 제어 신호 라인들로부터 상기 픽셀 제어 신호들을 공통으로 입력받고, 상기 픽셀 제어 신호들은 상기 선택된 로우 라인들을 동시에 구동한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하고 이미지를 생성하기 위한 로직 회로 등을 포함할 수 있다. 동시에 복수의 로우 라인들을 구동하여 상기 로우 라인들에 연결된 픽셀들로부터 출력된 픽셀 신호를 동시에 리드아웃 하는 방식에서, 데이터 처리량이 증가하여 전원 공급의 필요성이 증가한다. 그러나, 로직 회로의 적어도 일부를 둘러싸도록 리드아웃 회로가 배치됨에 따라 상기 로직 회로로의 전원 공급이 원활하지 않을 수 있다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 하나의 로우 드라이버 유닛이 복수의 로우들을 제어하는 이미지 센서를 제공하는 데에 있다.
본 발명의 일 실시 예에 따른 이미지 센서는, 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어와, 상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을 구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들로 출력하는 로우 드라이버를 포함하는 제2 레이어를 포함하고, 상기 선택된 로우 라인들은 상기 제어 신호 라인들을 공유하며, 상기 제1 레이어의 분기점에서 상기 선택된 로우 라인들은 상기 제어 신호 라인들로부터 상기 픽셀 제어 신호들을 공통으로 입력받고, 상기 픽셀 제어 신호들은 상기 선택된 로우 라인들을 동시에 구동한다.
본 발명의 일 실시 예에 따른 이미지 센서는, 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어와, 상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들을 통해 상기 선택된 로우 라인들로 상기 픽셀 제어 신호들을 공급하는 로우 드라이버를 포함하는 제2 레이어를 포함하고, 상기 로우 드라이버는 로우 라인들복수의 로우 드라이버 유닛들을 포함하고, 제1 수평 주기에서 선택된 제1 로우 라인들은 하나의 로우 드라이버 유닛으로부터 제1 픽셀 제어 신호들을 입력받고, 상기 제1 수평 주기 이후 제2 수평 주기에서 선택된 제2 로우 라인들은 서로 다른 로우 드라이버 유닛들로부터 제2 픽셀 제어 신호들을 입력받는다.
본 발명의 일 실시 예에 따른 이미지 센서는, 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어와, 상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들을 통해 상기 선택된 로우 라인들로 상기 픽셀 제어 신호들을 공급하는 로우 드라이버를 포함하는 제2 레이어를 포함하고, 상기 제2 레이어는 트랜지스터들을 포함하는 로직 회로를 포함하고, 상기 로직 회로로 전원을 공급하는 전원 배선은 상기 제2 레이어의 평면에 평행한 방향에서 상기 로우 드라이버와 분리된다.
본 발명의 일 실시 예에 따른 이미지 센서는, 하나의 로우 드라이버 유닛이로우 복수의 로우들을 제어할 수 있으므로, 로우 드라이버에 포함된 로우 드라이버 유닛의 개수가 감소할 수 있다.
따라서, 로우 드라이버의 크기가 감소할 수 있다. 로우 드라이버의 크기가 감소하면, 로직 전원 패드로부터 로직 회로로 전원을 공급하는 전원 배선의 폭이 증가할 수 있다. 또한, 상기 전원 배선으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 따라서, 로직 회로로 충분한 전원 공급이 가능한 효과가 있다.
또한, 로우 드라이버로부터 픽셀 어레이로 연결되는 제어 신호 라인들을 개수가 감소할 수 있다. 따라서, 픽셀 어레이로 입력되는 제어 신호 라인들의 라우팅이 용이할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명이 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시 예에 따른 이미지 센서를 나타내는 사시도의 비교예이다.
도 3은 본 발명의 일 실시 예에 따른 이미지 센서의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이를 간단하게 나타낸 도면이다.
도 5a와 도 5b는 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 6은 본 발명의 일 실시 예에 따른 이미지 센서를 나타내는 사시도이다.
도 7a와 도 7b는 본 발명의 일 실시예에 따른 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로를 간단하게 도시한 도면이다.
도 9는 도 8의 픽셀 회로의 동작을 설명하기 위한 타이밍도이다.
도 10는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이를 간단하게 나타낸 도면이다.
도 11a와 도 11b는 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 12는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로를 간단하게 도시한 도면이다.
도 13은 도 12의 픽셀 회로의 동작을 설명하기 위한 타이밍도이다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이를 간단하게 나타낸 도면이고, 도 15a와 도 15b는 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 16은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로를 간단하게 도시한 도면이다.
도 17과 도 18은 도 16의 픽셀 회로의 동작을 설명하기 위한 타이밍도이다.
도 19와 도 20은 본 발명의 일 실시예에 따른 로우 드라이버를 설명하기 위한 개념도이다.
도 21a는 본 발명의 일 실시예에 따른 이미지 센서의 평면도의 비교예이고, 도 21b는 본 발명의 일 실시예에 따른 이미지 센서의 평면도이다.
도 22는 본 발명의 일 실시예에 따른 로우 드라이버를 설명하기 위한 개념도이다.
도 23과 도 24는 본 발명의 일 실시예에 따른 이미지 센서의 평면도들이다.
도 25와 도 26는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 1을 참조하면, 이미지 센서(1)는 픽셀 어레이(10) 및 주변 회로(20)를 포함할 수 있다. 주변 회로(200)는 컨트롤 레지스터 블록(21), 타이밍 생성기(22), 로우 드라이버(23), 상관 이중 샘플링(correlated double sampling, CDS) 블록(24), 비교기 블록(25), 시간-디지털 변환기(time-to- digital converting, TDC) 블록(26), 램프 신호 생성기(27) 및 버퍼(28)를 포함할 수 있다. 이때, 상관 이중 샘플링 블록(24), 비교기 블록(25), TDC 블록(26)은 아날로그-디지털 변환기(analog-digital converter, ADC)를 구성할 수 있으며, ADC, 램프 신호 생성기(27), 및 버퍼(28)는 리드아웃 회로(readout circuit)(RDC)를 구성할 수 있다.
픽셀 어레이(10)는 매트릭스(matrix) 형태로 배열된 복수의 픽셀들(11)을 포함할 수 있다. 복수의 픽셀들(11)은 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열될 수 있다. 복수의 픽셀들(11) 각각은 빛에 응답하여 전하를 생성하는 적어도 하나의 광전 변환 소자, 및 광전 변환 소자가 생성한 전하에 대응하는 픽셀 신호를 생성하는 픽셀 회로 등을 포함할 수 있다. 광전 변환 소자는 반도체 물질로 형성되는 포토 다이오드, 및/또는 유기 물질로 형성되는 유기 포토 다이오드 등을 포함할 수 있다.
일례로 픽셀 회로는 플로팅 디퓨전, 전송 트랜지스터, 리셋 트랜지스터, 구동 트랜지스터, 및 선택 트랜지스터 등을 포함할 수 있다. 실시예들에 따라 픽셀들(11)의 구성은 달라질 수 있다. 일례로, 픽셀들(11) 각각은 유기 물질을 포함하는 유기 포토 다이오드를 포함하거나, 또는 디지털 픽셀로 구현될 수도 있다. 픽셀들(11)이 디지털 픽셀로 구현되는 경우, 픽셀들(PX) 각각은 디지털 픽셀 신호를 출력하기 위한 아날로그-디지털 컨버터를 포함할 수 있다.
타이밍 생성기(22)는 이미지 센서(10)의 동작 타이밍을 제어하는 제어 신호들을 생성할 수 있다. 구체적으로, 타이밍 생성기(22)는 컨트롤 레지스터 블록(21)의 제어에 따라 로우 드라이버(23), 상관 이중 샘플링 블록(24), 비교기 블록25), TDC 블록(26), 및 램프 신호 생성기(27)의 동작을 제어한다.
로우 드라이버(23)는 타이밍 생성기(22)의 제어에 따라 픽셀 어레이(10)의 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을 구동하기 위한 픽셀 제어 신호들을 생성할 수 있다. 로우 드라이버(23)는 제어 신호 라인들을 통해 픽셀 어레이(10)의 복수의 로우 라인들로 픽셀 제어 신호들을 제공할 수 있다. 여기서, 픽셀 제어 신호들은 단위 픽셀에 포함된 복수의 트랜지스터들을 제어하기 위한 신호들을 의미할 수 있다.
상관 이중 샘플링 블록(24)은 픽셀 어레이(10)에 구현된 다수의 컬럼 라인들으로부터 픽셀 신호들(P1 내지 Pm; m은 자연수)을 수신하고, 수신한 각 픽셀 신호(P1 내지 Pm)에 대해 상관 이중 샘플링 동작을 수행한다. 구체적으로, 상관 이중 샘플링 블록(24)은 특정한 노이즈(noise) 레벨과 픽셀 신호에 대응하는 신호 레벨을 이중으로 샘플링하여, 노이즈 레벨과 신호 레벨과의 차이에 해당하는 차이 레벨을 출력할 수 있다.
비교기 블록(25)은 상관 이중 샘플링 블록(24)으로부터 출력된 상관 이중 샘플링된 픽셀 신호들 각각과 램프 신호 생성기(27)로부터 출력된 램프 신호를 서로 비교하고 비교 신호들을 출력한다.
TDC 블록(26)은 클럭 신호에 따라 비교 신호들을 카운트하여, 비교기 블록(25)으로부터 출력된 다수의 비교 신호들 각각을, 디지털 데이터로 변환하고 다수의 디지털 데이터들을 버퍼(28)로 출력한다.
램프 신호 생성기(27)는 타이밍 생성부(22)의 제어에 따라 램프 신호를 생성한다. 램프 신호 생성기(27)는 전류 방식의 디지털-아날로그 변환기(Digital-to-Analog Converter: DAC) 또는 전압-전류 변환기(V-I Converter)를 이용하여, 시간에 따라 흐르는 전류가 변하면서 램프 신호의 전압 레벨이 변하도록 할 수 있다. 램프 신호는 단일 경사(single slope)를 갖는 전압으로 생성되고, 비교기 블럭(25)으로 제공되어 픽셀 어레이(10)에서 출력되는 픽셀 신호와 비교될 수 있다.
컨트롤 레지스터 블록(21)은 디지털 신호 프로세서의 제어에 따라 타이밍 생성기(22), 램프 신호 생성기(27), 및 버퍼(28)의 동작을 제어한다.
버퍼(28)는 아날로그-디지털 변환 블록(26)으로부터 출력된 디지털 데이터를 프레임 단위로 저장할 수 있으며, 이에 따라, 버퍼(28)는 프레임 메모리 또는 버퍼 메모리라고 지칭할 수 있다. 버퍼(28)는 프레임 단위로 저장된 디지털 데이터들을 디지털 신호 프로세서로 출력할 수 있다.
일부 실시예들에서, 이미지 센서(10)는 이미지 신호 처리부(image signal processor, ISP)를 더 포함할 수 있다. 이미지 신호 처리부는 버퍼(28)에 저장된 원시 데이터에 대해 신호 처리를 수행하여 이미지 데이터를 출력할 수 있다. 한편, 일부 실시예들에서, 이미지 신호 처리부는 디지털 신호 프로세서에 구현될 수 있다.
예를 들어, 이미지 신호 처리부는 원시 데이터에 대해 색 보간(color interpolation), 색 보정(color correction), 자동 백색 보정(auto white balance), 감마 보정(gamma correction), 색 포화 보정(color saturation correction), 포맷 보정(format correction), 불량 픽셀 보정(bad pixel correction), 색조 보정(hue correction), 자동 노출(auto expose), 자동 포커스(auto focus), PDAF(phase defector auto focus) 등의 신호 처리 동작을 수행하는 복수의 로직 블록들을 포함할 수 있다.
일부 실시예들에서, 이미지 센서(10)는 차지 펌프를 이용하여 전압을 증가시키는 2배 전압기(voltage doubler)를 더 포함할 수 있다. 일부 실시예들에서, 이미지 센서(10)는 기준 전압 생성 블록과 기준 전류 생성 블록을 더 포함할 수 있다. 기준 전압 생성 블록과 기준 전류 생성 블록은 바이어스 블록을 의미할 수 있다. 일부 실시예들에서, 이미지 센서(10)는 통신 블록(예를 들어, Mipi 블록)을 더 포함할 수 있다.
로우 드라이버(23)는 복수의 로우 드라이버 유닛들을 포함할 수 있으며, 일반적으로, 하나의 로우를 제어하기 위해 하나의 로우 드라이버 유닛이 필요하다. 복수의 로우들을 동시에 구동하여 픽셀 신호들을 처리하는 멀티-로우 동시 리드아웃 방식은, 동시에 구동되는 로우들로 동일한 타이밍 시퀀스를 갖는 픽셀 제어 신호들이 입력될 수 있다.
본 발명의 일 실시예에 따르면, 동시에 구동되는 로우들에 포함된 픽셀들이 서로 독립적으로 동작하는 경우에 하나의 로우 드라이버 유닛이 복수의 로우들을 제어할 수 있다. 이를 달성하기 위하여, 복수의 로우들에 포함된 로우 라인들은, 로우 드라이버 유닛에 연결된 제어 신호 라인들을 서로 공유할 수 있으며, 상기 제어 신호 라인들로부터 픽셀 제어 신호들을 공통으로 입력받을 수 있다.
따라서, 로우 드라이버(23)에 포함된 로우 드라이버 유닛의 개수가 감소하므로, 로우 드라이버(23)의 크기가 감소할 수 있다. 로우 드라이버(23)의 크기가 감소하면, 로직 전원 패드로부터 로직 회로로 전원을 공급하는 전원 배선의 폭이 증가할 수 있고, 전원 배선으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 따라서, 로직 회로로 충분한 전원 공급이 가능할 수 있다.
또한, 로우 드라이버(23)로부터 픽셀 어레이(10)로 연결되는 제어 신호 라인들의 개수가 감소할 수 있다. 따라서, 픽셀 어레이(10)로 입력되는 제어 신호 라인들의 라우팅이 용이할 수 있다.
도 2는 본 발명의 일 실시 예에 따른 이미지 센서를 나타내는 사시도의 비교예이다.
도 2를 참조하면, 이미지 센서(100)는 제1 레이어(CH1)와 제2 레이어(CH2)를 포함할 수 있다. 제1 레이어(CH1)와 제2 레이어(CH2)는 서로 수직하는 방향에서 적층 및 본딩(bonding)될 수 있고, 이에 따라 적층 웨이퍼 구조가 생성될 수 있다.
제1 레이어(CH1)는 제1 반도체 기판(SUB1)에 형성된 픽셀 어레이 영역(sensor array area(SAR)), 제1 패드 영역(pad area(PA); PA1), 및 제1 비아 영역(via area(VA); VA1)을 포함할 수 있다. 픽셀 어레이 영역(SAR)은 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들(PX)을 포함하는 픽셀 어레이를 포함할 수 있다.
제2 레이어(CH2)는 제2 반도체 기판(SUB2)에서 로직 회로(logic circuit(LC))를 제공하는 복수의 소자들을 포함할 수 있다. 로직 회로(LC)에 포함되는 복수의 소자들은 복수의 트랜지스터들을 포함하는 전자 소자들을 의미하며, 컨트롤 레지스터 블록, 타이밍 생성기, 통신 블록, 이미지 신호 처리부 등을 제공할 수 있다.
제2 레이어(CH2)는 제2 반도체 기판(SUB2)에서 아날로그 회로들(analog circuit(AC))을 제공하는 복수의 소자들을 포함할 수 있다. 아날로그 회로들(AC)은 ADC(AC1), 램프 신호 생성기와 바이어스 블록(AC2), 로우 드라이버(AC3), 및 2배 전압기(AC4)를 포함할 수 있다.
제2 레이어(CH2)는 제2 비아 영역(VA2)을 포함할 수 있다. 제1 비아 영역VA1)과 제2 비아 영역(VA2)에는 제1 레이어(CH1)와 제2 레이어(CH2) 사이에서 전기적 신호를 주고받기 위한 비아들(VIA)이 형성될 수 있다. 예컨대, 비아들(VIA)은 BVS(Back Via Stack)일 수 있으나, 이에 한정되는 것은 아니다. 비아들(VIA)은 제어 신호 라인들 중 일부를 구성할 수 있다.
예컨대, 4개의 로우들을 동시에 구동할 경우, 로우 드라이버(AC3)에 포함된 4개의 로우 드라이버 유닛들 각각은 대응하는 로우를 구동하기 위한 픽셀 제어 신호들을 생성할 수 있다. 제어 신호 라인들은 로우 드라이버 유닛들로부터 로우들에 포함된 로우 라인들로 픽셀 제어 신호들을 전달할 수 있다.
제2 레이어(CH2)의 제2 패드 영역(PA2)은 외부와 전기적 신호를 주고 받는데 이용되는 복수의 패드들(PAD)을 포함할 수 있다.
복수의 패드들(PAD)은 로직용 패드(PAD)를 포함할 수 있다. 로직용 패드(PAD)는 로직 신호 패드(PAD)와 로직 전원 패드(PAD)를 포함할 수 있다. 로직 회로(LC)는 로직 신호 패드(PAD)를 통해 외부와 데이터를 주고받고, 로직 전원 패드(PAD)를 통해 외부로부터 전원을 공급받을 수 있다.
복수의 로우들을 동시에 구동하여 픽셀 신호들을 처리하는 멀티-로우 동시 리드아웃 방식에서, 데이터 처리량이 증가하여 전원 공급의 필요성이 증가한다. 그러나, 아날로그 회로(AC)가 칩(CH2) 4면 중 3면에 배치되므로, 로직 회로(LC)로 충분한 전원 공급이 어려울 수 있다.
도 2에 도시한 실시 예에서, 로직 전원 패드(PAD)로부터 로직 회로(LC)로 전원을 공급하는 전원 배선(PL)이 제2 레이어(CH2)의 평면에 평행한 방향에서 로우 드라이버와 중첩될 수 있다. 이 경우, 전원 배선(PL)은 비아들(VIA) 사이에 배치될 수 있다. 따라서, 노이즈 커플링으로 인해 전력 공급을 위한 전원 배선(PL)의 사용이 제한될 수 있다. 예컨대, 복수의 적층 레이어들 중에서 일부의 레이어만 전원 배선(PL)으로 사용될 수 있다. 즉, 로직 회로(LC)로 충분한 전원 공급이 어려울 수 있다.
본 발명의 일 실시예에 따르면, 이미지 센서(100)는 하나의 로우 드라이버 유닛이 복수의 로우들을 제어할 수 있다. 이로 인해, 로우 드라이버(AC3)에 포함된 로우 드라이버 유닛의 개수가 감소할 수 있으므로, 로우 드라이버(AC3)의 크기가 감소할 수 있으며, 비아들(VIA)의 개수도 감소할 수 있다. 따라서, 로직 전원 패드(PAD)로부터 로직 회로(LC)로 전원을 공급하는 전원 배선(PL)의 폭이 증가할 수 있고, 전원 배선(PL)으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 따라서, 로직 회로(LC)로 충분한 전원 공급이 가능할 수 있다.
또한, 로우 드라이버(AC3)가 차지하였던 공간을 로직 회로(LC) 영역으로 활용할 수 있다.
도 3은 본 발명의 일 실시 예에 따른 이미지 센서의 단면도이다.
도 3을 참조하면, 이미지 센서(100)는 제1 레이어(CH1)와 제2 레이어(CH2)를 포함할 수 있다.
제1 레이어(CH1)는 제1 반도체 기판(101), 제1 기판(101) 내부에 형성되는 광전 변환 소자들(PD), 컬러 필터들(CF), 컬러 필터들(CF) 상의 마이크로 렌즈들(ML), 제1 게이트 전극들(102), 제1 금속 배선들(103), 제1 절연층(104), 캐핑층(105), 비아(VIA)를 포함할 수 있다.
제2 레이어(CH2)는 제2 기판(201), 제2 반도체 기판(201) 상에 형성된 제2 절연층(204), 제2 게이트 전극들(202), 제2 금속 배선들(203)을 포함할 수 있다.
비아(VIA)는 제1 반도체 기판(101)과 제1 절연층(104)을 차례로 관통하며 제2 절연층(204) 내로 연장될 수 있다. 비아(VIA)는 제1 금속 배선들(103)과 제2 금속 배선들(203)을 전기적으로 연결하는 도전층일 수 있다. 제1 레이어(CH1)는 도전층 내부의 비아 홀을 채우는 갭필 절연층(107)과 갭필 절연층(107)을 덮는 버퍼 절연층(106)을 더 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이를 간단하게 나타낸 도면이고, 도 5a와 도 5b는 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이(210)는 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 배열되는 복수의 픽셀들을 포함할 수 있다. 일례로 픽셀 어레이(210)는, 적색 픽셀들(R), 녹색 픽셀들(G), 및 청색 픽셀들(B)을 포함할 수 있다. 적색 픽셀들(R) 각각은 적색 컬러 필터를 포함하고, 녹색 픽셀들(G) 각각은 녹색 컬러 필터를 포함하며, 청색 픽셀들(B) 각각은 청색 컬러 필터를 포함할 수 있다.
도 5a와 도 5b를 참조하면, 이미지 센서(200A, 200B)는 픽셀 어레이(210), 로우 드라이버(220), 상부 리드아웃 회로(230), 및 하부 리드아웃 회로(240)를 포함할 수 있다. 상부 리드아웃 회로(230)와 하부 리드아웃 회로(240) 각각은 칼럼 라인(COL1-COL4)에 대응하는 ADC를 포함할 수 있다. 칼럼 라인들(COL1-COL4) 중 일부는 상부 리드아웃 회로(230)의 ADC들로 입력될 수 있고, 칼럼 라인들(COL1-COL4) 중 나머지 일부는 하부 리드아웃 회로(240)의 ADC들로 입력될 수 있다. 예컨대, 제1 로우 라인들(Row)에 연결된 픽셀들 제2 로우 라인들(Row1)에 연결된 픽셀들, 제5 로우 라인들(Row4)에 연결된 픽셀들, 및 제6 로우 라인들(Row5)에 연결된 픽셀들은 칼럼 라인들을 통해서 하부 리드아웃 회로(240)에 연결될 수 있고, 제3 로우 라인들(Row2)에 연결된 픽셀들, 제4 로우 라인들(Row3)에 연결된 픽셀들, 제7 로우 라인들(Row6), 제8 로우 라인들(Row7)에 연결된 픽셀들은 칼럼 라인들(COL1-COL4)을 통해서 상부 리드아웃 회로(230)와 연결될 수 있다. 도시되지 않았지만, 이미지 센서(200A, 200B)는 칼럼 라인들(COL1-COL4)과 리드아웃 회로들(230, 240)을 연결하기 위한 스위치 소자들을 더 포함할 수 있다.
로우 드라이버(220)는 픽셀 어레이(210)의 복수의 로우 라인들(Row0-Row7) 중 적어도 일부를 선택하고, 선택된 로우 라인들(Row0-Row7)을 구동하기 위한 픽셀 제어 신호들(SEL0-SEL7, RG0-RG7, DRG0-DRG7, LTG0-LTG7, STG0-STG7, SW0-SW7)을 생성할 수 있다. 로우 드라이버(220)는 픽셀 어레이(210)의 복수의 로우 라인들(Row0-Row7)로 픽셀 제어 신호들(SEL0-SEL7, RG0-RG7, DRG0-DRG7, LTG0-LTG7, STG0-STG7, SW0-SW7)을 제공할 수 있다.
로우 드라이버(220)는 제1 로우 라인들(Row0)을 구동하기 위한 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 생성하는 제1 로우 드라이버 유닛(221), 제2 로우 라인들(Row1)을 구동하기 위한 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 생성하는 제2 로우 드라이버 유닛(222), 제3 로우 라인들(Row2)을 구동하기 위한 제3 픽셀 제어 신호들(SEL2, RG2, DRG2, LTG2, STG2, SW2)을 생성하는 제3 로우 드라이버 유닛(223), 제4 로우 라인들(Row3)을 구동하기 위한 제4 픽셀 제어 신호들(SEL3, RG3, DRG3, LTG3, STG3, SW3)을 생성하는 제4 로우 드라이버 유닛(224), 제5 로우 라인들(Row4)을 구동하기 위한 제5 픽셀 제어 신호들(SEL4, RG4, DRG4, LTG4, STG4, SW4)을 생성하는 제5 로우 드라이버 유닛(225), 제6 로우 라인들(Row5)을 구동하기 위한 제6 픽셀 제어 신호들(SEL5, RG5, DRG5, LTG5, STG5, SW5)을 생성하는 제6 로우 드라이버 유닛(226), 제7 로우 라인들(Row6)을 구동하기 위한 제7 픽셀 제어 신호들(SEL6, RG6, DRG6, LTG6, STG6, SW6)을 생성하는 제7 로우 드라이버 유닛(227), 제8 로우 라인들(Row7)을 구동하기 위한 제8 픽셀 제어 신호들(SEL7, RG7, DRG7, LTG7, STG7, SW7)을 생성하는 제8 로우 드라이버 유닛(228)을 포함할 수 있다.
서로 다른 로우에 포함되는 로우 라인들(Row0-Row7)은 서로 다른 로우 드라이버 유닛들(221-228)로부터 픽셀 제어 신호들을 입력받을 수 있다.
도 5a는 제1 내지 제4 로우 라인들(Row0-Row3)을 선택하고, 제1 내지 제4 로우 라인들(Row0-Row3)을 동시에 구동하여 제1 내지 제4 로우 라인들(Row0-Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들을 동시에 리드하는 방법을 설명하기 위한 도면이고, 도 5b는 제5 내지 제8 로우 라인들(Row4-Row7)을 선택하고, 제5 내지 제8 로우 라인들(Row4-Row7)을 동시에 구동하여 제5 내지 제8 로우 라인들(Row4-Row7)에 연결된 픽셀들로부터 출력된 픽셀 신호들을 동시에 리드하는 방법을 설명하기 위한 도면이다.
먼저 도 5a를 참조하면, 제1 로우 드라이버 유닛(221)은 제1 로우 라인들(Row0)을 구동하기 위한 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 생성할 수 있다. 제1 로우 드라이버 유닛(221)은 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 제1 제어 신호 라인들(SL0)로 출력할 수 있다. 제1 로우 라인들(Row0)은 제1 제어 신호 라인들(SL0)로부터 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 입력받고, 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)에 기초하여 동시에 구동될 수 있다.
제2 로우 드라이버 유닛(222)은 제2 로우 라인들(Row1)을 구동하기 위한 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 생성할 수 있다. 제2 로우 드라이버 유닛(222)은 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 제2 제어 신호 라인들(SL1)로 출력할 수 있다. 제2 로우 라인들(Row1)은 제2 제어 신호 라인들(SL1)로부터 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 입력받고, 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)에 기초하여 동시에 구동될 수 있다.
제3 로우 드라이버 유닛(223)은 제3 로우 라인들(Row2)을 구동하기 위한 제3 픽셀 제어 신호들(SEL2, RG2, DRG2, LTG2, STG2, SW2)을 생성할 수 있다. 제3 로우 드라이버 유닛(223)은 제3 픽셀 제어 신호들(SEL2, RG2, DRG2, LTG2, STG2, SW2)을 제3 제어 신호 라인들(SL2)로 출력할 수 있다. 제3 로우 라인들(Row2)은 제3 제어 신호 라인들(SL2)로부터 제3 픽셀 제어 신호들(SEL2, RG2, DRG2, LTG2, STG2, SW2)을 입력받고, 제3 픽셀 제어 신호들(SEL2, RG2, DRG2, LTG2, STG2, SW2)에 기초하여 동시에 구동될 수 있다.
제4 로우 드라이버 유닛(224)은 제4 로우 라인들(Row3)을 구동하기 위한 제4 픽셀 제어 신호들(SEL3, RG3, DRG3, LTG3, STG3, SW3)을 생성할 수 있다. 제4 로우 드라이버 유닛(224)은 제4 픽셀 제어 신호들(SEL3, RG3, DRG3, LTG3, STG3, SW3)을 제4 제어 신호 라인들(SL3)로 출력할 수 있다. 제4 로우 라인들(Row3)은 제4 제어 신호 라인들(SL3)로부터 제4 픽셀 제어 신호들(SEL3, RG3, DRG3, LTG3, STG3, SW3)을 입력받고, 제4 픽셀 제어 신호들(SEL3, RG3, DRG3, LTG3, STG3, SW3)에 기초하여 동시에 구동될 수 있다.
제1 및 제2 로우 라인들(Row0, Row1)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 하부 리드아웃 회로(240)로 출력될 수 있고, 제3 및 제4 로우 라인들(Row2, Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 상부 리드아웃 회로(230)로 출력될 수 있다. 따라서, 제1 내지 제4 로우 라인들(Row0-Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 동시에 리드될 수 있다.
도 5b를 참조하면, 제5 로우 드라이버 유닛(225)은 제5 로우 라인들(Row4)을 구동하기 위한 제5 픽셀 제어 신호들(SEL4, RG4, DRG4, LTG4, STG4, SW4)을 생성할 수 있다. 제5 로우 드라이버 유닛(225)은 제5 픽셀 제어 신호들(SEL4, RG4, DRG4, LTG4, STG4, SW4)을 제5 제어 신호 라인들(SL4)로 출력할 수 있다. 제5 로우 라인들(Row4)은 제5 제어 신호 라인들(SL4)로부터 제5 픽셀 제어 신호들(SEL4, RG4, DRG4, LTG4, STG4, SW4)을 입력받고, 제5 픽셀 제어 신호들(SEL4, RG4, DRG4, LTG4, STG4, SW4)에 기초하여 동시에 구동될 수 있다.
제6 로우 드라이버 유닛(226)은 제6 로우 라인들(Row5)을 구동하기 위한 제6 픽셀 제어 신호들(SEL5, RG5, DRG5, LTG5, STG5, SW5)을 생성할 수 있다. 제6 로우 드라이버 유닛(226)은 제6 픽셀 제어 신호들(SEL5, RG5, DRG5, LTG5, STG5, SW5)을 제6 제어 신호 라인들(SL5)로 출력할 수 있다. 제6 로우 라인들(Row5)은 제6 제어 신호 라인들(SL5)로부터 제6 픽셀 제어 신호들(SEL5, RG5, DRG5, LTG5, STG5, SW5)을 입력받고, 제6 픽셀 제어 신호들(SEL5, RG5, DRG5, LTG5, STG5, SW5)에 기초하여 동시에 구동될 수 있다.
제7 로우 드라이버 유닛(227)은 제7 로우 라인들(Row6)을 구동하기 위한 제7 픽셀 제어 신호들(SEL6, RG6, DRG6, LTG6, STG6, SW6)을 생성할 수 있다. 제7 로우 드라이버 유닛(227)은 제7 픽셀 제어 신호들(SEL6, RG6, DRG6, LTG6, STG6, SW6)을 제7 제어 신호 라인들(SL6)로 출력할 수 있다. 제7 로우 라인들(Row6)은 제7 제어 신호 라인들(SL6)로부터 제7 픽셀 제어 신호들(SEL6, RG6, DRG6, LTG6, STG6, SW6)을 입력받고, 제7 픽셀 제어 신호들(SEL6, RG6, DRG6, LTG6, STG6, SW6)에 기초하여 동시에 구동될 수 있다.
제8 로우 드라이버 유닛(228)은 제8 로우 라인들(Row7)을 구동하기 위한 제8 픽셀 제어 신호들(SEL7, RG7, DRG7, LTG7, STG7, SW7)을 생성할 수 있다. 제8 로우 드라이버 유닛(228)은 제 제8 픽셀 제어 신호들(SEL7, RG7, DRG7, LTG7, STG7, SW7)을 제8 제어 신호 라인들(SL7)로 출력할 수 있다. 제8 로우 라인들(Row7)은 제8 제어 신호 라인들(SL7)로부터 제8 픽셀 제어 신호들(SEL7, RG7, DRG7, LTG7, STG7, SW7)을 입력받고, 제8 픽셀 제어 신호들(SEL7, RG7, DRG7, LTG7, STG7, SW7)에 기초하여 동시에 구동될 수 있다.
제5 및 제6 로우 라인들(Row4, Row5)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 하부 리드아웃 회로(240)로 출력될 수 있고, 제7 및 제8 로우 라인들(Row6, Row7)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 상부 리드아웃 회로(230)로 출력될 수 있다. 따라서, 제5 내지 제8 로우 라인들(Row4-Row7)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 동시에 리드될 수 있다.
도 5a와 도 5b를 참조하여 설명한 실시 예에서는 하나의 로우에 포함되는 로우 라인들을 구동하기 위해 하나의 로우 드라이버 유닛이 필요하다. 다시 말해, 서로 다른 로우에 포함되는 로우 라인들(Row0-Row7)은 서로 다른 로우 드라이버 유닛들(221-228)로부터 픽셀 제어 신호들을 입력받을 수 있다.
본 발명의 일 실시예에 따르면, 복수의 로우들을 동시에 구동하여 픽셀 신호들을 처리하는 멀티-로우 동시 리드아웃 방식에서, 동시에 구동되는 로우들로 동일한 타이밍 시퀀스를 갖는 픽셀 제어 신호들이 입력되어 해당 픽셀들이 독립적으로 제어되는 경우, 하나의 로우 드라이버 유닛이 복수의 로우들을 제어할 수 있다. 이를 달성하기 위한 방법으로써 이하 도 6을 참조하여 상세히 설명하기로 한다.
도 6은 본 발명의 일 실시 예에 따른 이미지 센서를 나타내는 사시도이다.
도 2와 차이점을 중심으로 설명하면, 이미지 센서(300)는 동시에 구동되는 로우들에 포함된 로우 라인들은, 하나의 로우 드라이버 유닛에 연결된 제어 신호 라인들을 서로 공유할 수 있다. 상기 로우 라인들은 제1 레이어(CH1)의 분기점(BP)에서 상기 제어 신호 라인들로부터 픽셀 제어 신호들을 공통으로 입력받을 수 있다.
분기점(BP)은 제1 레이어(CH1)에 포함된 픽셀 어레이 영역(SAR)의 경계에 인접하게 배치될 수 있다. 상기 제어 신호 라인들은 제1 비아 영역(VA1)과 제2 비아 영역(VA2)을 통해 로우 드라이버(AC3)로부터 분기점(BP)으로 연결될 수 있다. 제1 레이어(CH1)의 상면에 수직인 방향에 대해서 제2 비아 영역(VA2)은 픽셀 어레이 영역(SAR)과 중첩되지 않을 수 있다.
일례로, 4개의 로우를 동시에 구동할 경우, 도 2의 비아들(VIA)의 개수에 비해서 도 6의 비아들(VIA)의 개수가 1/4로 감소할 수 있다. 제어 신호 라인들의 개수가 감소함에 따라, 픽셀 어레이 영역(SAR)과 제1 비아 영역(VA1) 사이에서 제어 신호 라인들의 라우팅이 용이할 수 있다. 또한, 4개의 로우 라인들을 구동하기 위해 하나의 로우 드라이버 유닛이 필요하므로, 도 2의 로우 드라이버(AC3)의 크기에 비해 도 6의 로우 드라이버(AC3)의 크기는 1/4로 감소할 수 있다.
로우 드라이버(AC3)의 크기가 감소하고, 비아들(VIA)의 개수도 감소할 수 있으므로, 로직 전원 패드(PAD)로부터 로직 회로(LC)로 전원을 공급하는 전원 배선(PL)의 폭이 증가할 수 있다. 또한, 전원 배선(PL)으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 따라서, 로직 회로(LC)로 충분한 전원 공급이 가능할 수 있다. 또한, 로우 드라이버(AC3)가 차지하였던 공간을 로직 회로(LC) 영역으로 활용할 수 있다.
도 7a와 도 7b는 본 발명의 일 실시예에 따른 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
먼저 도 5a와의 차이점을 중심으로 도 7a를 설명하면, 제1 내지 제4 로우 라인들(Row0-Row3)은 제1 제어 신호 라인들(SL0)을 공유할 수 있다.
제1 로우 드라이버 유닛(321)은 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 생성할 수 있다. 제1 로우 드라이버 유닛(221)은 제1 제어 신호 라인들(SL0)로 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 출력할 수 있다.
제1 분기점(BP2)에서 제1 내지 제4 로우 라인들(Row0-Row3)은 제1 제어 신호 라인들(SL0)로 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)을 공통으로 입력받을 수 있다. 따라서, 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)은 제1 내지 제4 로우 라인들(Row0-Row3)을 동시에 구동할 수 있다. 제1 및 제2 로우 라인들(Row0, Row1)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 하부 리드아웃 회로(340)로 출력될 수 있고, 제3 및 제4 로우 라인들(Row2, Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 상부 리드아웃 회로(330)로 출력될 수 있다. 따라서, 제1 내지 제4 로우 라인들(Row0-Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 동시에 리드될 수 있다.
선택된 로우 라인들(Row0-Row3)이 공유하는 제1 제어 신호 라인들(SL0)의 개수(예컨대, 6개)는, 선택된 로우 라인들(Row0-Row3)의 개수(예컨대, 24개)보다 적고, 하나의 로우에 포함된 로우 라인들(예컨대, Row0)의 개수와 동일할 수 있다.
또한, 선택된 로우 라인들(Row0-Row3)을 구동하기 위한 제1 픽셀 제어 신호들(SEL0, RG0, DRG0, LTG0, STG0, SW0)은 하나의 로우 드라이버 유닛(221)에서 생성될 수 있다.
도 5b와의 차이점을 중심으로 도 7b를 설명하면, 제5 내지 제8 로우 라인들(Row4-Row7)은 제2 제어 신호 라인들(SL1)을 공유할 수 있다.
제2 로우 드라이버 유닛(322)은 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 생성할 수 있다. 제2 로우 드라이버 유닛(322)은 제2 제어 신호 라인들(SL1)로 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 출력할 수 있다.
제2 분기점(BP1)에서 제5 내지 제8 로우 라인들(Row4-Row7)은 제2 제어 신호 라인들(SL1)로 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)을 공통으로 입력받을 수 있다. 따라서, 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)은 제5 내지 제8 로우 라인들(Row4-Row7)을 동시에 구동할 수 있다. 제5 및 제6 로우 라인들(Row4, Row5)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 하부 리드아웃 회로(240)로 출력될 수 있고, 제7 및 제8 로우 라인들(Row6, Row7)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 칼럼 라인들(COL1-COL4)들을 통해 상부 리드아웃 회로(230)로 출력될 수 있다. 따라서, 제5 내지 제8 로우 라인들(Row4-Row7)에 연결된 픽셀들로부터 출력된 픽셀 신호들은 동시에 리드될 수 있다.
선택된 로우 라인들(Row4-Row7)이 공유하는 제2 제어 신호 라인들(SL1)의 개수(예컨대, 6개)는, 선택된 로우 라인들(Row4-Row7)의 개수(예컨대, 24개)보다 적고, 하나의 로우에 포함된 로우 라인들(예컨대, Row4)의 개수와 동일할 수 있다.
또한, 선택된 로우 라인들(Row4-Row7)을 구동하기 위한 제2 픽셀 제어 신호들(SEL1, RG1, DRG1, LTG1, STG1, SW1)은 하나의 로우 드라이버 유닛(322)에서 생성될 수 있다.
도 7a와 도 7b를 참조하여 설명한 바와 같이, 복수의 로우들에 포함된 로우 라인들(Row0-Row7)은 로우 드라이버 유닛에 연결된 제어 신호 라인들(SL0, SL1)을 서로 공유할 수 있으며, 제어 신호 라인들(SL0, SL1)로부터 픽셀 제어 신호들을 공통으로 입력받을 수 있다. 따라서, 하나의 로우 드라이버 유닛이 복수의 로우들을 동시에 구동할 수 있다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로를 간단하게 도시한 도면이다.
도 8의 픽셀 회로는 도 4의 하나의 픽셀(PX)에 대응할 수 있다. 따라서, 본 발명의 일 실시예에 따른 이미지 센서는 픽셀들이 서로 플로팅 확산 영역을 공유하지 않는 비공유(non-shared) 구조를 가질 수 있다.
도 8을 참조하면, 픽셀 회로는 포토 다이오드들(PD1, PD2), 전송 트랜지스터들(TX1, TX2), 리셋 트랜지스터들(RX1, RX2), 스토리지 커패시터(SC), 스위치 소자(SW), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX) 등을 포함할 수 있다. 픽셀 회로는 선택 트랜지스터(SX)에 연결되는 칼럼 라인(COL)을 통해 이미지 센서의 리드아웃 회로와 연결되며, 리드아웃 회로는 칼럼 라인(COL)을 통해 리셋 전압과 픽셀 전압을 획득하여 픽셀 신호를 생성할 수 있다. 제1 포토 다이오드(PD1)는 제2 포토 다이오드(PD2)보다 큰 수광 면적을 가질 수 있다.
제1 플로팅 디퓨젼(FD1), 제1 전송 트랜지스터(TX1), 제1 리셋 트랜지스터(RX1), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)는 제1 픽셀 회로를 의미할 수 있다. 상기 제1 픽셀 회로는 제1 포토 다이오드(PD1)가 생성하는 전하를 이용하여 전기 신호를 출력할 수 있다. 제1 전송 트랜지스터(TX1)는 제1 전송 제어 신호(TG1)에 응답하여 동작할 수 있고, 제1 리셋 트랜지스터(RX1)는 제1 리셋 제어 신호(RG1)에 응답하여 동작할 수 있고, 선택 트랜지스터(SX)는 선택 신호(SEL)에 응답하여 동작할 수 있다.
제2 플로팅 디퓨젼(FD2), 제2 전송 트랜지스터(TX2), 제2 리셋 트랜지스터(RX2), 스토리지 커패시터(SC), 스위치 소자(SW), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX)는 제2 픽셀 회로를 의미할 수 있다. 상기 제2 픽셀 회로는 제2 포토 다이오드(PD2)가 생성하는 전하를 이용하여 전기 신호를 출력할 수 있다. 제2 전송 트랜지스터(TX2)는 제2 전송 제어 신호(TG2)에 응답하여 동작할 수 있고, 제2 리셋 트랜지스터(RX2)는 제2 리셋 제어 신호(RG2)에 응답하여 동작할 수 있고, 스위치 소자(SW)는 스위치 제어 신호(SG)에 응답하여 동작할 수 있다.
제1 구동 전원(MIM_VDD)과 제2 구동 전원(VRD)은 레귤레이터의 출력 전압일 수 있다.
도 9는 도 8의 픽셀 회로의 동작을 설명하기 위한 타이밍도이다.
도 9를 참조하면, 선택된 로우 라인들에 연결된 픽셀들로부터 리셋 전압과 픽셀 전압을 읽어오는데 필요한 시간은 하나의 수평 주기로 정의할 수 있으며, 도 9는 하나의 수평 주기 동안 픽셀 회로의 동작을 제1 구간(D1), 제2 구간(D2), 및 제3 구간(D3)으로 나누어 설명하기로 한다.
도 8과 도 9를 함께 참조하면, 제1 구간(D1) 동안 제1 전송 트랜지스터(TX1)는 로우 드라이버로부터 전달되는 제1 전송 제어 신호(TG1)에 기초하여 제1 포토 다이오드(PD1)에 누적된 전하를 제1 플로팅 확산 영역(FD1)으로 전달할 수 있다. 구동 트랜지스터(DX)는 제1 플로팅 확산 영역(FD1)에 누적된 전하를 증폭시켜 선택 트랜지스터(SX)로 전달할 수 있다.
제2 구간(D2) 동안 제2 리셋 트랜지스터(RG2) 가 턴-온되어 제1 플로팅 확산 영역(FD1)과 제2 플로팅 확산 영역(FD2)이 서로 연결될 수 있다. 따라서, 변환 이득(Conversion Gain)이 감소할 수 있다. 제1 전송 트랜지스터(TX1)는 로우 드라이버로부터 전달되는 제1 전송 제어 신호(TG1)에 기초하여 제1 포토 다이오드(PD1)에 누적된 전하가 제1 플로팅 확산 영역(FD1) 및 제2 플로팅 확산 영역(FD2)에 축적되어 구동 트랜지스터(DX)에 의해 전압으로 변환될 수 있다.
제3 구간(D3) 동안 스위치 스토리지 커패시터(SC)는 제2 포토 다이오드(PD2)에서 생성된 전하량 및 제2 전송 트랜지스터(TX2)의 동작에 응답하여 전하를 저장할 수 있다. 스위치 소자(SW)가 턴 온 되어 스토리지 커패시터(SC)의 전하가 제1 플로팅 확산 영역(FD1) 및 제2 플로팅 확산 영역(FD2)으로 이동할 수 있다.
제1 구간(D1) 동안 제1 포토 다이오드(PD1)로부터 획득된 이미지 데이터, 제2 구간(D2) 동안 제1 포토 다이오드(PD1)로부터 획득된 이미지 데이터, 및 제3 구간(D3) 동안 제2 포토 다이오드(PD2)로부터 획득된 이미지 데이터는 하나로 합쳐질 수 있다.
도 8의 픽셀 회로는 비공유 구조이고, 하나의 픽셀 자체에서 높은 다이나믹 레인지(HDR) 기능을 해소하기 때문에 동시에 구동되는 로우들의 픽셀들은 서로 독립적으로 동작할 수 있다. 따라서, 도 8과 도 9를 참조하여 설명한 이미지 센서는 하나의 로우 드라이버 유닛이 복수의 로우들을 제어하기에 적합한 구조일 수 있다.
이하에서는 설명의 편의를 위하여 픽셀 제어 신호들 중 전송 제어 신호들을 중심으로 설명하기로 한다.
도 10는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이를 간단하게 나타낸 도면이고, 도 11a와 도 11b는 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이(400)는 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 배열되는 복수의 픽셀들을 포함할 수 있다. 일례로 픽셀 어레이(400)는, 적색 픽셀들(R), 녹색 픽셀들(G), 및 청색 픽셀들(B)을 포함할 수 있다. 적색 픽셀들(R) 각각은 적색 컬러 필터를 포함하고, 녹색 픽셀들(G) 각각은 녹색 컬러 필터를 포함하며, 청색 픽셀들(B) 각각은 청색 컬러 필터를 포함할 수 있다.
픽셀 어레이(400)의 픽셀들 각각은 자동 초점(auto-focus)을 위한 위상 차이(phase difference)를 검출하기 위해 독립적으로 제어될 수 있다. 각 픽셀은 제1광전 변환 소자(LP)와 제2광전 변환 소자(RP)를 포함할 수 있다. 각 픽셀이 복수의 광전 변환 소자들(LP와 RP)을 포함하는 경우, 픽셀 어레이(400)는 전면 PAF(full phase detection auto focus or full phase difference auto focus) 픽셀 어레이라고 불릴 수 있다.
도 11a를 참조하면, 이미지 센서(400A)는 제1 수평 주기 동안 제1 및 제3 로우 라인들(Row0, Row2)을 선택하고, 제1 및 제3 로우 라인들(Row0, Row2)을 동시에 구동하여 제1 및 제3 로우 라인들(Row0, Row2)에 연결된 픽셀들로부터 출력된 픽셀 신호들을 동시에 리드할 수 있다. 즉, 동시에 구동되는 제1 및 제3 로우 라인들(Row0, Row2)의 픽셀들은 동일한 타이밍 시퀀스를 갖는 제1 픽셀 제어 신호들(PCS1)에 응답하여 동작할 수 있다.
도 11b를 참조하면, 이미지 센서(400A)는 제2 수평 주기 동안 제2 및 제4 로우 라인들(Row1, Row3)을 선택하고, 제2 및 제4 로우 라인들(Row1, Row3)을 동시에 구동하여 제2 및 제4 로우 라인들(Row1, Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들을 동시에 리드할 수 있다. 즉, 동시에 구동되는 제2 및 제4 로우 라인들(Row1, Row3)의 픽셀들은 동일한 타이밍 시퀀스를 갖는 제2 픽셀 제어 신호들(PCS2)에 응답하여 동작할 수 있다.
제1 픽셀 제어 신호들(PCS1)과 제2 픽셀 제어 신호들(PCS2)은 서로 동일한 타이밍 시퀀스를 가지는 신호들일 수 있다.
도 12는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로를 간단하게 도시한 도면이다. 도 12의 픽셀 회로는 도 10의 4개의 픽셀들을 도시한 도면이다.
도 12를 참조하면, 픽셀 회로는 포토 다이오드들(PD1-PD8), 전송 트랜지스터들(TX1-TX8), 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX) 등을 포함할 수 있다. 두개의 포토다이오드들은 하나의 픽셀에 대응하며, 4개의 픽셀들은 하나의 플로팅 디퓨젼(FD)을 공유할 수 있다. 픽셀 회로는 선택 트랜지스터(SX)에 연결되는 칼럼 라인(COL)을 통해 이미지 센서의 리드아웃 회로와 연결되며, 리드아웃 회로는 칼럼 라인(COL)을 통해 리셋 전압과 픽셀 전압을 획득하여 픽셀 신호를 생성할 수 있다. 하나의 픽셀은 두개의 포토 다이오드들을 포함할 수 있다.
도 13은 도 12의 픽셀 회로의 동작을 설명하기 위한 타이밍도이다.
도 13을 참조하여 제1 수평 주기(D1)와 제2 수평 주기(D2)의 동작을 설명하기로 한다. 도 10 내지 도 13을 함께 참조하면, 제1 수평 주기(D1) 동안 제1 로우 라인들(Row0)과 제3 로우 라인들(Row2)에 연결된 픽셀들로 제5 내지 제8 전송 제어 신호들(TG(GL), TG(GR), TG(RL), TG(RR))이 전달될 수 있다. 제5 내지 제8 전송 트랜지스터들(TX5-TX8)는 로우 드라이버로부터 전달되는 제5 내지 제8 전송 제어 신호들(TG(GL), TG(GR), TG(RL), TG(RR))에 기초하여 각 포토 다이오드들(PD4-PD8)에 누적된 전하를 순차적으로 플로팅 확산 영역(FD)으로 전달할 수 있다.
제2 수평 주기(D2) 동안 제2 로우 라인들(Row1)과 제4 로우 라인들(Row3)에연결된 픽셀들로 제1 내지 제4 전송 제어 신호들(TG(BL), TG(BR), TG(GL), TG(GR))이 전달될 수 있다. 제1 내지 제4 전송 트랜지스터들(TX1-TX4)는 로우 드라이버로부터 전달되는 제1 내지 제4 전송 제어 신호들(TG(BL), TG(BR), TG(GL), TG(GR))에 기초하여 각 포토 다이오드들(PD1-PD4)에 누적된 전하를 순차적으로 플로팅 확산 영역(FD)으로 전달할 수 있다.
리드아웃 회로는 픽셀 어레이(400)에 포함된 픽셀들로부터 출력된 픽셀 신호들을 처리하고, 상기 픽셀 신호들에 해당하는 제1이미지 데이터와 제2이미지 데이터를 생성할 수 있다. 예컨대, 제1이미지 데이터는 각 픽셀에 포함된 제1 광전 변환 소자(BL, GL, RL)에 의해 생성된 데이터를 의미할 수 있고, 제2이미지 데이터는 상기 각 픽셀에 포함된 제2 광전 변환 소자(BR, GR, RR)에 의해 생성된 데이터를 의미할 수 있다. 신호 처리 회로는 제1이미지 데이터를 이용하여 왼쪽 이미지를 생성할 수 있고, 제2이미지 데이터를 이용하여 오른쪽 이미지를 생성할 수 있다.
도 12와 도 13을 참조하여 설명한 이미지 센서는, 동시에 구동되는 로우들의 픽셀들이 동일한 타이밍 시퀀스를 갖는 픽셀 제어 신호들에 응답하여 동작하므로, 이미지 센서는 하나의 로우 드라이버 유닛이 복수의 로우들을 제어하기에 적합한 구조일 수 있다.
도 14는 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 어레이를 간단하게 나타낸 도면이고, 도 15a와 도 15b는 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 14를 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(500)의 픽셀 어레이는 제1 방향(X축 방향) 및 제2 방향(Y축 방향)을 따라 배열되는 복수의 픽셀들을 포함할 수 있다. 일례로 픽셀 어레이는, 적색 픽셀들(R), 녹색 픽셀들(G), 및 청색 픽셀들(B)을 포함할 수 있다. 적색 픽셀들(R) 각각은 적색 컬러 필터를 포함하고, 녹색 픽셀들(G) 각각은 녹색 컬러 필터를 포함하며, 청색 픽셀들(B) 각각은 청색 컬러 필터를 포함할 수 있다.
픽셀 어레이에서 제1 방향 또는 제2 방향에서 서로 인접한 한쌍의 픽셀들은 자동 초점 픽셀 블록들(APX)을 제공할 수 있다. 자동 초점 픽셀 블록들(APX)에 포함된 한쌍의 픽셀들은 동일한 색상의 컬러 필터(예컨대, 녹색 컬러 필터 또는 화이트 컬러 필터)를 포함할 수 있다. 자동 초점 픽셀 블록들(APX)에 포함된 한쌍의 픽셀들은 하나의 마이크로 렌즈를 공유할 수 있으며, 일반 픽셀들에 포함되는 마이크로 렌즈와 다른 곡률 반지름을 가질 수 있다.
이미지 센서(500)는 풀모드와 비닝모드로 나누어 동작할 수 있다. 풀모드란 이미지 센서의 픽셀 어레이를 구성하는 모든 단위 픽셀들에 의해 감지된 전압에 대해 샘플링 및 홀딩(Sampling and Holding), 그리고 아날로그-디지털 컨버팅 동작을 수행하는 것을 의미할 수 있다. 비닝모드란 동일한 타입의 픽셀들의 출력값들을 합산한 값을 감지 전압으로 출력하는 것을 의미할 수 있다. 예컨대, 4-sum 모드는 4개의 픽셀들의 출력을 합산한 값을 감지 전압으로 출력하는 것을 의미할 수 있다.
도 15a와 도 15b는 4-sum 모드에서의 이미지 센서의 리드아웃 방법을 설명하기 위한 개념도이다.
도 15a를 참조하면, 이미지 센서(500A)는 제1 수평 주기 동안 제1 및 제3 로우 라인들(Row0, Row2)을 선택하고, 제1 및 제3 로우 라인들(Row0, Row2)을 동시에 구동하여 제1 및 제3 로우 라인들(Row0, Row2)에 연결된 픽셀들로부터 출력된 픽셀 신호들을 동시에 리드할 수 있다. 즉, 동시에 구동되는 제1 및 제3 로우 라인들(Row0, Row2)의 픽셀들은 동일한 타이밍 시퀀스를 갖는 제1 픽셀 제어 신호들(PCS1)에 응답하여 동작할 수 있다.
도 15b를 참조하면, 이미지 센서(500A)는 제2 수평 주기 동안 제2 및 제4 로우 라인들(Row1, Row3)을 선택하고, 제2 및 제4 로우 라인들(Row1, Row3)을 동시에 구동하여 제2 및 제4 로우 라인들(Row1, Row3)에 연결된 픽셀들로부터 출력된 픽셀 신호들을 동시에 리드할 수 있다. 도 15a와 달리, 도 15에서는 동시에 구동되는 제2 및 제4 로우 라인들(Row1, Row3)은 별도로 제어될 필요가 있다. 왜냐하면, 제4 로우 라인들(Row3)은 자동 초점 픽셀 블록들(APX)을 포함하고, 자동 초점 픽셀 블록들(APX)은 일반 픽셀들과 다르게 제어될 필요가 있기 때문이다. 따라서, 제2 로우 라인들(Row1)의 픽셀들은 제3 픽셀 제어 신호들(PCS3)에 응답하여 동작할 수 있고, 제4 로우 라인들(Row3)에 포함된 픽셀들은 제2 픽셀 제어 신호들(PCS2)에 응답하여 동작할 수 있다.
도 16은 본 발명의 일 실시예에 따른 이미지 센서의 픽셀 회로를 간단하게 도시한 도면이다. 도 16의 픽셀 회로는 도 14의 4개의 픽셀에 대응할 수 있다.
도 12를 참조하면, 픽셀 회로는 포토 다이오드들(PD1-PD4), 전송 트랜지스터들(TX1-TX4), 리셋 트랜지스터(RX), 구동 트랜지스터(DX) 및 선택 트랜지스터(SX) 등을 포함할 수 있다. 픽셀 회로에 포함된 4개의 픽셀들은 하나의 플로팅 디퓨젼(FD)을 공유할 수 있다. 픽셀 회로는 선택 트랜지스터(SX)에 연결되는 칼럼 라인(COL)을 통해 이미지 센서의 리드아웃 회로와 연결되며, 리드아웃 회로는 칼럼 라인(COL)을 통해 리셋 전압과 픽셀 전압을 획득하여 픽셀 신호를 생성할 수 있다.
도 17과 도 18은 도 16의 픽셀 회로의 동작을 설명하기 위한 타이밍도이다.
도 17과 도 18에서 제1 로우 라인들(Row0)과 제2 로우 라인들(Row1)로 전송되는 제1 내지 제4 전송 제어 신호들(TG1-TG4)은 제3 로우 라인들(Row2)과 제4 로우 라인들(Row3)로 전송되는 제5 내지 제8 전송 제어 신호들(TG5-TG8)은 서로 표현만 다를 뿐, 도 16의 픽셀 회로에서 포토 다이오드들(PD1-PD4)을 제어하는 전송 제어 신호들(TG1-TG4)에 대응할 수 있다.
먼저 도 17을 참조하면, 풀 모드에서, 제1 수평 주기(D1) 동안 제1 로우 라인들(Row0)로 제1 전송 제어 신호(TG1)를 전송하고, 제3 로우 라인들(Row2)로 제5 전송 제어 신호(TG5)를 전송할 수 있다. 제2 수평 주기(D2) 동안 제1 로우 라인들(Row0)로 제2 전송 제어 신호(TG2)를 전송하고, 제3 로우 라인들(Row2)로 제6 전송 제어 신호(TG6)를 전송할 수 있다. 제3 수평 주기(D3) 동안 제1 로우 라인들(Row0)로 제3 전송 제어 신호(TG3)를 전송하고, 제3 로우 라인들(Row2)로 제7전송 제어 신호(TG7)를 전송할 수 있다. 제4 수평 주기(D4) 동안 제1 로우 라인들(Row0)로 제4 전송 제어 신호(TG4)를 전송하고, 제3 로우 라인들(Row2)로 제8 전송 제어 신호(TG8)를 전송할 수 있다.
이 후, 제5 수평 주기 동안 제2 로우 라인들(Row1)로 제1 전송 제어 신호(TG1)를 전송하고, 제4 로우 라인들(Row3)로 제5 전송 제어 신호(TG5)를 전송할 수 있다. 제6 수평 주기 동안 제2 로우 라인들(Row1)로 제2 전송 제어 신호(TG2)를 전송하고, 제4 로우 라인들(Row3)로 제6 전송 제어 신호(TG6)를 전송할 수 있다. 제7 수평 주기 동안 제2 로우 라인들(Row1)로 제3 전송 제어 신호(TG3)를 전송하고, 제4 로우 라인들(Row3)로 제7전송 제어 신호(TG7)를 전송할 수 있다. 제8 수평 주기 동안 제2 로우 라인들(Row1)로 제4 전송 제어 신호(TG4)를 전송하고, 제4 로우 라인들(Row3)로 제8 전송 제어 신호(TG8)를 전송할 수 있다.
즉, 풀 모드에서는 동시에 구동되는 제1 및 제3 로우 라인들(Row0, Row2)의 픽셀들은 동일한 타이밍 시퀀스를 갖는 제1 픽셀 제어 신호들(PCS1)에 응답하여 동작할 수 있다. 따라서, 동시에 구동되는 로우 라인들은 제어 신호 라인들을 공유할 수 있다.
도 18a를 참조하면, 4-sum 모드에서, 제1 수평 주기(D1) 동안 제1 로우 라인들(Row0)로 제1 내지 제4 전송 제어 신호들(TG1-TG4)을 전송하고, 제3 로우 라인들(Row2)로 제5 내지 제8 전송 제어 신호들(TG5-TG8)을 전송할 수 있다. 이미지 센서는 제1 수평 주기(D1) 동안 제1 로우 라인들(Row0)과 제3 로우 라인들(Row2)의 픽셀들로부터 출력된 픽셀 신호들을 이용하여 이미지를 생성할 수 있다.
도 18b를 참조하면, 4-sum 모드에서, 제2 수평 주기(D2) 동안 제2 로우 라인들(Row1)로 제2 전송 제어 신호(TG2)를 전송하고, 제4 로우 라인들(Row3)로 제5 내지 제8 전송 제어 신호들(TG5-TG8)을 전송할 수 있다. 이미지 센서는 제2 로우 라인들(Row1)의 픽셀들로부터 출력된 픽셀 신호들을 이용하여 이미지를 생성할 수 있고, 제4 로우 라인들(Row3)의 픽셀들로부터 출력된 픽셀 신호들을 이용하여 자동 초점 기능을 구현할 수 있다.
도 18a의 실시 예에서는 동시에 구동되는 제1 및 제3 로우 라인들(Row0, Row2)의 픽셀들은 동일한 타이밍 시퀀스를 갖는 제1 픽셀 제어 신호들(PCS1)에 응답하여 동작할 수 있다. 따라서, 동시에 구동되는 로우 라인들은 제어 신호 라인들을 공유할 수 있다.
도 18b의 실시 예에서 이미지를 생성하기 위해서 제2 로우 라인들(Row1)의 모든 픽셀들로부터 픽셀 신호들이 리드되지만, 자동 초점 기능을 구현하기 위해서 제4 로우 라인들(Row3)의 픽셀들 중 일부의 픽셀들로부터 픽셀 신호들이 리드될 수 있다. 따라서, 제2 로우 라인들(Row1)과 제4 로우 라인들(Row3)은 별도로 제어될 필요가 있다. 따라서, 동시에 구동되는 로우 라인들은 제어 신호 라인들을 공유하지 못할 수 있다.
도 19와 도 20은 본 발명의 일 실시예에 따른 로우 드라이버를 설명하기 위한 개념도이다.
먼저 도 19를 참조하면, 4개의 로우들을 구동하기 위해 4개의 로우 드라이버 유닛들(RU1-RU3)이 필요한 경우 로우 드라이버는 로우 라인 방향으로 제1 폭(D1)을 가질 수 있다.
로우 드라이버 유닛들(RU1-RU3) 각각은 픽셀 제어 신호별로 서브 유닛들(SU1-SU8)을 포함할 수 있다. 예컨대, 픽셀 제어 신호들이 제1 전송 제어 신호(STG), 선택 신호(SEL), 스위치 제어 신호(SW), 제1 리셋 제어 신호(RG), 제2 리셋 제어 신호(DRG), 제2 전송 제어 신호(TG), 제1 구동 전원(MIM_PIX), 제2 구동 전원(RD)을 포함할 때, 서브 유닛들(SU1-SU8)은 픽셀 제어 신호들(STG, SEL, SW, RG, DRG, TG, MIM_PIX, RD) 각각에 대응할 수 있다. 각 서브 유닛(SU1-SU8)은 디코더, 로직, 레벨 시프터, 및 드라이버를 포함할 수 있다. 본 명세서에서는 서브 유닛들(SU1-SU8)은 로우 라인 방향으로 배치될 수 있고, 각 서브 유닛(SU1-SU8)에 포함된 디코더, 로직, 레벨 시프터, 및 드라이버도 로우 라인 방향으로 배치될 수 있다고 가정한다. 다만, 본 발명의 사상이 상기 로우 드라이버의 배치에 제한되는 것은 아니다.
4개의 로우들을 구동하기 위해 1개의 로우 드라이버 유닛(RU1)이 필요한 경우, 하나의 로우 드라이버 유닛(RU0)을 서브 유닛(SU1-SU8) 별로 분리하여 칼럼 라인 방향으로 배치할 수 있다. 따라서, 로우 드라이버는 로우 라인 방향으로 제2 폭(D2)을 가질 수 있으며, 제2 폭(D2)은 제1 폭(D1)보다 작을 수 있다. 따라서, 로우 드라이버의 크기가 감소할 수 있다.
도 20을 참조하면, 4개의 로우들을 구동하기 위해 1개의 로우 드라이버 유닛(RU1)이 필요한 경우, 하나의 로우 드라이버 유닛(RU0)에서 각 서브 유닛(SU1-SU8)을 디코더, 로직, 레벨 시프터, 및 드라이버 별로 분리하여 칼럼 라인 방향으로 배치할 수 있다. 따라서, 로우 드라이버는 로우 라인 방향으로 제3 폭(D3)을 가질 수 있으며, 제3 폭(D3)은 제1 폭(D1)보다 작을 수 있다. 따라서, 로우 드라이버의 크기가 감소할 수 있다.
이하, 도 21a와 도 21b를 참조하여, 로우 드라이버의 폭이 감소할 때의 효과를 설명하기로 한다.
도 21a는 본 발명의 일 실시예에 따른 이미지 센서의 평면도의 비교예이고, 도 21b는 본 발명의 일 실시예에 따른 이미지 센서의 평면도이다.
도 21a와 도 21b를 함께 참조하면, 제2 비아 영역(VA2) 상부에는 비아 라인들(BA), 및 비아 라인들(BA) 사이의 배선 영역(MA)을 포함할 수 있다. 비아 라인들(BA)은 제2 레이어(CH)의 제2 비아 영역(VA2)과 제2 레이어(CH) 상부의 제1 레이어의 제1 비아 영역 사이에 형성된 비아들을 포함할 수 있다. 상기 비아들은 로우 드라이버(AC3)로부터 픽셀 어레이로 연결된 제어 신호 라인들을 형성할 수 있다. 배선 영역(MA)은 로직 전원 패드(PAD)로부터 로직 회로(LC)로 전원을 공급하는 전원 배선(PL)이 형성될 수 있는 영역을 의미할 수 있다.
도 21a의 로우 드라이버와 비교하여, 도 21b의 로우 드라이버(AC3)는 로우 라인 방향으로 폭이 감소할 수 있다. 로우 드라이버(AC3)의 폭이 감소함으로써 비아 라인들(BA)에 포함된 비아들의 개수도 감소할 수 있다. 따라서, 비아 라인들(BA) 사이의 간격이 늘어날 수 있다. 비아 라인들(BA) 사이의 간격이 늘어나면, 배선 영역(MA)에 형성될 전원 배선(PL)의 면적이 늘어날 수 있다. 즉, 도 21b의 전원 배선의 폭(b)은 도 21a의 전원 배선(PL)의 폭보다 클 수 있다. 따라서, 로직 회로(LC)로 충분한 전원 공급이 가능할 수 있다.
도 22는 본 발명의 일 실시예에 따른 로우 드라이버를 설명하기 위한 개념도이다.
도 22를 참조하면, 4개의 로우들을 구동하기 위해 4개의 로우 드라이버 유닛들(RU1-RU3)이 필요한 경우 로우 드라이버는 칼럼 라인 방향으로 제1 길이(H1)를 가질 수 있다. 그러나, 4개의 로우들을 구동하기 위해 1개의 로우 드라이버 유닛(RU1)이 필요한 경우 로우 드라이버는 칼럼 라인 방향으로 제2 길이(H2)를 가질 수 있다. 제2 길이(H2)는 제1 길이(H1)보다 작을 수 있다. 따라서, 로우 드라이버의 크기가 감소할 수 있다.
이하, 도 23과 도 24를 참조하여, 로우 드라이버의 길이가 감소할 때의 효과를 설명하기로 한다.
도 23과 도 24는 본 발명의 일 실시예에 따른 이미지 센서의 평면도들이다.
도 23을 참조하면, 로우 드라이버(AC3)는 칼럼 라인 방향으로 길이가 감소할 수 있다. 로우 드라이버(AC3)의 길이가 감소함으로써, 로우 드라이버(AC3)를 칼럼 라인 방향으로 제1 로우 드라이버(AC3-1)와 제2 로우 드라이버(AC3-2)로 분리할 수 있다. 로우 드라이버(AC3)에 대응하여 제2 비아 영역(VA2)도 제1 로우 드라이버(AC3-1)에 대응하는 제1 비아 영역(VA2-1)과 제2 로우 드라이버(AC3-2)에 대응하는 제2 비아 영역(VA2-2)으로 분리할 수 있다.
로직 회로(LC)는 제1 영역(LC1)과 제2 영역(LC2)을 포함할 수 있다. 제1 영역(LC1)은 제1 레이어에 포함된 픽셀 어레이 영역 하부에 배치될 수 있다. 제1 영역(LC1)의 면적은 제2 영역(LC2)의 면적보다 클 수 있다. 제2 영역(LC2)은 로우 라인 방향에서 제1 영역(LC1)과 인접하게 배치될 수 있다. 제2 영역(LC2)은 칼럼 라인 방향에서 제1 로우 드라이버(AC3-1)와 제2 로우 드라이버(AC3-2) 사이에 배치될 수 있다. 제2 영역(LC2)은 전원 패드(PAD)로부터 전원 배선(PL)을 통해 전원을 공급받을 수 있다. 따라서, 로직 회로(LC)로 전원을 공급하는 전원 배선(PL)은 제2 레이어(CH2)의 평면에 평행한 방향에서 로우 드라이버(AC3-1, AC3-2)와 분리될 수 있다. 이로 인해, 전원 배선(PL)으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 따라서, 로직 회로(LC)로 충분한 전원 공급이 가능할 수 있다. 또한, 로우 드라이버(AC3-1, AC3-2)가 차지하였던 공간을 로직 회로(LC) 영역으로 활용할 수 있다.
또한, 제2 아날로그 회로(AC2)를 로우 라인 방향으로 제1 아날로그 회로(AC1)와 인접하게 배치함으로써 아날로그 회로를 효율적으로 사용할 수 있다.
도 24를 참조하면, 로우 드라이버(AC3)는 칼럼 라인 방향으로 길이가 감소할 수 있다. 로우 드라이버(AC3)의 길이가 감소함으로써, 로직 회로(LC)를 위한 공간을 확보할 수 있다.
로직 회로(LC)는 제1 영역(LC1), 제2 영역(LC2), 및 제3 영역(LC3)을 포함할 수 있다. 제1 영역(LC1)은 제1 레이어에 포함된 픽셀 어레이 영역 하부에 배치될 수 있다. 제1 영역(LC1)의 면적은 제2 영역(LC2)의 면적 및 제3 영역(LC3)의 면적보다 클 수 있다. 제2 영역(LC2)과 제3 영역(LC3)은 로우 라인 방향에서 제1 영역(LC1)과 인접하게 배치될 수 있다. 로우 드라이버(AC3)는 칼럼 라인 방향에서 제2 영역(LC2)과 제3 영역(LC3) 사이에 배치될 수 있다. 제2 영역(LC2)과 제3 영역(LC3) 중 적어도 하나는 전원 패드(PAD)로부터 전원 배선(PL)을 통해 전원을 공급받을 수 있다. 따라서, 로직 회로(LC)로 전원을 공급하는 전원 배선(PL)은 제2 레이어(CH2)의 평면에 평행한 방향에서 로우 드라이버(AC3)와 분리될 수 있다.
본 발명의 일 실시예에 따르면 로우 드라이버의 길이가 감소함에 따라, 복수의 적층 레이어들 중에서 전원 배선(PL)으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 즉, 로직 회로(LC)로 충분한 전원 공급이 가능할 수 있다.
도 23을 참조하여 설명한 바와 마찬가지로, 전원 배선(PL)으로 사용될 수 있는 적층 레이어의 수가 증가할 수 있다. 따라서, 로직 회로(LC)로 충분한 전원 공급이 가능할 수 있다. 또한, 로우 드라이버(AC3)가 차지하였던 공간을 로직 회로(LC) 영역으로 활용할 수 있다.
또한, 제2 아날로그 회로(AC2)를 로우 라인 방향으로 제1 아날로그 회로(AC1)와 인접하게 배치함으로써 아날로그 회로를 효율적으로 사용할 수 있다.
도 25 및 도 26는 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 도면들이다.
도 25를 참조하면, 전자 기기(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 외부 메모리(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다. 또한 일 실시예에서, 카메라 모듈 그룹(1100)에 포함되는 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 하나는, 앞서 도 1 내지 도 24를 참조하여 설명한 실시예들 중 하나에 따른 이미지 센서를 포함할 수 있다.
이하, 도 25를 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100b)에 대해서도 동일하게 적용될 수 있다.
도 25를 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ½OPFE½)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 저장부(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시예에서, 프리즘(1105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.
몇몇 실시예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree) 이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시예에서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)를 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.
도 33과 도 34를 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액추에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액추에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100b)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 25를 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.
이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 처리 장치(1210)의 복수의 서브 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어; 및
    상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을 구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들로 출력하는 로우 드라이버를 포함하는 제2 레이어를 포함하고,
    상기 선택된 로우 라인들은 상기 제어 신호 라인들을 공유하며,
    상기 제1 레이어의 분기점에서 상기 선택된 로우 라인들은 상기 제어 신호 라인들로부터 상기 픽셀 제어 신호들을 공통으로 입력받고,
    상기 픽셀 제어 신호들은 상기 선택된 로우 라인들을 동시에 구동하는 이미지 센서.
  2. 제1항에 있어서,
    상기 분기점은 상기 제1 레이어에 포함된 상기 픽셀 어레이 영역의 경계에 인접하게 배치되는 이미지 센서.
  3. 제1항에 있어서,
    상기 선택된 로우 라인들이 공유하는 상기 제어 신호 라인들의 개수는, 상기 선택된 로우 라인들의 개수보다 적고, 하나의 로우에 포함된 로우 라인들의 개수와 동일한 이미지 센서.
  4. 제1항에 있어서,
    상기 로우 드라이버는 상기 픽셀 제어 신호들을 생성하는 로우 드라이버 유닛들을 포함하고,
    상기 선택된 로우 라인들을 구동하기 위한 상기 픽셀 제어 신호들은 동일한 로우 드라이버 유닛에서 생성되는 이미지 센서.
  5. 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어; 및
    상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들을 통해 상기 선택된 로우 라인들로 상기 픽셀 제어 신호들을 공급하는 로우 드라이버를 포함하는 제2 레이어를 포함하고,
    상기 로우 드라이버는 로우 라인들복수의 로우 드라이버 유닛들을 포함하고,
    제1 수평 주기에서 선택된 제1 로우 라인들은 하나의 로우 드라이버 유닛으로부터 제1 픽셀 제어 신호들을 입력받고,
    상기 제1 수평 주기 이후 제2 수평 주기에서 선택된 제2 로우 라인들은 서로 다른 로우 드라이버 유닛들로부터 제2 픽셀 제어 신호들을 입력받는 이미지 센서.
  6. 제5항에 있어서,
    상기 제1 로우 라인들은 상기 제어 신호 라인들을 공유하고,
    상기 제1 레이어의 분기점에서 상기 제1 로우 라인들은 상기 제어 신호 라인들로부터 상기 제1 픽셀 제어 신호들을 공통으로 입력 받는 이미지 센서.
  7. 제5항에 있어서,
    상기 제1 수평 주기에서 상기 제1 로우 라인들은 상기 제1 픽셀 제어 신호들에 기초하여 동시에 구동되고, 상기 제1 로우 라인들의 픽셀들로부터 출력된 제1 픽셀 신호들은 동시에 리드되는 이미지 센서.
  8. 복수의 로우 라인들과 복수의 칼럼 라인들을 따라서 배열되는 복수의 픽셀들을 포함하는 픽셀 어레이를 포함하는 제1 레이어; 및
    상기 복수의 로우 라인들 중 적어도 일부를 선택하고, 선택된 로우 라인들을구동하기 위한 픽셀 제어 신호들을 생성하며, 제어 신호 라인들을 통해 상기 선택된 로우 라인들로 상기 픽셀 제어 신호들을 공급하는 로우 드라이버를 포함하는 제2 레이어를 포함하고,
    상기 제2 레이어는 트랜지스터들을 포함하는 로직 회로를 포함하고,
    상기 로직 회로로 전원을 공급하는 전원 배선은 상기 제2 레이어의 평면에 평행한 방향에서 상기 로우 드라이버와 분리되는 이미지 센서.
  9. 제9항에 있어서,
    상기 로직 회로는 제1 영역, 제2 영역, 및 제3 영역을 포함하고,
    상기 제1 영역은 상기 픽셀 어레이 영역 하부에 배치되며,
    상기 제1 영역의 면적은 상기 제2 영역의 면적 및 상기 제3 영역의 면적보다 크고,
    상기 제2 영역과 상기 제3 영역은 상기 로우 라인 방향에서 상기 제1 영역과 인접하게 배치되고,
    상기 로우 드라이버는 상기 칼럼 라인 방향에서 상기 제2 영역과 상기 제3 영역 사이에 배치되는 이미지 센서.
  10. 제9항에 있어서,
    상기 로직 회로는 제1 영역과 제2 영역을 포함하고,
    상기 제1 영역은 상기 픽셀 어레이 영역 하부에 배치되며,
    상기 제1 영역의 면적은 상기 제2 영역의 면적보다 크고,
    상기 제2 영역은 상기 로우 라인 방향에서 상기 제1 영역과 인접하게 배치되고,
    상기 제2 영역은 상기 칼럼 라인 방향에서 상기 로우 드라이버 사이에 배치되는 이미지 센서.
KR1020210064146A 2021-05-18 2021-05-18 이미지 센서 KR20220156296A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210064146A KR20220156296A (ko) 2021-05-18 2021-05-18 이미지 센서
US17/570,746 US20220377268A1 (en) 2021-05-18 2022-01-07 Image sensor
CN202210493010.8A CN115379141A (zh) 2021-05-18 2022-05-07 图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210064146A KR20220156296A (ko) 2021-05-18 2021-05-18 이미지 센서

Publications (1)

Publication Number Publication Date
KR20220156296A true KR20220156296A (ko) 2022-11-25

Family

ID=84060226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210064146A KR20220156296A (ko) 2021-05-18 2021-05-18 이미지 센서

Country Status (3)

Country Link
US (1) US20220377268A1 (ko)
KR (1) KR20220156296A (ko)
CN (1) CN115379141A (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3288081B1 (en) * 2015-04-24 2022-07-27 Sony Group Corporation Solid state image sensor and electronic device comprising the same

Also Published As

Publication number Publication date
CN115379141A (zh) 2022-11-22
US20220377268A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11588988B2 (en) Image sensor and binning method thereof
US11848338B2 (en) Image sensor
KR20220132069A (ko) 이미지 센서
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
US11721713B2 (en) Image sensors
KR20220169822A (ko) 픽셀, 및 이를 포함하는 이미지 센서
KR20210156467A (ko) 이미지 센서
KR20220156296A (ko) 이미지 센서
US20220344389A1 (en) Image sensor
KR20220164105A (ko) 이미지 센서 및 이미지 센서의 제조 방법
US20230171491A1 (en) Image sensor and autofocusing method of the same
US20230005980A1 (en) Image sensor
KR20230078460A (ko) 이미지 센서 및 이미지 센서의 자동 초점 동작 방법
US20230353891A1 (en) Method of binning image sensor, and image sensor performing the same
US20220247949A1 (en) Image sensor and electronic device including the same
US20220173139A1 (en) Image sensor
EP4096217A1 (en) Image sensor and image signal processing method
US20230269501A1 (en) Image sensor, image sensing system, and image sensing method
US20220408038A1 (en) Image sensing device
KR20220161110A (ko) 이미지 센서 및 이미지 신호 처리 방법
KR20220086030A (ko) 이미지 센서
KR20220098500A (ko) 이미지 센서
KR20230062171A (ko) 이미지 센서, 이미지 센싱 방법 및 이를 포함하는 전자 장치
KR20220077735A (ko) 이미지 센서 및 이미지 센서의 픽셀 어레이
CN114497095A (zh) 像素阵列和包括其的图像传感器

Legal Events

Date Code Title Description
A201 Request for examination