CN115379141A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN115379141A
CN115379141A CN202210493010.8A CN202210493010A CN115379141A CN 115379141 A CN115379141 A CN 115379141A CN 202210493010 A CN202210493010 A CN 202210493010A CN 115379141 A CN115379141 A CN 115379141A
Authority
CN
China
Prior art keywords
row
pixel
control signal
image sensor
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210493010.8A
Other languages
English (en)
Inventor
金敬珉
罗浩镛
辛智勋
张永台
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115379141A publication Critical patent/CN115379141A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供了一种图像传感器。所述图像传感器包括：第一层，包括具有沿多条行线和多条列线布置的多个像素的像素阵列区域；以及第二层，包括行驱动器，行驱动器选择多条行线中的至少一部分，生成驱动选择的行线的像素控制信号，并且将像素控制信号输出到控制信号线，其中，选择的行线在第一层的分支点处共享控制信号线，选择的行线从控制信号线共同接收像素控制信号，并且像素控制信号同时驱动选择的行线。

Description

图像传感器
本申请基于并要求于2021年5月18日在韩国知识产权局提交的第10-2021-0064146号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
公开的发明构思涉及一种图像传感器。
背景技术
图像传感器可以是接收光并生成电信号的基于半导体的传感器，并且可以包括具有多个像素的像素阵列、驱动像素阵列并生成图像的逻辑电路等。在同时驱动多条行线以同时读取从连接到行线的像素输出的像素信号的方法中，数据吞吐量会增大并且对电力供应的需求会增大。然而，由于读出电路被设置为围绕逻辑电路的至少一部分，因此可能无法顺利地实现对逻辑电路的电力供应。
发明内容
发明构思的一个方面提供了其中一个行驱动器电路控制多个行的图像传感器。
根据公开的一个方面，提供了一种图像传感器，所述图像传感器包括：第一层，包括像素阵列区域，像素阵列区域具有沿多条行线和多条列线布置的多个像素；以及第二层，包括行驱动器，行驱动器被配置为选择所述多条行线中的至少一部分作为选择的行线，生成驱动选择的行线的像素控制信号，并且将像素控制信号输出到控制信号线，其中，选择的行线共享控制信号线，选择的行线在第一层的分支点处从控制信号线共同接收像素控制信号，并且像素控制信号同时驱动选择的行线。
根据公开的另一方面，提供了一种图像传感器，所述图像传感器包括：第一层，包括像素阵列区域，像素阵列区域具有沿多条行线和多条列线布置的多个像素；以及第二层，包括行驱动器，行驱动器被配置为选择所述多条行线中的至少一部分作为选择的行线，生成驱动选择的行线的像素控制信号，并且通过控制信号线将像素控制信号供应到选择的行线，其中，行驱动器包括多个行驱动器电路，所述多条行线之中的在第一水平周期期间被选择的第一行线从共有的行驱动器电路接收第一像素控制信号，所述多条行线之中的在第一水平周期之后的第二水平周期期间被选择的第二行线中的每条从单独的行驱动器电路接收第二像素控制信号。
根据公开的另一方面，提供了一种图像传感器，所述图像传感器包括：第一层，包括像素阵列区域，像素阵列区域具有沿多条行线和多条列线布置的多个像素；以及第二层，包括行驱动器，行驱动器被配置为选择所述多条行线中的至少一部分作为选择的行线，生成驱动选择的行线的像素控制信号，并且通过控制信号线将像素控制信号供应到选择的行线，其中，第二层包括包含多个晶体管的逻辑电路，其中，将电力供应到逻辑电路的电力线在与第二层的平面平行的方向上与行驱动器分离。
根据公开的另一方面，提供了一种图像传感器，所述图像传感器包括：第一层，包括像素阵列区域，像素阵列区域具有以具备多个行和多个列的矩阵形式布置的多个像素；以及第二层，包括行驱动器，行驱动器被配置为在所述多个行之中选择至少两个行作为选择的行，生成驱动选择的所述至少两个行的像素控制信号，并且将像素控制信号输出到控制信号线，其中，选择的所述至少两个行共享控制信号线，并且从控制信号线共同接收用于同时驱动选择的所述至少两个行的像素控制信号。
附图说明
通过以下结合附图进行的详细描述，将更清楚地理解发明构思的以上和其他方面、特征和优点。
图1是示出根据发明构思的示例实施例的存储器系统的框图。
图2是示出图像传感器的透视图的对比示例。
图3是根据发明构思的示例实施例的图像传感器的剖视图。
图4是示意性地示出根据发明构思的示例实施例的图像传感器的像素阵列的图。
图5A和图5B是示出图像传感器的读出方法的概念图。
图6是示出根据发明构思的示例实施例的图像传感器的透视图。
图7A和图7B是示出根据发明构思的示例实施例的图像传感器的读出方法的概念图。
图8是示意性地示出根据发明构思的示例实施例的图像传感器的像素电路的图。
图9是示出图8的像素电路的操作的时序图。
图10是示意性地示出根据发明构思的示例实施例的图像传感器的像素阵列的图。
图11A和图11B是示出图像传感器的读出方法的概念图。
图12是示意性地示出根据发明构思的示例实施例的图像传感器的像素电路的图。
图13是示出图12的像素电路的操作的时序图。
图14是示意性地示出根据发明构思的示例实施例的图像传感器的像素阵列的图，并且图15A和图15B是示出图像传感器的读出方法的概念图。
图16是示意性地示出根据发明构思的示例实施例的图像传感器的像素电路的图。
图17、图18A和图18B是示出图16的像素电路的操作的时序图。
图19和图20是示出根据发明构思的示例实施例的行驱动器的概念图。
图21A是图像传感器的平面图的对比示例，并且图21B是根据发明构思的示例实施例的图像传感器的平面图。
图22是示出根据发明构思的示例实施例的行驱动器的概念图。
图23和图24是根据发明构思的示例实施例的图像传感器的平面图。
图25和图26是示意性地示出根据发明构思的示例实施例的包括图像传感器的电子装置的视图。
具体实施方式
在下文中，将参照附图描述发明构思的优选实施例。
图1是示出根据发明构思的示例实施例的存储器系统的框图。
参照图1，图像传感器1可以包括像素阵列10和外围电路20。外围电路20可以包括控制寄存器块21、时序生成器22、行驱动器23、相关双采样(CDS)块24、比较器块25、时间-数字转换(TDC)块26、斜坡信号生成器27和缓冲器28。在这种情况下，相关双采样块24、比较器块25和TDC块26可以构成模数转换器(ADC)，并且ADC、斜坡信号生成器27和缓冲器28可以构成读出电路(RDC)。
像素阵列10可以包括以矩阵形式布置的多个像素11。多个像素11可以沿多条行线和多条列线布置。多个像素11中的每个可以包括响应于光而生成电荷的至少一个光电转换元件以及生成与由光电转换元件生成的电荷对应的像素信号的像素电路。光电转换元件可以包括由半导体材料形成的光电二极管和/或由有机材料形成的有机光电二极管等。
例如，像素电路可以包括浮置扩散区、传输晶体管、复位晶体管、驱动晶体管、选择晶体管等。像素11的配置可以根据各种示例实施例而变化。例如，根据示例实施例，像素11中的每个可以包括包含有机材料的有机光电二极管，或者可以被实现为数字像素。当像素11被实现为数字像素时，像素11中的每个可以包括用于输出数字像素信号的模数转换器。
时序生成器22可以生成用于控制图像传感器1的操作时序的控制信号。具体地，时序生成器22可以在控制寄存器块21的控制下控制行驱动器23的操作、相关双采样块24的操作、比较器块25的操作、TDC块26的操作和斜坡信号生成器27的操作。
行驱动器23可以在时序生成器22的控制下选择像素阵列10的多条行线中的至少一部分，并且可以生成用于驱动选择的行线的像素控制信号。行驱动器23可以通过控制信号线将像素控制信号提供给像素阵列10的多条行线。在这种情况下，像素控制信号可以指用于控制包括在单元像素中的多个晶体管的信号。
相关双采样块24可以从实现在像素阵列10中的多条列线接收像素信号P1至Pm(其中，m是正整数)，并且可以对接收的像素信号P1至Pm中的每个执行相关双采样操作。具体地，相关双采样块24可以对特定噪声电平和与像素信号对应的信号电平进行双采样，并且可以输出与噪声电平和信号电平之间的差对应的差电平。
比较器块25可以将从相关双采样块24输出的相关双采样的像素信号中的每个与从斜坡信号生成器27输出的斜坡信号进行比较，并且可以基于相关双采样的像素信号与斜坡信号之间的比较结果来输出比较信号。
TDC块26可以根据时钟信号对比较信号进行计数，可以将从比较器块25输出的比较信号中的每个转换为多条数字数据，并且可以将多条数字数据输出到缓冲器28。
斜坡信号生成器27可以在时序生成器22的控制下生成斜坡信号。斜坡信号生成器27可以使用电流型数模转换器(DAC)或电压-电流转换器(VI转换器)来改变斜坡信号的电压电平，同时改变随时间流动的电流。斜坡信号可以被生成为具有单一斜率的电压，并且可以被提供给比较器块25，以与从CDS块24输出的相关双采样的像素信号进行比较。
控制寄存器块21可以在数字信号处理器的控制下控制时序生成器22的操作、斜坡信号生成器27的操作和缓冲器28的操作。
缓冲器28可以以帧为单位存储从模数转换器(例如，包括在其中的TDC块26)输出的多条数字数据。因此，缓冲器28可以被称为帧存储器或缓冲存储器。缓冲器28可以将以帧为单位存储的多条数字数据输出到数字信号处理器。
根据示例实施例，图像传感器1还可以包括图像信号处理器(ISP)。图像信号处理器可以对存储在缓冲器28中的原始数据执行信号处理，以输出图像数据。根据示例实施例，图像信号处理器可以以数字信号处理器实现。
例如，图像信号处理器可以包括用于对原始数据执行信号处理操作(诸如，颜色插值、颜色校正、自动白平衡、伽马校正、颜色饱和度校正、格式校正、坏像素校正、色调校正、自动曝光、自动对焦、相位检测器自动对焦(PDAF)等)的多个逻辑块。
根据示例实施例，图像传感器1还可以包括使用电荷泵增大电压的倍压器。根据示例实施例，图像传感器1还可以包括参考电压生成块和参考电流生成块。参考电压生成块和参考电流生成块可以指偏置块。在一些示例实施例中，图像传感器1还可以包括通信块(例如，Mipi块)。
行驱动器23可以包括多个行驱动器电路。一般来说，一个行驱动器电路可以被设置为控制一个行。在同时驱动多个行以处理像素信号的多行同时读出方法中，可以将具有相同时序序列的像素控制信号输入到将被同时驱动的行。
根据示例实施例，当包括在将被同时驱动的行中的像素彼此独立地操作时，一个行驱动器电路可以控制多个行。为了实现这一点，包括在多个行中的行线可以共享连接到行驱动器电路的控制信号线，并且可以从控制信号线共同接收像素控制信号。
因此，可以减少包括在行驱动器23中的行驱动器电路的数量，从而可以减小行驱动器23的尺寸。当行驱动器23的尺寸减小时，从逻辑电力垫向逻辑电路供应电力的电力线的宽度可以增大，并且可以用作电力线的堆叠层的数量可以增加。因此，可以向逻辑电路供应足够的电力。
此外，可以减少从行驱动器23连接到像素阵列10的控制信号线的数量。因此，连接到像素阵列10的控制信号线的布线可以是容易的。
图2是示出图像传感器的透视图的对比示例。
参照图2，图像传感器100可以包括第一层CH1和第二层CH2。第一层CH1和第二层CH2可以在彼此垂直的方向(例如，垂直于第一层CH1的平面和第二层CH2的平面两者的方向)上堆叠和接合，以形成堆叠的晶片结构。
第一层CH1可以包括形成在第一半导体基底SUB1上的像素阵列区域SAR、第一垫区域PA1和第一过孔区域VA1。像素阵列区域SAR可以包括像素阵列，像素阵列包括沿多条行线和多条列线布置的多个像素PX。
第二层CH2可以包括在第二半导体基底SUB2中提供逻辑电路LC的多个元件。包括在逻辑电路LC中的多个元件可以指包括多个晶体管的电子元件，并且可以提供控制寄存器块、时序生成器、通信块、图像信号处理器等。
第二层CH2可以包括在第二半导体基底SUB2中提供模拟电路AC的多个元件。模拟电路AC可以包括ADC AC1、斜坡信号生成器和偏置块AC2、行驱动器AC3和倍压器AC4。
第二层CH2可以包括第二过孔区域VA2。用于在第一层CH1与第二层CH2之间交换电信号的过孔VIA可以形成在第一过孔区域VA1和第二过孔区域VA2中。例如，过孔VIA可以是背过孔堆叠件(BVS)，但不限于此。过孔VIA可以形成控制信号线的一部分。
例如，当同时驱动四个行时，包括在行驱动器AC3中的四个行驱动器电路可以分别生成用于驱动与其对应的四个行的像素控制信号。控制信号线可以将像素控制信号从四个行驱动器电路传输到包括在四个行中的行线。
第二层CH2的第二垫区域PA2可以包括用于向外部发送电信号和从外部接收电信号的多个垫PAD。
多个垫PAD可以分别包括逻辑垫PAD。逻辑垫PAD可以包括逻辑信号垫PAD和逻辑电力垫PAD。逻辑电路LC可以通过逻辑信号垫PAD外部地交换数据，并且可以通过逻辑电力垫PAD外部地接收电力。
在同时驱动多个行以处理像素信号的多行同时读出方法中，数据吞吐量会增大并且对电力供应的需求会增大。由于模拟电路AC可能设置在芯片(例如，CH2)的四个表面(例如，四个侧)中的三个上，因此可能难以向逻辑电路(LC)供应足够的电力。
在图2中所示的图像传感器中，用于从逻辑电力垫PAD向逻辑电路LC供应电力的电力线PL可以在与第二层CH2的平面平行的方向上与行驱动器AC3叠置。在这种情况下，电力线PL可以设置在过孔VIA之间。因此，用于供应电力的电力线PL的使用会由于噪声耦合而受到限制。例如，仅可以将多个堆叠层中的一部分用作电力线PL。例如，可能难以向逻辑电路LC供应足够的电力。
根据发明构思的示例实施例，在图像传感器100中，一个行驱动器电路可以控制多个行。因此，由于可以减少包括在行驱动器AC3中的行驱动器电路的数量，因此可以减小行驱动器AC3的尺寸，并且还可以减少过孔VIA的数量。因此，用于从逻辑电力垫PAD向逻辑电路LC供应电力的电力线PL的宽度可以增大，并且可以用作电力线PL的堆叠层的数量可以增加。因此，可以向逻辑电路LC供应足够的电力。
另外，可以将由行驱动器AC3占据的空间用作逻辑电路LC的区域。
图3是根据发明构思的示例实施例的图像传感器的剖视图。
参照图3，图像传感器100可以包括第一层CH1和第二层CH2。
第一层CH1可以包括第一半导体基底101、形成在第一半导体基底101中的光电转换元件PD、滤色器CF、在滤色器CF上的微透镜ML、第一栅电极102、第一金属布线103、第一绝缘层104、覆盖层105和过孔VIA。
第二层CH2可以包括第二半导体基底201、形成在第二半导体基底201上的第二绝缘层204、第二栅电极202和第二金属布线203。
过孔VIA可以顺序地穿过第一半导体基底101和第一绝缘层104，并且可以延伸到第二绝缘层204中。过孔VIA可以是将第一金属布线103与第二金属布线203电连接的导电层。第一层CH1还可以包括填充导电层中的通孔的间隙填充绝缘层107和覆盖间隙填充绝缘层107的缓冲绝缘层106。
图4是示意性地示出根据发明构思的示例实施例的图像传感器的像素阵列的图，并且图5A和图5B是示出图像传感器的读出方法的概念图。
参照图4，根据发明构思的示例实施例的图像传感器的像素阵列210可以包括在第一方向(X轴方向)和第二方向(Y轴方向)上布置的多个像素。例如，像素阵列210可以包括红色像素R、绿色像素G和蓝色像素B。红色像素R中的每个可以包括红色滤色器，绿色像素G中的每个可以包括绿色滤色器，并且蓝色像素B中的每个可以包括蓝色滤色器。
参照图5A和图5B，图像传感器200A和200B可以分别包括像素阵列210、行驱动器220、上读出电路230和下读出电路240。上读出电路230和下读出电路240可以包括与列线COL1至COL4分别对应的ADC。列线COL1至COL4中的一部分可以连接到上读出电路230的ADC，并且列线COL1至COL4中的一部分可以连接到下读出电路240的ADC。例如，连接到第一行线Row0的像素、连接到第二行线Row1的像素、连接到第五行线Row4的像素和连接到第六行线Row5的像素可以通过列线COL1至COL4连接到下读出电路240，并且连接到第三行线Row2的像素、连接到第四行线Row3的像素、连接到第七行线Row6的像素和连接到第八行线Row7的像素可以通过列线COL1至COL4连接到上读出电路230。根据另一示例实施例，图像传感器200A和200B还可以包括用于将列线COL1至COL4与读出电路230和240分别连接的开关元件。
行驱动器220可以选择像素阵列210的多条行线Row0至Row7中的至少一部分，并且可以生成用于驱动选择的行线Row0至Row7的像素控制信号SEL0至SEL7、RG0至RG7、DRG0至DRG7、LTG0至LTG7、STG0至STG7和SW0至SW7。行驱动器220可以将像素控制信号SEL0至SEL7、RG0至RG7、DRG0至DRG7、LTG0至LTG7、STG0至STG7和SW0至SW7发送到像素阵列210的多条行线Row0至Row7。
行驱动器220可以包括：生成用于驱动第一行线Row0的第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0的第一行驱动器电路(RDV0)221，生成用于驱动第二行线Row1的第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1的第二行驱动器电路(RDV1)222，生成用于驱动第三行线Row2的第三像素控制信号SEL2、RG2、DRG2、LTG2、STG2和SW2的第三行驱动器电路(RDV2)223，生成用于驱动第四行线Row3的第四像素控制信号SEL3、RG3、DRG3、LTG3、STG3和SW3的第四行驱动器电路(RDV3)224，生成用于驱动第五行线Row4的第五像素控制信号SEL4、RG4、DRG4、LTG4、STG4和SW4的第五行驱动器电路(RDV4)225，生成用于驱动第六行线Row5的第六像素控制信号SEL5、RG5、DRG5、LTG5、STG5和SW5的第六行驱动器电路(RDV5)226，生成用于驱动第七行线Row6的第七像素控制信号SEL6、RG6、DRG6、LTG6、STG6和SW6的第七行驱动器电路(RDV6)227，以及生成用于驱动第八行线Row7的第八像素控制信号SEL7、RG7、DRG7、LTG7、STG7和SW7的第八行驱动器电路(RDV7)228。
包括在不同行中的行线Row0至Row7可以从不同的行驱动器电路221至228接收像素控制信号。
图5A是示出通过选择第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3并同时驱动第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3来同时读取从连接到第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3的像素输出的像素信号的方法的图，并且图5B是示出通过选择第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7并同时驱动第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7来同时读取从连接到第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7的像素输出的像素信号的方法的图。
首先，参照图5A，第一行驱动器电路221可以生成用于驱动第一行线Row0的第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0。第一行驱动器电路221可以将第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0输出到第一控制信号线SL0。第一行线Row0可以从第一控制信号线SL0接收第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0，并且可以基于第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0被同时驱动。
第二行驱动器电路222可以生成用于驱动第二行线Row1的第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1。第二行驱动器电路222可以将第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1输出到第二控制信号线SL1。第二行线Row1可以从第二控制信号线SL1接收第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1，并且可以基于第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1被同时驱动。
第三行驱动器电路223可以生成用于驱动第三行线Row2的第三像素控制信号SEL2、RG2、DRG2、LTG2、STG2和SW2。第三行驱动器电路223可以将第三像素控制信号SEL2、RG2、DRG2、LTG2、STG2和SW2输出到第三控制信号线SL2。第三行线Row2可以从第三控制信号线SL2接收第三像素控制信号SEL2、RG2、DRG2、LTG2、STG2和SW2，并且可以基于第三像素控制信号SEL2、RG2、DRG2、LTG2、STG2和SW2被同时驱动。
第四行驱动器电路224可以生成用于驱动第四行线Row3的第四像素控制信号SEL3、RG3、DRG3、LTG3、STG3和SW3。第四行驱动器电路224可以将第四像素控制信号SEL3、RG3、DRG3、LTG3、STG3和SW3输出到第四控制信号线SL3。第四行线Row3可以从第四控制信号线SL3接收第四像素控制信号SEL3、RG3、DRG3、LTG3、STG3和SW3，并且可以基于第四像素控制信号SEL3、RG3、DRG3、LTG3、STG3和SW3被同时驱动。
从连接到第一行线Row0和第二行线Row1的像素输出的像素信号可以通过列线COL1至COL4输出到下读出电路240。从连接到第三行线Row2和第四行线Row3的像素输出的像素信号可以通过列线COL1至COL4输出到上读出电路230。因此，可以同时读取从连接到第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3的像素输出的像素信号。
参照图5B，第五行驱动器电路225可以生成用于驱动第五行线Row4的第五像素控制信号SEL4、RG4、DRG4、LTG4、STG4和SW4。第五行驱动器电路225可以将第五像素控制信号SEL4、RG4、DRG4、LTG4、STG4和SW4输出到第五控制信号线SL4。第五行线Row4可以从第五控制信号线SL4接收第五像素控制信号SEL4、RG4、DRG4、LTG4、STG4和SW4，并且可基于第五像素控制信号SEL4、RG4、DRG4、LTG4、STG4和SW4被同时驱动。
第六行驱动器电路226可以生成用于驱动第六行线Row5的第六像素控制信号SEL5、RG5、DRG5、LTG5、STG5和SW5。第六行驱动器电路226可以将第六像素控制信号SEL5、RG5、DRG5、LTG5、STG5和SW5输出到第六控制信号线SL5。第六行线Row5可以从第六控制信号线SL5接收第六像素控制信号SEL5、RG5、DRG5、LTG5、STG5和SW5，并且可以基于第六像素控制信号SEL5、RG5、DRG5、LTG5、STG5和SW5被同时驱动。
第七行驱动器电路227可以生成用于驱动第七行线Row6的第七像素控制信号SEL6、RG6、DRG6、LTG6、STG6和SW6。第七行驱动器电路227可以将第七像素控制信号SEL6、RG6、DRG6、LTG6、STG6和SW6输出到第七控制信号线SL6。第七行线Row6可以从第七控制信号线SL6接收第七像素控制信号SEL6、RG6、DRG6、LTG6、STG6和SW6，并且可以基于第七像素控制信号SEL6、RG6、DRG6、LTG6、STG6和SW6被同时驱动。
第八行驱动器电路228可以生成用于驱动第八行线Row7的第八像素控制信号SEL7、RG7、DRG7、LTG7、STG7和SW7。第八行驱动器电路228可以将第八像素控制信号SEL7、RG7、DRG7、LTG7、STG7和SW7输出到第八控制信号线SL7。第八行线Row7从第八控制信号线SL7接收第八像素控制信号SEL7、RG7、DRG7、LTG7、STG7和SW7，并且可以基于第八像素控制信号SEL7、RG7、DRG7、LTG7、STG7和SW7被同时驱动。
从连接到第五行线Row4和第六行线Row5的像素输出的像素信号可以通过列线COL1至COL4输出到下读出电路240。从连接到第七行线Row6和第八行线Row7的像素输出的像素信号可以通过列线COL1至COL4输出到上读出电路230。因此，可以同时读取从连接到第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7的像素输出的像素信号。
在参照图5A和图5B描述的图像传感器中，可能需要单独的行驱动器电路来驱动包括在每行中的行线。例如，包括在不同行中的行线Row0至Row7可以从不同的行驱动器电路221至228接收像素控制信号。
根据发明构思的示例实施例，在同时驱动多个行以处理像素信号的多行同时读出方法中，当具有相同时序序列的像素控制信号可以输入到将被同时驱动的行以独立地控制对应的像素时，一个行驱动器电路可以控制多个行。下面将参照图6详细描述用于实现这一点的方法。
图6是示出根据发明构思的示例实施例的图像传感器的透视图。
参照图6并聚焦于与图2的差异，在图像传感器300中，包括在同时驱动的行中的行线可以共享连接到一个行驱动器电路的控制信号线。行线可以在第一层CH1的分支点BP处从控制信号线共同接收像素控制信号。
分支点BP可以被设置为与包括在第一层CH1中的像素阵列区域SAR的边界相邻。控制信号线可以通过第一过孔区域VA1和第二过孔区域VA2从行驱动器AC3连接到分支点BP。第二过孔区域VA2可以在与第一层CH1的上表面垂直的方向上不与像素阵列区域SAR叠置。
例如，当同时驱动四个行时，与图2的过孔VIA的数量相比，图6的过孔VIA的数量可以减少到1/4。随着控制信号线的数量减少，像素阵列区域SAR与第一过孔区域VA1之间的控制信号线的布线可以是容易的。另外，由于一个行驱动器电路被设置为驱动四条行线，因此与图2的行驱动器AC3的尺寸相比，图6的行驱动器AC3的尺寸可以减小到1/4。
由于行驱动器AC3的尺寸减小并且过孔VIA的数量减少，因此用于从逻辑电力垫PAD向逻辑电路LC供应电力的电力线PL的宽度可以增大。另外，可以用作电力线PL的堆叠层的数量可以增加。因此，可以向逻辑电路LC供应足够的电力。另外，可以将由行驱动器AC3占据的空间用作逻辑电路LC的区域。
图7A和图7B是示出根据发明构思的示例实施例的图像传感器的读出方法的概念图。
首先，参照图7A并聚焦于与图5A的差异，在图像传感器300A中，第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3可以共享第一控制信号线SL0。
第一行驱动器电路321可以生成第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0。第一行驱动器电路321可以将第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0输出到第一控制信号线SL0。
在第一分支点BP0处，第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3可以通过第一控制信号线SL0共同接收第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0。因此，第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0可以同时驱动第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3。从连接到第一行线Row0和第二行线Row1的像素输出的像素信号可以通过列线COL1至COL4输出到下读出电路340。从连接到第三行线Row2和第四行线Row3的像素输出的像素信号可以通过列线COL1至COL4输出到上读出电路330。因此，可以同时读取从连接到第一行线Row0、第二行线Row1、第三行线Row2和第四行线Row3的像素输出的像素信号。
由选择的行线Row0至Row3共享的第一控制信号线SL0的数量(例如，6条)可以小于选择的行线Row0至Row3的数量(例如，24条)，并且可以等于包括在一行中的行线(例如，Row0)的数量。
此外，用于驱动选择的行线Row0至Row3的第一像素控制信号SEL0、RG0、DRG0、LTG0、STG0和SW0可以由第一行驱动器电路321生成。
参照图7B并聚焦于与图5B的差异，在图像传感器300B中，第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7可以共享第二控制信号线SL1。
第二行驱动器电路322可以生成第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1。第二行驱动器电路322可以将第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1输出到第二控制信号线SL1。
在第二分支点BP1处，第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7可以通过第二控制信号线SL1共同接收第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1。因此，第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1可以同时驱动第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7。从连接到第五行线Row4和第六行线Row5的像素输出的像素信号可以通过列线COL1至COL4输出到下读出电路340。从连接到第七行线Row6和第八行线Row7的像素输出的像素信号可以通过列线COL1至COL4输出到上读出电路330。因此，可以同时读取从连接到第五行线Row4、第六行线Row5、第七行线Row6和第八行线Row7的像素输出的像素信号。
由选择的行线Row4至Row7共享的第二控制信号线SL1的数量(例如，6条)可以小于选择的行线Row4至Row7的数量(例如，24条)，并且可以等于包括在一行中的行线(例如，Row4)的数量。
此外，用于驱动选择的行线Row4至Row7的第二像素控制信号SEL1、RG1、DRG1、LTG1、STG1和SW1可以由第二行驱动器电路322生成。
如参照图7A和图7B所述，像素阵列310的包括在多个行中的行线Row0至Row7可以共享连接到行驱动器电路的控制信号线SL0和SL1，并且可以从控制信号线SL0和SL1共同接收像素控制信号。因此，一个行驱动器电路可以同时驱动多个行。
图8是示意性地示出根据发明构思的示例实施例的图像传感器的像素电路的图。
图8的像素电路可以对应于图4的像素PX。因此，根据发明构思的示例实施例的图像传感器可以具有其中像素不共享浮置扩散区的非共享结构。
参照图8，像素电路可以包括光电二极管PD1和PD2、传输晶体管TX1和TX2、复位晶体管RX1和RX2、存储电容器SC、开关元件SW、驱动晶体管DX、选择晶体管SX等。像素电路可以通过连接到选择晶体管SX的列线COL连接到图像传感器的读出电路，并且读出电路可以通过列线COL获取复位电压和像素电压以生成像素信号。第一光电二极管PD1可以具有比第二光电二极管PD2的光接收面积大的光接收面积。
第一浮置扩散区FD1、第一传输晶体管TX1、第一复位晶体管RX1、驱动晶体管DX和选择晶体管SX可以形成第一像素电路。第一像素电路可以使用由第一光电二极管PD1生成的电荷输出电信号。第一传输晶体管TX1可以响应于第一传输控制信号TG1而操作，第一复位晶体管RX1可以响应于第一复位控制信号RG1而操作，并且选择晶体管SX可以响应于选择信号SEL而操作。
第二浮置扩散区FD2、第二传输晶体管TX2、第二复位晶体管RX2、存储电容器SC、开关元件SW、驱动晶体管DX和选择晶体管SX可以形成第二像素电路。第二像素电路可以使用由第二光电二极管PD2生成的电荷输出电信号。第二传输晶体管TX2可以响应于第二传输控制信号TG2而操作，第二复位晶体管RX2可以响应于第二复位控制信号RG2而操作，并且开关元件SW可以响应于开关控制信号SG而操作。
第一驱动电力MIM_VDD和第二驱动电力VRD可以是调节器(regulator)的输出电压。在图8中，第三驱动电力VDD是输入到驱动晶体管DX的电压。
图9是示出图8的像素电路的操作的时序图。
参照图9，可以将从连接到选择的行线的像素读取复位电压和像素电压所需的时间段定义为水平周期，并且图9示出了像素电路在水平周期期间的操作。将描述第一区段D1、第二区段D2和第三区段D3。
一起参照图8和图9，在第一区段D1期间，第一传输晶体管TX1可以基于从行驱动器发送的第一传输控制信号TG1将累积在第一光电二极管PD1中的电荷传输到第一浮置扩散区FD1。驱动晶体管DX可以放大累积在第一浮置扩散区FD1中的电荷，并且可以将放大的电荷传输到选择晶体管SX。
在第二区段D2期间，可以导通第二复位晶体管RX2以将第一浮置扩散区FD1与第二浮置扩散区FD2彼此连接。因此，可以减小转换增益。在第一传输晶体管TX1中，累积在第一光电二极管PD1中的电荷可以基于从行驱动器发送的第一传输控制信号TG1而被累积在第一浮置扩散区FD1和第二浮置扩散区FD2中，并且可以通过驱动晶体管DX转换为电压。
在第三区段D3期间，存储电容器SC可以响应于由第二光电二极管PD2生成的电荷的量和第二传输晶体管TX2的操作来存储电荷。当开关元件SW导通时，存储电容器SC的电荷可以移动到第一浮置扩散区FD1和第二浮置扩散区FD2。
在第一区段D1期间从第一光电二极管PD1获得的图像数据、在第二区段D2期间从第一光电二极管PD1获得的图像数据和在第三区段D3期间从第二光电二极管PD2获得的图像数据可以组合成一个图像数据。
由于图8的像素电路具有非共享结构并且在一个像素本身中消除了高动态范围(HDR)功能，因此在同时驱动的行中的像素可以彼此独立地操作。因此，参照图8和图9描述的图像传感器可以具有适合于一个行驱动器电路控制多个行的结构。
在下文中，为了便于描述，将主要描述像素控制信号之中的传输控制信号。
图10是示意性地示出根据发明构思的示例实施例的图像传感器的像素阵列的图，并且图11A和图11B是示出图像传感器的读出方法的概念图。
参照图10，根据发明构思的示例实施例的图像传感器的像素阵列400可以包括在第一方向(X轴方向)和第二方向(Y轴方向)上布置的多个像素。例如，像素阵列400可以包括红色像素R、绿色像素G和蓝色像素B。红色像素R中的每个可以包括红色滤色器，绿色像素G中的每个可以包括绿色滤色器，并且蓝色像素B中的每个可以包括蓝色滤色器。图10中示出了像素组(pixel group)PG，包括在像素组PG中的四个像素可以共享列线COL。
可以独立地控制像素阵列400的像素中的每个以检测用于自动对焦的相位差。像素中的每个可以包括第一光电转换元件LP和第二光电转换元件RP。当像素中的每个包括多个光电转换元件LP和RP时，像素阵列400可以被称为全相位检测自动对焦像素阵列或全相位差自动对焦(PAF)像素阵列。
参照图11A，图像传感器400A可以在第一水平周期期间选择第一行线Row0和第三行线Row2，并且可以同时驱动第一行线Row0和第三行线Row2，以同时读取从连接到第一行线Row0和第三行线Row2的像素输出的像素信号。例如，可以被同时驱动的第一行线Row0和第三行线Row2的像素可以响应于具有相同时序序列的第一像素控制信号PCS1而操作。
参照图11B，图像传感器400B可以在第二水平周期期间选择第二行线Row1和第四行线Row3，并且可以同时驱动第二行线Row1和第四行线Row3，以同时读取从连接到第二行线Row1和第四行线Row3的像素输出的像素信号。例如，可以被同时驱动的第二行线Row1和第四行线Row3的像素可以响应于具有相同时序序列的第二像素控制信号PCS2而操作。
第一像素控制信号PCS1和第二像素控制信号PCS2可以是具有相同时序序列的信号。
图12是示意性地示出根据发明构思的示例实施例的图像传感器的像素电路的图。图12的像素电路可以是示出图10的像素组PG的图。
参照图12，像素电路可以包括光电二极管PD1至PD8、传输晶体管TX1至TX8、复位晶体管RX、驱动晶体管DX、选择晶体管SX等。两个光电二极管可以对应于一个像素，并且四个像素可以共享浮置扩散区FD。像素电路可以通过连接到选择晶体管SX的列线COL连接到图像传感器的读出电路，并且读出电路可以通过列线COL获取复位电压和像素电压以生成像素信号。一个像素可以包括两个光电二极管。
图13是示出图12的像素电路的操作的时序图。
将参照图13描述第一水平周期D1的操作和第二水平周期D2的操作。在图13中，“1H”可以表示一个水平周期。参照图10至图13，第五传输控制信号TG(GL)、第六传输控制信号TG(GR)、第七传输控制信号TG(RL)和第八传输控制信号TG(RR)可以在第一水平周期D1期间被发送到连接到第一行线Row0和第三行线Row2的像素。第五传输晶体管TX5至第八传输晶体管TX8可以接收从行驱动器发送的第五传输控制信号TG(GL)、第六传输控制信号TG(GR)、第七传输控制信号TG(RL)和第八传输控制信号TG(RR)。基于此，分别累积在光电二极管PD5至PD8中的电荷可以顺序地传输到浮置扩散区FD。
在第二水平周期D2期间，第一传输控制信号TG(BL)、第二传输控制信号TG(BR)、第三传输控制信号TG(GL)和第四传输控制信号TG(GR)可以被发送到连接到第二行线Row1和第四行线Row3的像素。第一传输晶体管TX1至第四传输晶体管TX4可以接收从行驱动器发送的第一传输控制信号TG(BL)、第二传输控制信号TG(BR)、第三传输控制信号TG(GL)和第四传输控制信号TG(GR)。基于此，分别累积在光电二极管PD1至PD4中的电荷可以顺序地传输到浮置扩散区FD。
读出电路可以处理从包括在图像传感器中的像素阵列400中所包括的像素输出的像素信号，并且可以生成与像素信号对应的第一图像数据和第二图像数据。例如，第一图像数据可以指由包括在每个像素中的第一光电转换元件BL、GL和RL生成的数据，并且第二图像数据可以指由包括在每个像素中的第二光电转换元件BR、GR和RR生成的数据。信号处理电路可以使用第一图像数据生成左图像，并且可以使用第二图像数据生成右图像。
由于参照图12和图13描述的图像传感器响应于其中同时驱动的行的像素具有相同时序序列的像素控制信号而操作，因此该图像传感器可以具有适合于通过一个行驱动器电路控制多个行的结构。
图14是示意性地示出根据发明构思的示例实施例的图像传感器的像素阵列的图，并且图15A和图15B是示出图像传感器的读出方法的概念图。
参照图14，根据发明构思的示例实施例的图像传感器500的像素阵列可以包括在第一方向(X轴方向)和第二方向(Y轴方向)上布置的多个像素。例如，像素阵列可以包括红色像素R、绿色像素G和蓝色像素B。红色像素R中的每个可以包括红色滤色器，绿色像素G中的每个可以包括绿色滤色器，并且蓝色像素B中的每个可以包括蓝色滤色器。
像素阵列中的在第一方向或第二方向上彼此相邻的一对像素可以提供自动对焦像素块APX。包括在自动对焦像素块APX中的像素对可以包括具有相同颜色的滤色器(例如，绿色滤色器或白色滤色器)。包括在自动对焦像素块APX中的像素对可以共享微透镜，并且可以与包括在正常像素中的微透镜相比具有不同的曲率半径。
图像传感器500可以在完全(full)模式和合并(binning)模式下操作。完全模式可以表示对由构成图像传感器的像素阵列的所有单元像素感测的电压执行采样和保持操作以及模数转换操作。合并模式可以表示输出通过对相同类型的像素的输出值进行求和而获得的值作为感测电压。例如，4-和(4-sum，或“4-求和”)模式可以表示输出通过对四个像素的输出进行求和而获得的值作为感测电压。
图15A和图15B是示出图像传感器在4-和模式下的读出方法的概念图。
参照图15A，图像传感器500A可以在第一水平周期期间选择第一行线Row0和第三行线Row2，并且可以同时驱动第一行线Row0和第三行线Row2，以同时读取从连接到第一行线Row0和第三行线Row2的像素输出的像素信号。例如，可以被同时驱动的第一行线Row0和第三行线Row2的像素可以响应于具有相同时序序列的第一像素控制信号PCS1而操作。
参照图15B，图像传感器500B可以在第二水平周期期间选择第二行线Row1和第四行线Row3，并且可以同时驱动第二行线Row1和第四行线Row3，以同时读取从连接到第二行线Row1和第四行线Row3的像素输出的像素信号。与图15A不同，在图15B中，同时驱动的第二行线Row1和第四行线Row3需要单独进行控制。这可能是因为第四行线Row3包括自动对焦像素块APX，并且自动对焦像素块APX需要与正常像素不同地进行控制。因此，第二行线Row1的像素可以响应于第三像素控制信号PCS3而操作，并且包括在第四行线Row3中的像素可以响应于第二像素控制信号PCS2而操作。
图16是示意性地示出根据发明构思的示例实施例的图像传感器的像素电路的图。图16的像素电路可以对应于图14的四个像素。
参照图16，像素电路可以包括光电二极管PD1至PD4、传输晶体管TX1至TX4、复位晶体管RX、驱动晶体管DX、选择晶体管SX等。包括在像素电路中的四个像素可以共享浮置扩散区FD。像素电路可以通过连接到选择晶体管SX的列线COL连接到图像传感器的读出电路，并且读出电路可以通过列线COL获取复位电压和像素电压以生成像素信号。
图17、图18A和图18B是示出图16的像素电路的操作的时序图。
参照图17、图18A和图18B，发送到第一行线Row0和第二行线Row1的第一传输控制信号TG1至第四传输控制信号TG4与发送到第三行线Row2和第四行线Row3的第五传输控制信号TG5至第八传输控制信号TG8仅具有不同的表述，但是可以对应于图16的像素电路中的控制光电二极管PD1至PD4的传输控制信号TG1至TG4。
首先，参照图17，在完全模式下，在第一水平周期D1期间，可以将第一传输控制信号TG1发送到第一行线Row0，并且可以将第五传输控制信号TG5发送到第三行线Row2。在第二水平周期D2期间，可以将第二传输控制信号TG2发送到第一行线Row0，并且可以将第六传输控制信号TG6发送到第三行线Row2。在第三水平周期D3期间，可以将第三传输控制信号TG3发送到第一行线Row0，并且可以将第七传输控制信号TG7发送到第三行线Row2。在第四水平周期D4期间，可以将第四传输控制信号TG4发送到第一行线Row0，并且可以将第八传输控制信号TG8发送到第三行线Row2。
此后，在第五水平周期期间，可以将第一传输控制信号TG1发送到第二行线Row1，并且可以将第五传输控制信号TG5发送到第四行线Row3。在第六水平周期期间，可以将第二传输控制信号TG2发送到第二行线Row1，并且可以将第六传输控制信号TG6发送到第四行线Row3。在第七水平周期期间，可以将第三传输控制信号TG3发送到第二行线Row1，并且可以将第七传输控制信号TG7发送到第四行线Row3。在第八水平周期期间，可以将第四传输控制信号TG4发送到第二行线Row1，并且可以将第八传输控制信号TG8发送到第四行线Row3。
例如，在完全模式中，可以被同时驱动的第一行线Row0和第三行线Row2的像素可以响应于具有相同时序序列的第一像素控制信号PCS1而操作。因此，同时驱动的行线可以共享控制信号线。
参照图18A，在4-和模式下，在第一水平周期D1期间，可以将第一传输控制信号TG1至第四传输控制信号TG4发送到第一行线Row0，并且可以将第五传输控制信号TG5至第八传输控制信号TG8发送到第三行线Row2。图像传感器可以使用在第一水平周期D1期间从第一行线Row0和第三行线Row2的像素输出的像素信号来生成图像。
参照图18B，在4-和模式下，在第二水平周期D2期间，可以将第一传输控制信号TG1至第四传输控制信号TG4发送到第二行线Row1，并且可以将第六传输控制信号TG6发送到第四行线Row3。图像传感器可以使用从第二行线Row1的像素输出的像素信号来生成图像，并且可以使用从第四行线Row3的像素输出的像素信号来实现自动对焦功能。
在图18A的示例实施例中，可以被同时驱动的第一行线Row0和第三行线Row2的像素可以响应于具有相同时序序列的第一像素控制信号PCS1而操作。因此，同时驱动的行线可以共享控制信号线。
在图18B的示例实施例中，可以从第二行线Row1的所有像素读取像素信号以生成图像，但可以从第四行线Row3的像素中的一部分读取像素信号以实现自动对焦功能。因此，第二行线Row1和第四行线Row3需要单独进行控制。因此，同时驱动的行线可以不共享控制信号线。
图19和图20是示出根据发明构思的示例实施例的行驱动器的概念图。
首先，参照图19，当需要四个行驱动器电路RU0至RU3来驱动四个行时，行驱动器可以在行线方向上具有第一宽度W1。
行驱动器电路RU0至RU3中的每个可以包括用于像素控制信号的子单元SU1至SU8。例如，当像素控制信号包括第一传输控制信号(STG)(例如，STG0至STG3)、选择信号(SEL)(例如，SEL0至SEL3)、开关控制信号(SW)(例如，SW0至SW3)、第一复位控制信号(RG)(例如，RG0至RG3)、第二复位控制信号(DRG)(例如，DRG0至DRG3)、第二传输控制信号(TG)(例如，TG0至TG3)、第一驱动电力(MIM_PIX)(例如，MIM_PIX0至MIM_PIX3)和第二驱动电力(RD)(例如，RD0至RD3)时，子单元SU1至SU8可以对应于像素控制信号(STG、SEL、SW、RG、DRG、TG、MIM_PIX和RD)中的每个(例如，子单元SU1至SU8可以与像素控制信号(STG、SEL、SW、RG、DRG、TG、MIM_PIX和RD)一一对应)。子单元SU1至SU8中的每个可以包括解码器、逻辑、电平移位器和驱动器。在本说明书中，子单元SU1至SU8可以在行线方向上布置，并且子单元SU1至SU8中的每个所包括的解码器、逻辑、电平移位器和驱动器也可以在行线方向上布置。公开不限于行驱动器的该布置，因此，根据另一示例实施例，行驱动器可以以不同的布置设置。
当行驱动器电路RU0被设置为驱动四个行时，行驱动器电路RU0可以针对子单元SU1至SU8中的每个而分离，并且可以在列线方向上设置。因此，行驱动器可以在行线方向上具有第二宽度W2，并且第二宽度W2可以比第一宽度W1窄。因此，可以减小行驱动器的尺寸。
参照图20，当需要行驱动器电路RU0驱动四个行时，子单元SU1至SU8可以针对解码器、逻辑、电平移位器和驱动器而从行驱动器电路RU0分离，以在列线方向上布置。因此，行驱动器可以在行线方向上具有第三宽度W3，并且第三宽度W3可以比第一宽度W1窄。因此，可以减小行驱动器的尺寸。
在下文中，将参照图21A和图21B描述减小行驱动器的宽度的效果。
图21A是图像传感器的平面图的对比示例，并且图21B是根据发明构思的示例实施例的图像传感器的平面图。
参照图21A和图21B，第二过孔区域VA2可以在其上包括过孔线BA和在过孔线BA之间的布线区域MA。过孔线BA可以包括形成在第二层CH2的第二过孔区域VA2与在第二层CH2上的第一层的第一过孔区域之间的过孔。过孔可以形成从行驱动器AC3连接到像素阵列的控制信号线。布线区域MA可以指形成有用于将电力从逻辑电力垫PAD供应到逻辑电路LC的电力线PL的区域。
与图21A的行驱动器相比，图21B的行驱动器AC3可以在行线方向上具有减小的宽度。随着行驱动器AC3的宽度减小(例如，随着包括在行驱动器AC3中的行驱动器电路的数量减少)，包括在过孔线BA中的过孔的数量也可以减少。因此，过孔线BA之间的间隙可以增大。当过孔线BA之间的间隙可以增大时，将被形成在布线区域MA中的电力线PL的面积可以增大。例如，图21B的电力线PL的宽度b可以比图21A的电力线PL的宽度a宽。因此，可以向逻辑电路LC供应足够的电力。
图22是示出根据发明构思的示例实施例的行驱动器的概念图。
参照图22，当需要四个行驱动器电路RU0至RU3来驱动四个行时，行驱动器可以在列线方向上具有第一长度H1。当需要行驱动器电路RU0来驱动四个行时，行驱动器可以在列线方向上具有第二长度H2。第二长度H2可以小于第一长度H1。因此，可以减小行驱动器的尺寸。
在下文中，将参照图23和图24描述减小行驱动器的长度的效果。
图23和图24是根据发明构思的示例实施例的图像传感器的平面图。
参照图23，行驱动器AC3的长度可以在列线方向上减小。可以减小行驱动器AC3的长度以在列线方向上将行驱动器AC3划分为第一行驱动器AC3-1和第二行驱动器AC3-2。类似于行驱动器AC3，第二过孔区域VA2也可以被划分为与第一行驱动器AC3-1对应的第一子过孔区域VA2-1和与第二行驱动器AC3-2对应的第二子过孔区域VA2-2。
逻辑电路LC可以包括第一区域LC1和第二区域LC2。第一区域LC1可以设置在包括在第一层中的像素阵列区域下方。第一区域LC1的面积可以大于第二区域LC2的面积。第二区域LC2可以在行线方向上与第一区域LC1相邻地设置。第二区域LC2可以在列线方向上设置在第一行驱动器AC3-1与第二行驱动器AC3-2之间。第二区域LC2可以通过电力线PL从逻辑电力垫PAD接收电力。因此，向逻辑电路LC供应电力的电力线PL可以在与第二层CH2的平面平行的方向上与行驱动器AC3-1和AC3-2分离。因此，可以用作电力线PL的堆叠层的数量可以增加。因此，可以向逻辑电路LC供应足够的电力。另外，未被行驱动器AC3-1和AC3-2占据的空间可以用作逻辑电路LC的区域。
另外，第二模拟电路AC2可以被设置为在行线方向上与第一模拟电路AC1相邻，以高效地使用模拟电路。
参照图24，行驱动器AC3的长度可以在列线方向上减小。可以减小行驱动器AC3的长度以确保用于逻辑电路LC的空间。
逻辑电路LC可以包括第一区域LC1、第二区域LC2和第三区域LC3。第一区域LC1可以设置在包括在第一层中的像素阵列区域下方。第一区域LC1的面积可以大于第二区域LC2的面积和第三区域LC3的面积。第二区域LC2和第三区域LC3可以被设置为在行线方向上与第一区域LC1相邻。行驱动器AC3可以在列线方向上设置在第二区域LC2与第三区域LC3之间。第二区域LC2和第三区域LC3中的至少一个可以通过电力线PL从逻辑电力垫PAD接收电力。因此，向逻辑电路LC供应电力的电力线PL可以在与第二层CH2的平面平行的方向上与行驱动器AC3分离。
根据发明构思的示例实施例，随着行驱动器的长度减小，多个堆叠层之中的可以用作电力线PL的堆叠层的数量可以增加。例如，可以向逻辑电路LC供应足够的电力。
与参照图23描述的那些类似，可以用作电力线PL的堆叠层的数量可以增加。因此，可以向逻辑电路LC供应足够的电力。另外，原本被行驱动器AC3占据的空间可以被用作逻辑电路LC的区域。
另外，可以在行线方向上与第一模拟电路AC1相邻地布置第二模拟电路AC2，以高效地使用模拟电路。
图25和图26是示意性地示出根据发明构思的示例实施例的包括图像传感器的电子装置的视图。
参照图25，电子装置1000可以包括相机模块组1100、应用处理器1200、PMIC 1300和/或外部存储器1400。
相机模块组1100可以包括多个相机模块1100a、1100b和1100c。尽管图25示出了其中布置有三个相机模块1100a、1100b和1100c的示例实施例，但是公开不限于此。因此，根据另一示例实施例，相机模块组1100可以被修改为仅包括两(2)个相机模块。另外，在一些示例实施例中，相机模块组1100可以被修改和实现为包括n个(其中，n是4或更大的自然数)相机模块。另外，在一些示例实施例中，包括在相机模块组1100中的多个相机模块1100a、1100b和1100c中的至少一个可以由根据图1至图24中描述的示例实施例之中的示例实施例的图像传感器实现。
参照图26，将更详细地描述相机模块1100b的配置，但是以下描述可以等同地应用于根据示例实施例的其他相机模块1100a和1100c。
根据图26中所示的示例实施例，相机模块1100b可以包括棱镜1105、光路折叠元件(以下称为“OPFE”)1110、致动器1130、图像感测装置1140和存储装置1150。
棱镜1105可以包括光反射材料的反射表面1107，以改变外部入射的光L的路径。
根据示例实施例，棱镜1105可以将在第一方向X上入射的光L的路径改变为与第一方向X垂直的第二方向Y。另外，棱镜1105可以使光反射材料的反射表面1107围绕中心轴1106在方向A上旋转，并且/或者可以使中心轴1106在方向B上旋转，以将在第一方向X上入射的光L的路径改变为与第一方向X垂直的第二方向Y。在一些示例实施例中，OPFE 1110也可以在与第一方向X和第二方向Y垂直的第三方向Z上移动。
根据示例实施例，棱镜1105在方向A上的最大旋转角度在正(+)方向上可以是15度或更小，并且在负(-)方向上可以大于15度。然而，公开不限于图26中所示的程度。
根据示例实施例，棱镜1105可以在方向B的正(+)方向或负(-)方向上移动大约20度，或者移动在10度与20度之间，或者移动在15度与20度之间。在一些示例实施例中，移动角度可以是：可以在方向B的正(+)方向或负(-)方向上以相同角度移动的角度，或者可以移动到在约1度的范围内几乎相同的角度。
根据示例实施例，棱镜1105可以在与中心轴1106的延伸方向平行的第三方向(例如，方向Z)上移动光反射材料的反射表面1107。
OPFE 1110可以包括例如m(其中，m是正整数)组(或m个)的光学透镜。m个光学透镜可以在第二方向Y上移动以改变相机模块1100b的光学变焦比。例如，如果相机模块1100b的基础光学变焦放大率是Z，则当包括在OPFE 1110中的m个光学透镜移动时，相机模块1100b的光学变焦放大率可以改变为具有3Z、4Z或5Z或者更高的光学变焦放大率。
致动器1130可以将OPFE 1110或光学透镜(在下文中，称为光学镜头)移动到特定位置。例如，为了精确感测，致动器1130可以调节光学镜头的位置，以将图像传感器1142定位在光学镜头的焦距处。
图像感测装置1140可以包括图像传感器1142、控制逻辑1144和存储器1146。图像传感器1142可以使用通过光学镜头提供的光L来感测将被感测的对象的图像。控制逻辑1144可以控制相机模块1100b的整体操作。例如，控制逻辑1144可以根据通过控制信号线CSLb提供的控制信号来控制相机模块1100b的操作。根据示例实施例，控制逻辑1144可以包括电子组件和/或电路。
存储器1146可以存储相机模块1100b的操作所需的信息(诸如，校准数据1147)。校准数据1147可以包括相机模块1100b使用外部提供的光L生成图像数据所需的信息。校准数据1147可以包括例如上述关于旋转程度(旋转角度)的信息、关于焦距的信息、关于光轴的信息等。当相机模块1100b以其焦距根据光学镜头的位置改变的多状态相机的形式实现时，校准数据1147可以包括用于光学镜头的每个位置(或状态)的焦距值以及与自动对焦有关的信息。
存储装置1150可以存储由图像传感器1142感测的图像数据。存储装置1150可以设置在图像感测装置1140外部，并且可以以与构成图像感测装置1140的传感器芯片堆叠的形式实现。根据示例实施例，存储装置1150可以被实现为电可擦除可编程只读存储器(EEPROM)，但是公开不限于此。因此，根据其他示例实施例，可以使用其他类型的存储装置。
一起参照图25和图26，根据示例实施例，多个相机模块1100a、1100b和1100c可以分别包括致动器1130。因此，多个相机模块1100a、1100b和1100c可以根据包括在其中的致动器1130的操作而分别包括相同或不同的校准数据1147。
根据示例实施例，多个相机模块1100a、1100b和1100c之中的相机模块(例如，1100b)可以是上述包括棱镜1105和OPFE 1110的折叠透镜型相机模块，并且其余的相机模块(例如，1100a或1100c)可以是不包括棱镜1105和OPFE 1110的垂直型相机模块，但是公开不限于此。
在一些示例实施例中，多个相机模块1100a、1100b和1100c之中的相机模块(例如，1100c)可以是用于使用例如红外线(IR)提取深度信息的垂直型深度相机。在一些示例实施例中，应用处理器1200可以将从深度相机提供的图像数据与从另一相机模块(例如，1100a或1100b)提供的图像数据合并以生成3D深度图像。
根据示例实施例，多个相机模块1100a、1100b和1100c之中的至少两个相机模块(例如，1100a和1100b)可以具有不同的视场(例如，视场角)。根据示例实施例，例如，多个相机模块1100a、1100b和1100c之中的至少两个相机模块(例如，1100a和1100b)的光学镜头可以彼此不同，但是公开不限于此。
根据示例实施例，多个相机模块1100a、1100b和1100c中的每个的视场角可以不同。根据示例实施例，包括在多个相机模块1100a、1100b和1100c中的每个中的光学镜头也可以彼此不同，但是公开不限于此。
根据示例实施例，多个相机模块1100a、1100b和1100c中的每个可以被布置为彼此物理分离。例如，可以不按照多个相机模块1100a、1100b和1100c来划分和使用一个图像传感器1142的感测区域，而是可以在多个相机模块1100a、1100b和1100c中的每个内部设置独立的图像传感器1142。
返回参照图25，应用处理器1200可以包括图像处理装置1210、存储器控制器1220和内部存储器1230。应用处理器1200可以被实现为与多个相机模块1100a、1100b和1100c分离。例如，应用处理器1200和多个相机模块1100a、1100b和1100c可以被实现为彼此分离为单独的半导体芯片。
图像处理装置1210可以包括多个子图像信号处理器1212a、1212b和1212c、图像生成器1214以及相机模块控制器1216。
图像处理装置1210可以包括与相机模块1100a、1100b和1100c的数量对应的多个子图像信号处理器1212a、1212b和1212c。
从相机模块1100a、1100b和1100c中的每个生成的图像数据可以通过彼此分离的图像信号线ISLa、ISLb和ISLc提供给对应的子图像信号处理器1212a、1212b和1212c。例如，可以通过图像信号线ISLa将从相机模块1100a生成的图像数据提供给子图像信号处理器1212a，可以通过图像信号线ISLb将从相机模块1100b生成的图像数据提供给子图像信号处理器1212b，并且可以通过图像信号线ISLc将从相机模块1100c生成的图像数据提供给子图像信号处理器1212c。可以使用例如基于移动产业处理器接口(MIPI)的相机串行接口(CSI)来执行这种图像数据的发送，但是公开不限于此。
根据示例实施例，一个子图像信号处理器可以被设置为对应于多个相机模块。例如，子图像信号处理器1212a和子图像信号处理器1212c可以不被实现为如所示出地彼此分离，而是可以被实现为集成到单个子图像信号处理器中，并且从相机模块1100a和相机模块1100c提供的图像数据可以由选择元件(例如，复用器)等选择，然后可以被提供给集成的子图像信号处理器。
提供给子图像信号处理器1212a、1212b和1212c中的每个的图像数据可被提供给图像生成器1214。图像生成器1214可以根据图像生成信息或模式信号来使用从子图像信号处理器1212a、1212b和1212c中的每个提供的图像数据以生成输出图像。
具体地，图像生成器1214可以根据图像生成信息或模式信号来合并从具有不同视场角的相机模块1100a、1100b和1100c生成的图像数据中的至少一部分，以生成输出图像。另外，图像生成器1214可以通过根据图像生成信息或模式信号选择从具有不同视角的相机模块1100a、1100b和1100c生成的图像数据中的一个来生成输出图像。
根据示例实施例，图像生成信息可以包括变焦信号或变焦因子。根据示例实施例，模式信号可以是例如基于由用户选择的模式的信号。
当图像生成信息是变焦信号(例如，变焦因子)并且相机模块1100a、1100b和1100c中的每个具有不同的视场(例如，不同的视场角)时，图像生成器1214可以根据变焦信号的类型而不同地操作。例如，当变焦信号是第一信号时，在合并从相机模块1100a输出的图像数据和从相机模块1100c输出的图像数据之后，合并的图像信号和从相机模块1100b输出的图像数据(未在合并中使用)可以用于生成输出图像。当变焦信号是与第一信号不同的第二信号时，图像生成器1214可以不执行这种图像数据合并，并且可以选择从相机模块1100a、1100b和1100c中的每个输出的图像数据中的一个，以创建输出图像。示例实施例不限于此，并且可以根据需要修改和执行处理图像数据的方法。
根据示例实施例，图像生成器1214可以从多个子图像信号处理器1212a、1212b和1212c之中的至少一个子图像信号处理器接收具有不同曝光时间点的多条图像数据，并且可以针对多条图像数据处理高动态范围(HDR)，以生成具有增大的动态范围的合并的图像数据。
相机模块控制器1216可以向相机模块1100a、1100b和1100c中的每个提供控制信号。从相机模块控制器1216生成的控制信号可以通过彼此分离的控制信号线CSLa、CSLb和CSLc提供给对应的相机模块1100a、1100b和1100c。
根据图像生成信息(包括变焦信号)或模式信号，多个相机模块1100a、1100b和1100c中的一个可以被指定为主相机(例如，1100b)，并且其余的相机模块(例如，1100a和1100c)可以被指定为从相机。这样的信息可以包括在控制信号中，并且可以通过彼此分离的控制信号线CSLa、CSLb和CSLc提供给对应的相机模块1100a、1100b和1100c。
可以根据变焦因子或操作模式信号来改变作为主装置和从装置操作的相机模块。例如，当相机模块1100a的视场角比相机模块1100b的视场角宽并且变焦因子指示低变焦放大率时，相机模块1100b可以作为主装置操作，并且相机模块1100a可以作为从装置操作。当变焦因子指示高变焦放大率时，相机模块1100a可以作为主装置操作，并且相机模块1100b可以作为从装置操作。
根据示例实施例，从相机模块控制器1216提供给相机模块1100a、1100b和1100c中的每个的控制信号可以包括同步使能信号。例如，当相机模块1100b是主相机并且相机模块1100a和1100c是从相机时，相机模块控制器1216可以向相机模块1100b发送同步使能信号。接收到这样的同步使能信号的相机模块1100b可以基于同步使能信号生成同步信号，并且可以通过同步信号线SSL将生成的同步信号发送到相机模块1100a和1100c。相机模块1100b以及相机模块1100a和1100c可以与同步信号同步，以将图像数据发送到应用处理器1200。
根据示例实施例，从相机模块控制器1216提供给多个相机模块1100a、1100b和1100c的控制信号可以包括根据模式信号的模式信息。基于该模式信息，多个相机模块1100a、1100b和1100c可以在与感测速率相关的第一操作模式和第二操作模式下操作。
在第一操作模式下，多个相机模块1100a、1100b和1100c可以以第一速率生成图像信号(例如，生成第一帧速率的图像信号)，可以以比第一速率高的第二速率对生成的图像信号进行编码(例如，编码出具有比第一帧速率高的第二帧速率的图像信号)，并且可以将编码的图像信号发送到应用处理器1200。在一些示例实施例中，第二速率可以是第一速率的30倍或更小。
应用处理器1200可以将接收的图像信号(例如，编码的图像信号)存储在内部存储器1230中或存储在应用处理器1200外部的外部存储器1400中，然后可以从内部存储器1230或外部存储器1400读取编码的图像信号，可以对读取的图像信号进行解码，并且可以显示基于解码的图像信号生成的图像数据。例如，图像处理装置1210的多个子图像信号处理器1212a、1212b和1212c之中的对应的子图像信号处理器可以对读取的图像信号进行解码，并且还可以对解码的图像信号执行图像处理。
在第二操作模式下，多个相机模块1100a、1100b和1100c可以以比第一速率低的第三速率生成图像信号(例如，生成比第一帧速率低的第三帧速率的图像信号)，并且可以将图像信号发送到应用处理器1200。提供给应用处理器1200的图像信号可以是未编码的信号。应用处理器1200可以对接收的图像信号执行图像处理，或者可以将接收的图像信号存储在内部存储器1230或外部存储器1400中。
PMIC 1300可以将电力(例如，电源电压)供应到多个相机模块1100a、1100b和1100c中的每个。例如，在应用处理器1200的控制下，PMIC 1300可以通过电力信号线PSLa向相机模块1100a供应第一电力，可以通过电力信号线PSLb向相机模块1100b供应第二电力，并且可以通过电力信号线PSLc向相机模块1100c供应第三电力。
PMIC 1300可以响应于来自应用处理器1200的电力控制信号PCON而生成与多个相机模块1100a、1100b和1100c中的每个对应的电力，并且还可以调节电力的电平。电力控制信号PCON可以包括用于多个相机模块1100a、1100b和1100c的每个操作模式的电力调节信号。例如，操作模式可以包括低电力(低功率)模式。在一些示例实施例中，电力控制信号PCON可以包括关于在低电力模式下操作的相机模块和将被设定的电力的电平的信息。提供给多个相机模块1100a、1100b和1100c中的每个的电力的电平可以彼此相同或不同。此外，可以动态地改变电力的电平。
在根据发明构思的示例实施例的图像传感器中，由于一个行驱动器电路可以控制多个行，因此包括在行驱动器中的行驱动器电路的数量可以被减少。
因此，可以减小行驱动器的尺寸。当行驱动器的尺寸减小时，从逻辑电力垫向逻辑电路供应电力的电力线的宽度可以增大。此外，可以用作电力线的堆叠层的数量可以增大。因此，可以具有向逻辑电路供应足够的电力的效果。
此外，可以减少从行驱动器连接到像素阵列的控制信号线的数量。因此，连接到像素阵列的控制信号线的布线可以是容易的。
发明构思的各种优点和效果不限于上述内容，并且可以在描述发明构思的特定实施例的过程中被更容易地理解。
虽然以上已经示出和描述了示例实施例，但是对于本领域技术人员将明显的是，在不脱离如由所附权利要求限定的发明构思的范围的情况下，可以进行修改和变化。

Claims (20)

1.一种图像传感器，所述图像传感器包括：
第一层，包括像素阵列区域，像素阵列区域具有沿多条行线和多条列线布置的多个像素；以及
第二层，包括行驱动器，行驱动器被配置为：选择所述多条行线中的至少一部分作为选择的行线，生成驱动选择的行线的像素控制信号，并且将像素控制信号输出到控制信号线，
其中，选择的行线共享控制信号线，
选择的行线在第一层的分支点处从控制信号线共同接收像素控制信号，并且
像素控制信号同时驱动选择的行线。
2.如权利要求1所述的图像传感器，其中，分支点被设置为与包括在第一层中的像素阵列区域的边界相邻。
3.如权利要求2所述的图像传感器，其中，第一层包括第一过孔区域，并且
第二层包括第二过孔区域，
其中，控制信号线通过第一过孔区域和第二过孔区域从行驱动器连接到分支点，并且
第二过孔区域在与第一层的上表面垂直的方向上不与像素阵列区域叠置。
4.如权利要求1所述的图像传感器，其中，由选择的行线共享的控制信号线的数量小于选择的行线的数量，并且等于包括在一行中的行线的数量。
5.如权利要求1所述的图像传感器，其中，选择的行线基于像素控制信号被同时驱动，并且从选择的行线的像素输出的像素信号被同时读取。
6.如权利要求1所述的图像传感器，其中，行驱动器包括生成像素控制信号的多个行驱动器电路，并且
用于驱动选择的行线的像素控制信号由同一行驱动器电路生成。
7.一种图像传感器，所述图像传感器包括：
第一层，包括像素阵列区域，像素阵列区域具有沿多条行线和多条列线布置的多个像素；以及
第二层，包括行驱动器，行驱动器被配置为：选择所述多条行线中的至少一部分作为选择的行线，生成驱动选择的行线的像素控制信号，并且通过控制信号线将像素控制信号供应到选择的行线，
其中，行驱动器包括多个行驱动器电路，
所述多条行线之中的在第一水平周期期间被选择的第一行线从共有的行驱动器电路接收第一像素控制信号，
所述多条行线之中的在第一水平周期之后的第二水平周期期间被选择的第二行线中的每条从单独的行驱动器电路接收第二像素控制信号。
8.如权利要求7所述的图像传感器，其中，第一行线共享控制信号线，
第一行线在第一层的分支点处从共有的控制信号线共同接收第一像素控制信号。
9.如权利要求8所述的图像传感器，其中，分支点被设置为在第一层中与像素阵列区域的边界相邻。
10.如权利要求8所述的图像传感器，其中，由第一行线共享的控制信号线的数量小于第一行线的数量，并且等于包括在一行中的第一行线的数量。
11.如权利要求7所述的图像传感器，其中，图像传感器被配置为：
在第一水平周期期间使用从第一行线的像素输出的第一像素信号来生成图像，以及
在第二水平周期期间使用从第二行线的像素输出的第二像素信号来执行自动对焦功能。
12.如权利要求7所述的图像传感器，其中，在第一水平周期期间，第一行线基于第一像素控制信号被同时驱动，并且从第一行线的像素输出的第一像素信号被同时读取。
13.如权利要求12所述的图像传感器，其中，在第二水平周期期间，第二行线基于第二像素控制信号被同时驱动，并且从第二行线的像素输出的第二像素信号被同时读取。
14.一种图像传感器，所述图像传感器包括：
第一层，包括像素阵列区域，像素阵列区域具有沿多条行线和多条列线布置的多个像素；以及
第二层，包括行驱动器，行驱动器被配置为：选择所述多条行线中的至少一部分作为选择的行线，生成驱动选择的行线的像素控制信号，并且通过控制信号线将像素控制信号供应到选择的行线，
其中，第二层包括包含多个晶体管的逻辑电路，
其中，将电力供应到逻辑电路的电力线在与第二层的平面平行的方向上与行驱动器分离。
15.如权利要求14所述的图像传感器，其中，逻辑电路包括第一区域、第二区域和第三区域，
其中，第一区域设置在像素阵列区域下方，
第一区域的面积大于第二区域的面积和第三区域的面积，
第二区域和第三区域被设置为在行线方向上与第一区域相邻，
行驱动器在列线方向上设置在第二区域与第三区域之间。
16.如权利要求15所述的图像传感器，其中，第二区域和第三区域中的至少一个通过电力线接收电力。
17.如权利要求14所述的图像传感器，其中，逻辑电路包括第一区域和第二区域，
其中，第一区域设置在像素阵列区域下方，
第一区域的面积大于第二区域的面积，
第二区域被设置为在行线方向上与第一区域相邻，
行驱动器包括多个行驱动器，并且
第二区域在列线方向上设置在所述多个行驱动器之间。
18.如权利要求17所述的图像传感器，其中，第二区域通过电力线接收电力。
19.如权利要求14所述的图像传感器，其中，选择的行线在第一层的分支点处从共有的控制信号线共同接收像素控制信号，
其中，控制信号线通过第二层的第二过孔区域和第一层的第一过孔区域从行驱动器连接到分支点。
20.如权利要求19所述的图像传感器，其中，第二过孔区域在与第一层的上表面垂直的方向上不与像素阵列区域叠置。
CN202210493010.8A 2021-05-18 2022-05-07 图像传感器 Pending CN115379141A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210064146A KR20220156296A (ko) 2021-05-18 2021-05-18 이미지 센서
KR10-2021-0064146 2021-05-18

Publications (1)

Publication Number Publication Date
CN115379141A true CN115379141A (zh) 2022-11-22

Family

ID=84060226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210493010.8A Pending CN115379141A (zh) 2021-05-18 2022-05-07 图像传感器

Country Status (3)

Country Link
US (1) US20220377268A1 (zh)
KR (1) KR20220156296A (zh)
CN (1) CN115379141A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3288081B1 (en) * 2015-04-24 2022-07-27 Sony Group Corporation Solid state image sensor and electronic device comprising the same

Also Published As

Publication number Publication date
KR20220156296A (ko) 2022-11-25
US20220377268A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US9712767B2 (en) Solid-state imaging device and electronic equipment
TW201540072A (zh) 攝像元件、電子機器
US11588988B2 (en) Image sensor and binning method thereof
US11848338B2 (en) Image sensor
KR20220132069A (ko) 이미지 센서
CN114245045A (zh) 图像传感器及其操作方法
CN113824904A (zh) 具有在其中具有双输出电路的像素的图像传感器
CN115379141A (zh) 图像传感器
US20220344389A1 (en) Image sensor
JP2022186618A (ja) イメージセンサ及びイメージセンサの製造方法
EP4187914A1 (en) Image sensor and autofocusing method of the same
KR20220086945A (ko) 이미지 센서의 픽셀 그룹 및 픽셀 어레이
US20230005980A1 (en) Image sensor
WO2023013261A1 (ja) 固体撮像素子および電子機器
US20220408038A1 (en) Image sensing device
KR20220054143A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
KR20220086030A (ko) 이미지 센서
CN114497095A (zh) 像素阵列和包括其的图像传感器
KR20220077735A (ko) 이미지 센서 및 이미지 센서의 픽셀 어레이
KR20230014551A (ko) 이미지 센서, 이미지 처리 장치 및 이미지 처리 방법
KR20220047140A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서
JP2024012182A (ja) イメージセンサ及びそれを含む電子装置
JP2022183072A (ja) イメージセンサおよびイメージ信号処理方法
KR20240010387A (ko) 이미지 센서 및 이를 포함하는 전자 장치
CN115440753A (zh) 图像传感器的像素阵列及其制造方法和图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination