TW201112639A - Apparatus and method for generating small-size spread spectrum clock signal - Google Patents
Apparatus and method for generating small-size spread spectrum clock signal Download PDFInfo
- Publication number
- TW201112639A TW201112639A TW098143220A TW98143220A TW201112639A TW 201112639 A TW201112639 A TW 201112639A TW 098143220 A TW098143220 A TW 098143220A TW 98143220 A TW98143220 A TW 98143220A TW 201112639 A TW201112639 A TW 201112639A
- Authority
- TW
- Taiwan
- Prior art keywords
- clock signal
- modulation
- amplitude
- frequency
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
201112639 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種時脈訊號之產生裝置及方法,特別是一種 小展頻時脈訊號之產生裝置及方法。 【先前技術】 由於技術發展帶來高速數位系統趨勢之緣故,電磁干擾 (Electro-Magnetic Interference ; EMI)出現並且成為待解決之挑 戰性問題。為了緩和電磁干擾,在初始階段應用電磁干擾濾波器 或者電磁干擾屏蔽。然而,電磁干擾濾波器或電磁干擾屏蔽之使 用並非成本低效益咼,並且存在技術限制。這就是近來展頻時脈 產生器(Spread Spectrum Clock Generator; SSCG)被普及之原因。 為了減少電磁干擾,展頻時脈產生器調變在特定頻率具有高能量 之參考訊號,成為在預定頻宽之頻率中相對此參考訊號具有低能 量之汛號。因為時脈訊號藉由展頻時脈產生器在特定頻帶範圍内 展開’而並非被固疋於某個特定頻率,此特定頻率之時脈訊號之 月匕篁被分散,因此時脈訊號不會對鄰接的電子電路產生電磁干擾。 現在結合「第1圖」描述習知展頻時脈產生器。 「第1圖」所7F係為習知展頻時脈產生器之方塊圖。習知展 頻時脈產生器包含前置除輸(prc_divito) 1G、相_率制器 12、電荷幫浦14、迴路誠器16、組合㈣、壓控減器(v〇itage c〇n_0scillator; vco) 20、調變控制器 22、多工器(Μυχ) 201112639 24以及回饋除頻器(feedback divider) 26。相位頻率偵測器I〗、 電荷幫浦14、迴路濾波器16、壓控振盪器2〇以及回饋除頻器% 共同形成典型的鎖相迴路(Phase Locked Loop ; PLL)。 「第1圖」所示之習知展頻時脈產生器包含用於鎖相迴路之 調變之方塊,從而執行展頻功能。依照以下四種方法很大程度上 可實現展頻。 其中之一係為透過調變控制器22精細地控制回饋除頻器26。 另一展頻方法係為透過調變控制器22直接地應用調變電壓至 迴路遽波H 16。碰電齡組合器18巾與迴猶波^ 16之輸出 組合。 第三展頻方法係為透過調變控制器22提供調變資訊至電荷幫 浦 14。 ° 第四展頻方法係透過調變控 22與多工器24控制壓控振 盪器2〇之輸出相位。調變控制器22為多工器24產生選擇訊號。 使用前述方法之展頻時脈產生器應該無失真地傳送幾十kHz 至幾百kHz範圍之典型調魏率。為此,鎖相迴路之頻寬應該被 設置為低,大約為碰頻率之十分之―,就是說從幾kHz至幾+ kHz 〇 隨著調變鱗變低,鎖相猶之敏應該減少。因此,迴路 滤波器16之電容應雜增加為幾納法(ηρ)或者幾納法以上。但 是難以整合這_納法電容之電容器於晶片上。為此顧,大多 5 201112639 數展頻鎖相迴路採科赠波器。使_外_㈣增加成本。 【發明内容】 因此本發明之目的在於提供一種時脈訊號之產生裝置及方 法’實質上避免習知技術之限制與缺陷所導致的一或多個問題。 本毛明之目的在於提供—種小展頻時脈訊號之產生裝置及方 法,其中透過補償迴_波器之龍之調變以及健應用調變至 壓控振盈器之輸出,迴路滤波器獨立於調變頻率被實施。 本發明其他的優點、目的和特徵將在如下的說明書中部分地 加以闡述’並且本發明其他的優點、目的和特徵對於本領域的普 通技術人員來說,可以透過本翻如下的得以部分地理解或 者可以從本發明的實射得出。本發_目的和其它優點可以透 、本發月所减的細書和巾請專利朗帽職明的結構並結 合圖式部份,得以實現和獲得。 為了獲得本發明的這些目的和其他特徵,現料發明作具體 化和概括性的描述,—種小展頻時脈之產生器包含··前置除頻 器’用於透過除頻外部時脈訊號產生參树脈訊號 ;相位頻率偵 測器祕制參考時脈峨與啸時脈峨之_鮮與相位 差值’並且輸出侧之_與她差值作為錯誤織;電荷幫浦, 用於依纖輯_H,驗譲從電荷幫 浦接收之1流對應之受控輕;調變控制器,用於依照調變控制 减產生_振幅;調變器,用於依照調變振幅調變此受控電壓; 201112639 壓控振盪器’胁輸出振贿脈職作為外辦脈訊號之展頻樣 式,振盪時脈訊號包含依照調變受控電壓振盪之頻率;回饋除頻 器,用於透猶航振請脈峨產纽較魏滅;解調控制 器,用於產生解調振幅,以用於補償調變振幅;以及解調器,用 於依照解織幅補償迴職波n輸出的受控電壓之調變。 依照本發明之另-方面,—種小展_脈訊號之產生方法包 含.透過除頻外料脈訊號’產生參考時脈峨:細參考時脈 ίΐ號與比較時脈訊號之間的頻率與相位差值作為錯誤訊號,依照 調變控f!訊號調變與電流對應之受控電壓,輸出包含依照調變受 控電壓振之缝時脈織作為外部時脈贱之展頻樣 、透過此除頻振盪時脈訊號以產生比較時脈訊號;以及依 照解調振幅觸受控·之調變,此解調振幅被產生以用於補償 調變振幅。 可以理解的疋,如上所述的本發明之概括說明和隨後所述的 發月之詳、.,田說明均是具有代表性和轉性的說明,並且是為了 進-步揭林翻之申料利範圍。 【實施方式】 見在將、、°合圖式部份對本發明的較佳實施方式作詳細說明。 其中在讀圖式部份中所使用__參考標贼表相同或同類 部件。 '將&述本發明代錄實施丨狀時脈訊號之產生裝置及方 201112639 法。 •考「第2圖」、「第3圖」、「第4圖」、「第5圖」與「第6 圖」以下將描述本發明代表性實施例之小展頻時脈產生器之配置 及作業。 第2圖」、「第3圖」、「第4圖」、「第$圖」與「第6圖」 所示係為本發明代表性實施例之小展頻時脈產生器之方塊圖。 »月參考「第2圖」’本發明代表性實施例之小展頻時脈產生器 包含則置除頻器40、相位頻率偵測器似、電荷幫浦糾、迴路遽波 器46、調變器48、壓控振盡器5〇、調變控制器52、回饋除頻器 54、解調控制器7〇以及解調器72。 ,參考「第3圖」,本發明另一代表性實施例之小展頻時脈產 生器包含前置除頻1 40、相位頻率偵測器42、電荷幫浦44、迴路 濾波器46、調變器48、壓控振逮器5〇、調變控制器%、回饋除 頻器54、解調控制器80以及解調器82。 清參考「第4 ®」’本發㈣-代表性實施例之小展頻時脈產 生器包含前置除魅40、相位頻率_器42、電荷幫浦44、迴路 驗器46、調變器48、壓控減器5〇、調變控制器%、回饋除 頻器54、解調控制器90以及解調器92。 /青參考「第5圖」,本發㈣-代表性實施例之小展頻時脈產 生器包含前置除_ 40、她鮮_器42、電料浦44、迴路 遽波器46、調變器48、壓控振盪器5G、調變控制器Μ、回饋除 201112639 頻器54、解調控制器100以及解調器102。 請參考「第6圖」’本發明另-代表性實施例之小展頻時脈產 生器包含前置除頻器40、相位頻率_器42、電荷幫浦44、迴路 渡波器46、調變器48、壓控振蘯器5〇、調變控制器a、回饋除 頻器54、解調控制器n〇以及解調器112。 「第5圖」與 以下將描述「第2圖」、「第3圖」、「第4圖 「第6圖」所示之小展頻時脈產生器之共同元件。 前置除頻器40用Μ劃分透過輸入槔_接收之外部時㈣ 號CLKI之辭(應分頻),並且輸出分頻結果作為參考時脈訊 號CLKR。例如,μ為正整數。 相位頻率侧1 42侧此參树脈峨與比㈣觀號之間 的鮮與她差值,並且輸⑽鮮與她差值作為舰訊號现 與DN至電荷幫浦44。 例如,相位頻率偵測器42偵測到參树脈訊號與比較時脈訊 號之間的上升縣值,並且触她差伽^现與⑽作為錯誤 δίΐ號,包含與偵測結果對應之之脈衝寬度。 電前浦44依照錯誤訊號Up與DN輸出電流至迴路濾波器 46。 例如,電荷幫浦44供應正電流(供應電流 source current)至 迴路遽波II 46以回應錯誤訊號yp,供應負電流(汲人電流娜 current)至迴路濾波器46以回應錯誤訊號DN。 201112639 迴路遽波器46輪出受控電壓cv至調變器48,與從電荷幫浦 44接收之電流一致。 就是說,迴路遽波器#整合從電荷幫浦Μ接收之電流,並 且輸出整合結果作騎減壓cv。迴路濾波器%係為低通遽波 裔(LPF),由電阻器(圖中未表示)與電容器(圖中未表示)組成。 因為電阻11與電容器之低通紐ϋ配置眾所周知,所以本文 不對此作詳細描述。 調篗控制器52產生調變振幅(mocjuiati〇n magnitude),即調 變電壓,與透過輸入埠沉2接收之調變控制訊號對應。 依照從s周變控制器52接收的調變振幅,調變器48調變受控 電壓CV,並且輸出調變結果至壓控振盪器%。因此,調變器48 增加調隻電壓至文控電壓CV,並且輸出總和作為調變受控電壓。 壓控振盪器50接收來自調變器48之調變受控電壓,並且透 過輸出埠OUT輸出振盪時脈訊號CLK0作為外部時脈訊號之展頻 樣式(version) ’振盪時脈訊號CLKO包含依照調變控制訊號振盪 之頻率。 回饋除頻器54分配振盪時脈訊號CLKO,並且輸出除頻振盈 時脈訊號(divided oscillation clock signal)作為比較時脈訊號。 「第2圖」、「第3圖」、「第4圖」、「第5圖」與「第6圖」 所示之解調控制器70、80、90、100與110各自產生解調振幅, 由此補償調變控制器52輸出的調變振幅,並且輸出解調振幅至解 201112639 調器 72、82、92、102 或 112。 依照從解調控制器70、80、90、100或110接收的解調振幅, 解調器72、82、92、102與112各自用於補償迴路濾波器46輸出 的受控電壓CV之振幅。 解調器72、82、92、102與112之配置可依照以下調變方案 而改變。 依照本發明之代表性實施例,前置除頻器4〇中除頻產生參考 時脈訊號CLKR,藉由與從解調控制器7〇接收之解調振幅對應之 調變振幅,「第2圖」所示之解調器72補償參考時脈訊號clkr 之相位變化,並且輸出補償參考時脈訊號clkr,至相位頻率偵測 器42。 这種情況下,相位頻率偵測器42偵測從解調器72接收之參 考時脈訊號CLKR,與從回饋除頻器54接收之比較時脈訊號clkc 之間的頻率與她差值’並且輸出此鮮與相録值作為錯誤訊 號UP與DN至電荷幫浦44。為此目的,解調器72被組合至前置 除頻器40内。 ·、、本發月另代表性實施例,藉由與從解調控制器⑽接收 之解調振幅對應之調變振幅,「第3圖」所示之解額2補償從 ^位頻率偵勤42接收之錯誤訊號顶與dn之脈衝寬度,並且 輸出補償錯誤訊號阶與DN,至電荷幫浦44。 k種清況T電何幫浦44輸出與補償錯誤訊號现,與置對 11 201112639 應之電流至迴路濾波器46。為此目的,解調器82被整合至相位頻 率偵測器42内。 依照本發明另一代表性實施例’藉由與從解調控制器9〇接收 之解調振幅對應之調變振幅,「第4圖」所示之解調器犯補償從 電荷幫浦44接收之電流振幅,並且輸出補償電流至迴路滤波器 46 ° 這種情況下,依照從解調器92接收之電流,迴路遽波器邮 輸出受控電壓CV至調變器48。為此目的,解調器92被整合至電 荷幫浦44内。 「第4圖」所示之小展頻時脈產生器採用上述直接調變迴路 遽波器46產生的受控電壓CV之方法,這種情況下,電荷幫浦44 之輸出電流被調整,從而受控電-cv之調變被補償。 依<、、、本發明另-代表性貫施例,藉由與從解調控制器觸接 之解調振t田對應之调變振幅’「第5圖」所示之解調器搬補償 從回饋除觀54之除射接收之比較時脈域clkc之相位變 化’並且輸出補償比較時脈訊號CLKC,至相位頻率侧器42。 匚相位頻率偵測器μ伽參考時脈訊號clkr與比較時脈訊號 LKC之間㈣率與她差值,並且㈣此鮮與她差值作為 錯誤訊號up與DN至電荷幫潘44。 。對於此目的,解調器102被組合至回饋除頻器54内。「第5 °斤示之】、展頻時脈產生器採用上述之相位改變之調變方法, 201112639 這種情況下,解調器102用於補償相位變化。 依照本發㈣-代紐實_,藉由從解砸㈣ιι〇接收 之解讎幅對紅霞減,「第6圖」所示之_器ιΐ2補償從 麗控振盈II 5G純之減時脈峨之醉,並且輸出補償結 果CLKO’至回饋除頻器54。 …回饋除魅54雌解織112魏之_雜罐啦〇, 進订除頻,並且輸丨除麟果作為比較時觀號⑴^至相位頻 率偵測器42。這種情況下,解調器〗12被組合至麗控紐器%内。 「第7A圖」所示係為「第2圖」、「第3圖」、「第4圖」、「第 5圖」與「第6圖」所示迴路驗器46之内部電壓圖形。水平軸 表示時間,垂直軸表示電壓。 「第7BL為「第2圖」、「第3圖」、「第4圖」、「第 5圖」與「第6圖」所示迴路舰器私之輸出即調變⑽之輸入 圖形。水平軸表示時間,垂直軸表示電壓。 「第7C圖」所示係為「第2圖」、「第3圖」、「第4圖」、「第 5圖」與「第6圖」所示調變器48之輪出即壓控刪%之輸入 圖形。水平軸表示時間,垂直軸表示電壓。 =方法中’依照調變控制器22產生的調變電壓與迴路航 ^生的文控電壓之總和’鎖相迴路之頻寬相對振盪頻率並非 疋夠小。 頻率之頻寬之1/10。高頻分 通常,鎖相迴路之頻寬係為調變
S 13 201112639 量由於鎖相迴路之頻寬原因在迴路濾波器16中被過濾,所以壓控 振盪器20振盪的振盪時脈訊號出現失真。 為了避免此問題’迴路濾波器16中電容器的電容應該被增加 至幾納法或幾納法以上。 本文中,透過額外地使用解調控制器7〇、80、90、1〇〇與u〇 以及解調器72、82、92、102與112,本發明之小展頻時脈產生器 補償迴路濾波器46產生之受控訊號之調變。 如第7B圖」所示,迴路遽波器46輸出的受控電壓cv僅 僅包含獨立於調變頻率之直流(Direct Current; DC )分量。如「第 7C圖」所示,僅僅壓控振盪器5〇之輸入電壓被調變,其中壓控 振盪器50之輸入電壓被產生以振盪壓控振盪器50之頻率。 因為本發明之小展頻時脈產生器包含獨立於調變頻率之迴路 濾波器46,它們可產生振盪時脈訊號,同時克服鎖相迴路之頻率 之限制問題。 「第2圖」、「第3圖」、「第4圖」、「第5圖」與「第6圖」 斤示之鎖相迴路貫際上係為回饋電路。因此,每一解調器Μ、82、 92、1〇2與112 ’被放置於「第2圖」、「第3圖」、「第*圖」、「第 5圖」與「第6圖」所示it件之間或之内。 現在描述本發贼紐舰例之小展辦脈產生器之羞生方 法。 透過對外部時脈訊號CLKi除頻,首先前置除頻器4〇產生參 201112639 考時脈訊號CLKR。 「第2圖」、「第3圖」、「第4圖」、「第5圖」與「第6圖」 所示之每一鎖相迴路偵測參考時脈訊號CLKR與比較時脈訊號 CLKC之間的頻率與相位差值作為錯誤訊號,藉由調變振幅調變 依照與錯誤訊號一致之電流產生的受控電壓,判定包含依照調變 受控電壓之振盈頻率之振盪時脈訊號為外部時脈訊號CLKJ之展 頻樣式,以及透過除頻此振盪時脈訊號產生比較時脈訊號CLKC。 鎖相迴路包含相位頻率偵測器42、電荷幫浦44、迴路濾波器 46、調變器48、壓控振盪器5〇以及回饋除頻器54。 然後,依照與調變振幅對應之解調振幅,解調控制器7〇、8〇、 90、100與110以及解調器72、82、92、102與112補償受控電壓 之調變。 調變振幅係依照外部調變控制訊號由調變控制器52產生。解 調器72、82、92、102與112依照以下方法補償調變。 藉由與解調振幅對應之調變振幅,解調器72補償外部時脈訊 號CLKI之除頻產生的參考時脈訊號clkr之相位變化。或者藉 由與解調振幅對應之調變振幅,解調器82補償錯誤訊號yp與DN 之脈衝寬度。或者藉由與解調振幅對應之調變振幅,解調器92補 償從電荷幫浦44減之紐之振巾!。或者藉由鋪酿幅對應之 調變振幅’解調器102補償振盡時脈訊號CLK〇:^除頻鎖產生的 比較時脈訊狀相位變化。或者藉由與_振赌應之調變振 15 201112639 幅’解調器112補償振盈時脈訊號CLKO之頻率變化。 從以上描述_可看出,藉_於補償調變振幅之解調器以 及調變控制ϋ之渺卜使用,本發明之小展_脈峨之產生裝置 及方法可克服鎖相魏之職·頻率之關,從而避免迴 路m中對大4里電容器之需求。與使❹卜赠波器之習知展 頻時脈產生器相比,可使用内部·器。避免使用外部遽波器產 生的成本節省可提高成本競爭力。 雖然本發明以前述之實施_露如上,然其並_以限定本 發明。在不脫離本發明之精神和範圍内,所為之更動與潤飾,均 屬本發明之專利賴範圍。_本發騎界定之保護範圍請參考 所附之申請專利範圍。 【圖式簡單說明】 第1圖所示係為習知展頻時脈產生器(SSCG)之方塊圖; 第2圖至第6圖所示係為本發明代表性實施例之小展頻時脈 產生器之方塊圖;以及 -第7A圖、第7B圖以及第7C圖所示係為第2圖至第6圖所 示元件之電壓圖形。 【主要元件符號說明】 10 ...........................前置除頻器 12 ...........................相位頻率偵測器 14 ...........................電荷幫浦 16 201112639 16 ...........................迴路濾波器 18 ...........................組合器 20 ...........................壓控振盪器 22 ...........................調變控制器 24 ...........................多工器 26 ...........................回饋除頻器 40 ...........................前置除頻器 42 ...........................相位頻率偵測器 44 ...........................電荷幫浦 46 ...........................迴路濾波器 48 ...........................調變器 50 ...........................壓控振盪器 52 ...........................調變控制器 54 ...........................回饋除頻器 70 ...........................解調控制器 72 ...........................解調器 80 ...........................解調控制器 82 ...........................解調器 90 ...........................解調控制器 92 ...........................解調器 100 ...........................解調控制器 17 201112639 102 ................. ..........解調器 110 ................. ..........解調控制器 112 ................. ..........解調器 INI > IN2......... ..........輸入璋 OUT................. ..........輸出埠 18
Claims (1)
- 201112639 七、申請專利範圍: 1. 一種小展頻時脈產生器,包含: 一前置除· ’用於透過除頻—外部時脈峨產生一參考 時脈訊號; -相位頻率偵測器’用於偵測該參考時脈訊號與一比較時 脈訊號之間的鮮與相位差值,並且輸出_之該頻率與相位 差值作為錯誤訊號; -電荷幫浦’胳依照該錯誤訊號輸出電流; -迴路慮波H ’用於輸出與從該電荷幫雜收之該電流對 應之一受控電壓; -调變控制器’用於依照—調變控制訊號產生一調變振 幅; 一調變器’用於依照該調變振幅調變該受控電壓; -麗控振盪n ’用於輪出一振盪時脈訊號作為該外部時脈 訊號之一展頻樣式,該振盪時脈訊號包含依照該調變受控電壓振 盪之一頻率; 一回饋除頻器’用於透過除頻該振盪時脈訊號產生該比較 時脈訊號; 一解調控制器’用於產生一解調振幅,以用於補償該調變 振幅,以及 一解調器’用於依照該解調振幅補償該迴路濾波器輸出的 201112639 該受控電壓之該調變。 -月长項第1項所述之小展辦脈產生^,射賴該解調振 中田之-亥調變振幅’該解調器補償該前置除頻器產生的該參考時 脈訊號之-相位變化,並且輪出該麵參树脈訊號至該相位 頻率偵測器。 •月长貝第1項所述之小展頻時脈產生器,其中依照該解調振 中田之該調變振幅,該解調器補償該錯誤訊號之一脈衝寬度,並 且輸出該補償錯誤訊號至該電荷幫浦。 月求項第1項所述之小展頻時脈產生^,其巾依照該解調振 幅之該調變振幅,該解調器補償該電流之一振幅,並且輸出該 補償電流至該迴路濾波器。 如"月求項第1項所述之小展頻時脈產生器,其中依照該解調振 幅謂調變振幅,該解調器補償該回饋除頻器產生之該比較時 號之相位邊化,並且輸出該補償比較時脈訊號至該相位 頻率偵測器。 _月求項第1項所述之小展頻時脈產生器,其中依照該解調振 中田之該賴振巾自,該解調11補償該振麟脈訊號之-相位變 7 2並且輸出該補償比較時脈訊號至該_除頻器。 人;、項第2項所述之小展頻時脈產生器’其中該解調器被包 3於·置除頻器、該相位頻率偵·、該電荷幫浦、該回饋 除頻器以及該壓控振益器中。 20 201112639 8. —種小展頻時脈訊號之產生方法,包含: 透過除頻—外部時脈訊號,產生一參考時脈訊號; 偵測該參考時脈訊號與一比較時脈訊號之間的頻率與相 位差值作為錯誤訊m調變控制訊賴變與該電流對應之 -受控電壓’輸^包含依照賴變受控職振盪之_頻率之一振 蘯時脈訊號作為料部雜喊之—展舰式,以及透過除頻該 振盈時脈訊號以產生該比較時脈訊號;以及 依照一解調振幅補償該受控電壓之該調變,該解調振幅被 產生以用於補償該調變振幅。 9. 如睛求項第8項所述之小展頻時脈訊號之產生方法,其中該調 變振幅係依照一外部調變控制訊號而產生。 10. 如睛求項第8項所述之小展頻時脈減之產生方法 ,其中依照 該解調振幅之該調變振幅,該補償包含補償該參考訊 號之一相 位變化或該錯誤訊號之一脈衝寬度或該電流之一振幅或該比 較時脈訊號之一相位變化或該振盪時脈訊號之一相位變化。 21
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080136091A KR101572479B1 (ko) | 2008-12-29 | 2008-12-29 | 소면적 확산 스펙트럼 클럭 발생 장치 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201112639A true TW201112639A (en) | 2011-04-01 |
Family
ID=42284926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098143220A TW201112639A (en) | 2008-12-29 | 2009-12-16 | Apparatus and method for generating small-size spread spectrum clock signal |
Country Status (4)
Country | Link |
---|---|
US (1) | US8509373B2 (zh) |
KR (1) | KR101572479B1 (zh) |
CN (1) | CN101777889A (zh) |
TW (1) | TW201112639A (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5473669B2 (ja) * | 2010-02-23 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | クロック生成回路と半導体装置 |
KR101686435B1 (ko) * | 2010-07-12 | 2016-12-14 | 삼성전자주식회사 | 휴대용 단말기에서 전자파 간섭 발생을 방지하기 위한 장치 및 방법 |
US8415999B2 (en) * | 2010-07-28 | 2013-04-09 | International Business Machines Corporation | High frequency quadrature PLL circuit and method |
US8446193B2 (en) * | 2011-05-02 | 2013-05-21 | National Semiconductor Corporation | Apparatus and method to hold PLL output frequency when input clock is lost |
CN102361454B (zh) * | 2011-10-18 | 2013-04-24 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
US10367543B2 (en) * | 2015-09-24 | 2019-07-30 | Semiconductor Components Industries, Llc | Calibration for spread spectrum clock generator and method therefor |
US11714127B2 (en) | 2018-06-12 | 2023-08-01 | International Business Machines Corporation | On-chip spread spectrum characterization |
US11146307B1 (en) * | 2020-04-13 | 2021-10-12 | International Business Machines Corporation | Detecting distortion in spread spectrum signals |
CN112636748B (zh) * | 2020-11-30 | 2023-11-07 | 深圳市国微电子有限公司 | 扩频时钟电路及通信芯片 |
US11693446B2 (en) | 2021-10-20 | 2023-07-04 | International Business Machines Corporation | On-chip spread spectrum synchronization between spread spectrum sources |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4074166B2 (ja) * | 2001-09-25 | 2008-04-09 | 三星電子株式会社 | Emi低減pll |
KR100456285B1 (ko) * | 2003-02-12 | 2004-11-09 | 한국과학기술원 | 위상 반전을 이용한 스프레드 스펙트럼 클럭 발생기 |
US7015733B2 (en) * | 2003-10-10 | 2006-03-21 | Oki Electric Industry Co., Ltd. | Spread-spectrum clock generator using processing in the bitstream domain |
US7061331B2 (en) * | 2004-02-02 | 2006-06-13 | Agere Systems Inc. | Clock generation circuits providing slewing of clock frequency |
US7412019B2 (en) * | 2004-07-30 | 2008-08-12 | Faraday Technology Corp. | Spread spectrum clock generator |
JP2006217539A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 |
JP4252561B2 (ja) * | 2005-06-23 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | クロック発生回路及びクロック発生方法 |
US7508278B2 (en) * | 2006-09-07 | 2009-03-24 | Via Technologies, Inc. | Asymmetry triangular frequency modulation profiles for spread spectrum clock generations |
US8830001B2 (en) * | 2007-06-22 | 2014-09-09 | Texas Instruments Incorporated | Low power all digital PLL architecture |
JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
-
2008
- 2008-12-29 KR KR1020080136091A patent/KR101572479B1/ko active IP Right Grant
-
2009
- 2009-12-10 US US12/635,553 patent/US8509373B2/en active Active
- 2009-12-16 TW TW098143220A patent/TW201112639A/zh unknown
- 2009-12-29 CN CN200910261756A patent/CN101777889A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR101572479B1 (ko) | 2015-11-27 |
US20100166039A1 (en) | 2010-07-01 |
CN101777889A (zh) | 2010-07-14 |
KR20100077990A (ko) | 2010-07-08 |
US8509373B2 (en) | 2013-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201112639A (en) | Apparatus and method for generating small-size spread spectrum clock signal | |
CN110045358B (zh) | 基于多普勒效应原理的微波探测器及抗辐射干扰方法 | |
WO2007009918A1 (en) | Method and apparatus for transceiver frequency synthesis | |
EP0944172A3 (en) | Phase-locked loop for generating an output signal in two or more frequency ranges | |
US6888412B2 (en) | Phase locked loop circuit for reducing electromagnetic interference and control method thereof | |
CA2033878C (en) | Phase locked loop that includes d.c. modulation | |
US8803574B2 (en) | Generating a tuned frequency output from a signal generator | |
JP5190028B2 (ja) | スペクトラム拡散クロック生成器 | |
CN109088633B (zh) | 一种脉冲产生器、脉冲产生方法及电子设备 | |
WO2007025355A1 (en) | Reconfigurable signal modulator | |
US5091706A (en) | Phase locked loop with D.C. modulation and use in receiver | |
CN106941351A (zh) | 用于随机扩频调制器的双校准环路 | |
JPS5912214B2 (ja) | 同期信号発生回路 | |
US20120064839A1 (en) | Fully integrated radio transmitter, radio communication device, and method of transmitting radio signal | |
JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
JP2757801B2 (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
JP4459348B2 (ja) | 周波数シンセサイザーを有する無線装置と、周波数シンセサイザーの位相及び/又は周波数を変調する方法 | |
JPH03265014A (ja) | コンピュータシステム | |
US7298220B2 (en) | Method and apparatus for creating a multiple loop VCO | |
TW578387B (en) | Phase-lock loop applying in wireless communication system and method thereof | |
JP3638124B2 (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
TW312073B (en) | Direct current(DC) frequency modulation structure and method thereof | |
JP2000004121A (ja) | 発振変調回路 | |
JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
KR20060093540A (ko) | 출력 성능을 개선할 수 있는 위상동기루프 회로 |