CN101777889A - 用于生成小型扩展频谱时钟信号的装置和方法 - Google Patents
用于生成小型扩展频谱时钟信号的装置和方法 Download PDFInfo
- Publication number
- CN101777889A CN101777889A CN200910261756A CN200910261756A CN101777889A CN 101777889 A CN101777889 A CN 101777889A CN 200910261756 A CN200910261756 A CN 200910261756A CN 200910261756 A CN200910261756 A CN 200910261756A CN 101777889 A CN101777889 A CN 101777889A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- modulation
- frequency
- signal
- demodulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B23/00—Generation of oscillations periodically swept over a predetermined frequency range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明披露了一种用于生成小型扩展频谱时钟信号的装置和方法。该装置包括:预分频器,通过分频外部时钟信号来生成参考时钟信号;相位频率检测器,检测参考时钟信号与比较时钟信号之间的频率和相位差,并输出检测的频率和相位差作为误差信号;电荷泵,根据误差信号输出电流;环路滤波器,输出对应于从电荷泵接收的电流的控制电压;调制控制器,根据调制控制信号生成调制幅度;调制器,根据调制幅度来调制控制电压;压控振荡器,根据调制的控制电压输出具有振荡频率的振荡时钟脉冲作为外部时钟信号的频率扩展版;反馈分频器,通过分频振荡时钟信号来生成比较时钟信号;解调控制器,生成供补偿调制幅度使用的解调幅度;以及解调器。
Description
本申请要求于2008年12月29日提交的韩国专利申请第10-2008-0136091号的优先权,将其全部内容结合于此作为参考。
技术领域
本发明涉及一种用于生成时钟信号的装置和方法,并且更具体地,涉及一种生成小型扩展频谱时钟信号(small-size spread spectrumclock signal)的装置和方法。
背景技术
由于技术发展产生的高速数字系统的趋势,电磁干扰(EMI,Electro-Magnetic Interference)已经成为需要解决的挑战性问题。为了减少EMI,在初期使用EMI滤波器或者采用EMI屏蔽罩(shielding)。然而,EMI滤波器或者EMI屏蔽罩的使用并不是经济有效的,并且具有技术局限性。这就是近年来为何扩展频谱时钟发生器(SSCG,Spread Spectrum Clock Generator)已经被广泛传播的原因。为了降低EMI,SSCG将特定频率的高能量参考信号调制成具有预定带宽的频率的信号,该信号相对于参考信号具有低的能量。由于时钟信号通过SSCG在特定频带上扩展,而不是固定为特定的频率,因此特定频率下的时钟信号的能量被分散,并且由此时钟信号并不会对临近的电子电路产生EMI。
现在,将参照图1对传统的SSCG进行描述。
图1是传统的SSCG的框图。传统的SSCG包括:预分频器(预分配器,pre-divider)10、相位频率检测器12、电荷泵(charge pump)14、环路滤波器16、合并器(组合器)18、压控振荡器(VCO,电压控制振荡器,Voltage Controlled Oscillator)20、调制控制器22、复用器(MUX,多路复用器,Multiplexer)24以及反馈分频器(feedback divider)26。相位频率检测器12、电荷泵14、环路滤波器16、VCO 20以及反馈分频器26共同形成一个典型的锁相环路(PLL,Phase Locked Loop)。
图1所示的传统的SSCG具有用于在PLL中调制的模块,以便实施扩展频谱功能。频谱扩展可以主要以下面的四种方法来实现。
它们中的一种是通过调制控制器22精确控制反馈分频器26。
另一种频谱扩展方法是通过调制控制器22将调制电压直接施加于环路滤波器16。在合并器18中用环路滤波器16的输出合成调制电压。
第三种频谱扩展方法是通过调制控制器22向电荷泵14提供调制信息。
第四种频谱扩展方法是通过调制控制器22和MUX 24来控制VCO 20的输出相位。调制控制器22生成用于MUX 24的选择信号。
使用上述方法的SSCG应发射无失真的从几十kHz至几百kHz范围的典型的调制频率。为此,PLL的带宽应设置得较低,大约是调制频率的十分之一,即,范围从几kHz至几十kHz。
由于调制频率变得更低,因此PLL带宽应降低。结果,环路滤波器16的电容量应提高到或大于几nF。将这样的具有几nF电容量的电容器集成在芯片上是困难的。由于这个原因,大部分扩展频谱PLL采用外部滤波器。附加部件的使用增加了成本。
发明内容
因此,本发明涉及一种数据接收装置,其基本上避免了由于相关技术的局限和缺点引起的一个或多个问题。
本发明的一个目的是提供一种用于生成小型扩展频谱时钟信号的装置和方法,其中通过补偿环路滤波器的电压调制并且仅将调制施加于压控振荡器的输出而使环路滤波器呈现出独立于调制频率。
本发明的另外的优点、目的以及特征将部分地在随后的描述中阐述,并且对于本领域的普通技术人员来说,在查阅了下文之后将部分地变得显而易见或者可以从本发明的实践中而获知。通过书面描述及其权利要求书以及附图中特别指出的结构,可以了解和获得本发明的这些目的和其他优点。
为了实现这些目的和其他优点以及根据本发明的目的,如在本文中所体现和概括描述的,一种小型扩展频谱时钟发生器,包括:预分频器,用于通过分频外部时钟信号来生成参考时钟信号;相位频率检测器,用于检测参考时钟信号与比较时钟信号之间的频率和相位差,并且输出检测的频率和相位差作为误差信号;电荷泵,用于根据误差信号来输出电流;环路滤波器,用于输出对应于从电荷泵接收的电流的控制电压;调制控制器,用于根据调制控制信号来生成调制幅度;调制器,用于根据调制幅度来调制控制电压;压控振荡器,用于根据调制的控制电压来输出具有振荡频率的振荡时钟信号,作为外部时钟信号的频率扩展版;反馈分频器,用于通过分频振荡时钟信号来生成比较时钟信号;解调控制器,用于生成供补偿调制幅度使用的解调幅度;以及解调器,用于根据解调幅度,对从环路滤波器输出的控制电压的调制进行补偿。
在本发明的另一方面中,一种用于生成小型扩展频谱时钟信号的方法,包括:通过分频外部时钟信号来生成参考时钟信号;检测参考时钟信号与比较时钟信号之间的频率和相位差作为误差信号;根据调制控制信号来调制对应于电流的控制电压;根据调制的控制电压来输出具有振荡频率的振荡时钟脉冲作为外部时钟信号的频率扩展版;通过分频振荡时钟信号来生成比较时钟信号;以及根据解调幅度对控制电压的调制进行补偿,其中生成该解调幅度供补偿调制幅度使用。
可以理解的是,本发明的上述一般描述和以下的详细描述都是示例性的和说明性的,并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
被包括用来提供本发明的进一步理解并且被合并到且构成本申请的一部分的附图、本发明的示例性实施方式以及描述用来说明本发明的原理。在附图中:
图1是传统的扩展频谱时钟发生器(SSCG)的框图。
图2至图6是根据本发明的示例性实施例的小型SSCG的框图。
图7A、图7B和图7C是示出了图2至图6中所示的部件的电压的曲线图。
具体实施方式
现在,将详细地参考本发明的优选实施方式,在附图中示出了实施方式的实例。在所有可能的地方,在整个附图中相同的参考标号用来指代相同或相似的部件。
以下将描述根据本发明的示例性实施方式的数据发射机和数据接收机的配置和操作。
参照图2至图6,以下将描述根据本发明的示例性实施方式的小型扩展频谱时钟发生器(SSCG)的配置和操作。
图2至图6是根据本发明的示例性实施方式的小型SSCG的框图。
参照图2,根据本发明的一个示例性实施方式的小型SSCG包括:预分频器40、相位频率检测器42、电荷泵44、环路滤波器46、调制器48、压控振荡器(VCO)50、调制控制器52、反馈分频器54、解调控制器70以及解调器72。
参照图3,根据本发明的另一示例性实施方式的小型SSCG包括:预分频器40、相位频率检测器42、电荷泵44、环路滤波器46、调制器48、VCO 50、调制控制器52、反馈分频器54、解调控制器80以及解调器82。
参照图4,根据本发明的另一示例性实施方式的小型SSCG包括:预分频器40、相位频率检测器42、电荷泵44、环路滤波器46、调制器48、VCO 50、调制控制器52、反馈分频器54、解调控制器90以及解调器92。
参照图5,根据本发明的另一示例性实施方式的小型SSCG包括:预分频器40、相位频率检测器42、电荷泵44、环路滤波器46、调制器48、VCO 50、调制控制器52、反馈分频器54、解调控制器100以及解调器102。
参照图6,根据本发明的另一示例性实施例的小型SSCG包括:预分频器40、相位频率检测器42、电荷泵44、环路滤波器46、调制器48、VCO 50、调制控制器52、反馈分频器54、解调控制器110以及解调器112。
以下将描述图2至图6中所示的小型SSCG共同的组件。
预分频器40将通过输入端口IN1接收的外部时钟信号CLKI的频率分为1/M(1/M频分),并且输出频分结果作为参考时钟信号CLKR。例如,M是正整数。
相位频率检测器42检测参考时钟信号与比较时钟信号之间的频率和相位差,并且将频率和相位差作为误差信号UP和DN输出至电荷泵44。
例如,相位频率检测器42可以检测参考时钟信号与比较时钟信号之间的上升沿之差,并且输出具有对应于检测结果的脉冲宽度的相位差信号UP和DN作为误差信号。
根据误差信号UP和DN,电荷泵44将电流输出至环路滤波器46。
例如,电荷泵44可以响应于误差信号UP向环路滤波器46提供正电流(源电流),并且响应于误差信号DN向环路滤波器46提供负电流(吸收电流)。
对应于从电荷泵44接收的电流,环路滤波器46将控制电压CV输出至调制器48。
即,环路滤波器46合成(integrate)从电荷泵44接收的电流,并且输出合成结果作为控制电压CV。环路滤波器46是低通滤波器(LPF),其可以配置有电阻器(未示出)和电容器(未示出)。
具有电阻器和电容器的LPF的配置是众所周知的,因此在本文中将不提供其详细的描述。
调制控制器52生成对应于通过输入端口IN2接收的调制控制信号的调制幅度,即调制电压。
调制器48根据从调制控制器52接收的调制幅度来调制控制电压CV,并且将调制结果输出至VCO 50。例如,调制器48可以将调制电压加到控制电压CV上,并且输出总和作为调制的控制电压。
VCO 50从调制器48接收调制的控制电压,并且通过输出端口OUT输出具有根据调制的控制信号振荡的频率的振荡时钟信号CLKO作为外部时钟信号的频谱扩展版。
反馈分频器54分频振荡时钟信号CLKO,并且输出分频的振荡时钟信号作为比较时钟信号。
图2至图6中所示的解调控制器70、80、90、100和110中的每一个生成解调幅度,利用该解调幅度对从调制控制器52输出的调制幅度进行补偿,并且将解调幅度输出至解调器72、82、92、102或112。
解调器72、82、92、102和112中的每一个用于根据从解调控制器70、80、90、100或110接收的解调幅度,对从环路滤波器46输出的控制电压CV的调制进行补偿。
如下,解调器72、82、92、102和112的配置可以根据调制方案改变。
根据本发明的一个示例性实施方式,图2中所示的解调器72通过对应于从解调控制器70接收的解调幅度的接近调制幅度,对由预分频器40中的分频产生的参考时钟信号CLKR的相位变化进行补偿,并且将补偿的参考时钟信号CLKR’输出至相位频率检测器42。
在这种情况下,相位频率检测器42检测从解调器72接收的参考时钟信号CLKR’与从反馈分频器54接收的比较时钟信号CLKC之间的频率和相位差,并且将频率和相位差作为误差信号UP和DN输出至电荷泵44。为此,解调器72可以被并入预分频器40。
根据本发明的另一示例性实施方式,图3中所示的解调器82通过对应于从解调控制器80接收的解调幅度的接近调制幅度,对从相位频率检测器42接收的误差信号UP和DN的脉冲宽度进行补偿,并且将补偿的误差信号UP’和DN’输出至电荷泵44。
在这种情况下,电荷泵44对应于补偿的误差信号UP’和DN’将电流输出至环路滤波器46。为此,解调器82可以被并入相位频率检测器42。
根据本发明的另一示例性实施方式,图4中所示的解调器92通过对应于从解调控制器90接收的解调幅度的接近调制幅度,对从电荷泵44接收的电流的幅度进行补偿,并且将补偿的电流输出至环路滤波器46。
在这种情况下,环路滤波器46与从解调器92接收的电流一致地将控制电压CV输出至调制器48。为此,解调器92可以被并入电荷泵44。
在图4所示的小型SSCG采用直接调制从环路滤波器46生成的控制电压CV(如上所述)的方法的情况下,电荷泵44的输出电流被调节成使得可以对控制电压CV的调制进行补偿。
根据本发明的另一示例性实施方式,图5所示的解调器102通过对应于从解调控制器100接收的解调幅度的接近调制幅度,补偿由反馈分频器54中的分频产生的比较时钟信号CLKC的相位变化,并且将补偿的比较时钟信号CLKC’输出至相位频率检测器42。
相位频率检测器42检测参考时钟信号CLKR与比较时钟信号CLKC’之间的频率和相位差,并且将该频率和相位差作为误差信号UP和DN输出至电荷泵44。
为此,解调器102可以被并入反馈分频器54。在图5所示的小型SSCG采用如上所述的改变相位的调制方法的情况下,解调器102用于对相位变化进行补偿。
根据本发明的另一示例性实施方式,图6所示的解调器112通过对应于从解调控制器110接收的解调幅度的接近调制幅度,对从VCO 50接收的振荡时钟信号CLKO的频率变化进行补偿,并且将补偿结果CLKO’输出至反馈分频器54。
反馈分频器54对从解调器112接收的振荡时钟信号CLKO’进行分频,并且将分频结果作为比较时钟信号CLKC输出至相位频率检测器42。在这种情况下,解调器112可以被并入VCO 50。
图7A是示出了图2至图6中所示的环路滤波器46的内部电压的曲线图。水平轴表示时间而垂直轴表示电压。
图7B是示出了图2至图6中所示的环路滤波器46的输出(即,调制器48的输入)的曲线图。水平轴表示时间而垂直轴表示电压。
图7A是示出了图2至图6中所示的调制器48的输出(即,VCO 50的输入)的曲线图。水平轴表示时间而垂直轴表示电压。
传统上,相对于根据由调制控制器22生成的调制电压和由环路滤波器16产生的控制电压的总和振荡的频率,PLL的带宽可能不足够小。
典型地,PLL的带宽是调制频率的带宽的1/10。当由于PLL的带宽,高频分量在环路滤波器16中被滤除时,通过VCO 20振荡的振荡时钟信号可能会失真。
为了避免这种问题,应将环路滤波器16中的电容器的电容提高到或高于几nF。
在本文中,根据本发明的小型SSCG通过额外地使用解调控制器70、80、90、100和110以及解调器72、82、92、102和112,对从环路滤波器46生成的控制信号的调制进行补偿。
如图7B所示,从环路滤波器46输出的控制电压CV只具有独立于调制频率的直流(DC)分量。如图7C所示,只有VCO 50的输入电压被调制,该输入电压被生成用于振荡VCO 50的频率。
由于根据本发明的小型SSCG包括独立于调制频率的环路滤波器46,因此它们可以生成振荡时钟信号,同时克服了限制PLL的带宽的问题。
图2至图6中所示的PLL是其本身的反馈电路。因此,解调器72、82、92、102和112中的每一个可以设置在部件之间或者设置在部件内,如图2至图6所示。
现在,将对根据本发明的一个示例性实施方式的用于生成小型扩展频谱时钟信号的方法进行描述。
首先,预分频器40通过分频外部时钟信号CLKI来生成参考时钟信号CLKR。
图2至图6中所示的PLL中的每一个检测参考时钟信号CLKR与比较时钟信号CLKC之间的频率和相位差作为误差信号,通过接近调制幅度来调制根据对应误差信号产生的电流生成的控制电压,确定具有根据调制的控制电压振荡的频率的振荡时钟信号作为外部时钟信号CLKI的频谱扩展版,并且通过分频振荡时钟信号生成比较时钟信号CLKC。
PLL包括相位频率检测器42、电荷泵44、环路滤波器46、调制器48、VCO 50以及反馈分频器54。
然后,解调控制器70、80、90、100和110以及解调器72、82、92、102和112根据对应于调制幅度的解调幅度对控制电压的调制进行补偿。
根据外部调制控制信号,从调制控制器52生成调制幅度。如下解调器72、82、92、102和112对调制进行补偿。
解调器72通过对应于解调幅度的接近调制幅度,对从分频外部时钟信号CLKI产生的参考时钟信号CLKR的相位变化进行补偿。或者解调器82通过对应于解调幅度的接近调制幅度,对误差信号UP和DN的脉冲宽度进行补偿。或者解调器92通过对应于解调幅度的接近调制幅度,对从电荷泵44接收的电流的幅度进行补偿。或者解调器102通过对应于解调幅度的接近调制幅度,对从分频振荡时钟信号CLKO产生的比较时钟信号CLKC的相位变化进行补偿。或者解调器112通过对应于解调幅度的接近调制幅度,对振荡时钟信号CLKO的频率变化进行补偿。
如从以上描述显而易见的是,根据本发明的用于生成小型扩展频谱时钟信号的装置和方法通过额外地使用用于补偿调制幅度的解调器和调制控制器而可以克服PLL的带宽依赖于调制频率的限制,从而避免了在环路滤波器中需要大电容量的电容器的要求。与使用外部滤波器的传统SSCG相比,可以使用内部滤波器。从避免使用外部滤波器来节省成本的结果是提高了成本竞争力。
对于本领域的技术人员而言显而易见的是,在不背离本发明的精神或范围的情况下,可以进行各种修改和变形。因此,本发明旨在涵盖在所附权利要求及其等同替换的范围内提供的本发明的修改和变形。
Claims (10)
1.一种小型扩展频谱时钟发生器,包括:
预分频器,用于通过分频外部时钟信号来生成参考时钟信号;
相位频率检测器,用于检测所述参考时钟信号与比较时钟信号之间的频率和相位差,并且输出所述检测的频率和相位差作为误差信号;
电荷泵,用于根据所述误差信号来输出电流;
环路滤波器,用于输出对应于从所述电荷泵接收的所述电流的控制电压;
调制控制器,用于根据调制控制信号来生成调制幅度;
调制器,用于根据所述调制幅度来调制所述控制电压;
压控振荡器,用于根据所述调制的控制电压输出具有振荡频率的振荡时钟信号,作为所述外部时钟信号的频率扩展版;
反馈分频器,用于通过分频所述振荡时钟信号来生成所述比较时钟信号;
解调控制器,用于生成供补偿所述调制幅度使用的解调幅度;以及
解调器,用于根据所述解调幅度对从所述环路滤波器输出的所述控制电压的所述调制进行补偿。
2.根据权利要求1所述的小型扩展频谱时钟发生器,其中,所述解调器通过根据所述解调幅度的接近所述调制幅度,对从所述预分频器产生的所述参考时钟信号的相位变化进行补偿,并且将所述补偿的参考时钟信号输出至所述相位频率检测器。
3.根据权利要求1所述的小型扩展频谱时钟发生器,其中,所述解调器通过根据所述解调幅度的接近所述调制幅度,对所述误差信号的脉冲宽度进行补偿,并且将所述补偿的误差信号输出至所述电荷泵。
4.根据权利要求1所述的小型扩展频谱时钟发生器,其中,所述解调器通过根据所述解调幅度的接近所述调制幅度,对所述电流的幅度进行补偿,并且将所述补偿的电流输出至所述环路滤波器。
5.根据权利要求1所述的小型扩展频谱时钟发生器,其中,所述解调器通过根据所述解调幅度的接近所述调制幅度,对由所述反馈分频器产生的所述比较时钟信号的相位变化进行补偿,并且将所述补偿的比较时钟信号输出至所述相位频率检测器。
6.根据权利要求1所述的小型扩展频谱时钟发生器,其中,所述解调器通过根据所述解调幅度的接近所述调制幅度,对所述振荡时钟信号的相位变化进行补偿,并且将所述补偿的比较时钟信号输出至所述反馈分频器。
7.根据权利要求2所述的小型扩展频谱时钟发生器,其中,所述解调器包括在所述预分频器、所述相位频率检测器、所述电荷泵、所述反馈分频器以及所述压控振荡器中。
8.一种用于生成小型扩展频谱时钟信号的方法,包括:
通过分频外部时钟信号来生成参考时钟信号;
检测所述参考时钟信号与比较时钟信号之间的频率和相位差作为误差信号,根据调制控制信号来调制对应于电流的控制电压,根据所述调制的控制电压来输出具有振荡频率的振荡时钟脉冲作为所述外部时钟信号的频率扩展版,并且通过分频所述振荡时钟信号来生成所述比较时钟信号;以及
根据解调幅度对所述控制电压的调制进行补偿,其中生成解调幅度用于补偿所述调制幅度。
9.根据权利要求8所述的方法,其中,根据外部调制控制信号来生成所述调制幅度。
10.根据权利要求8所述的方法,其中,所述补偿包括:通过根据所述解调幅度的接近所述调制幅度,对所述参考时钟信号的相位变化或者所述误差信号的脉冲宽度或者所述电流的幅度或者所述比较时钟信号的相位变化或者所述振荡时钟信号的相位变化进行补偿。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0136091 | 2008-12-29 | ||
KR1020080136091A KR101572479B1 (ko) | 2008-12-29 | 2008-12-29 | 소면적 확산 스펙트럼 클럭 발생 장치 및 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101777889A true CN101777889A (zh) | 2010-07-14 |
Family
ID=42284926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910261756A Pending CN101777889A (zh) | 2008-12-29 | 2009-12-29 | 用于生成小型扩展频谱时钟信号的装置和方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8509373B2 (zh) |
KR (1) | KR101572479B1 (zh) |
CN (1) | CN101777889A (zh) |
TW (1) | TW201112639A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106559076A (zh) * | 2015-09-24 | 2017-04-05 | 半导体元件工业有限责任公司 | 扩频时钟发生器的校准及其方法 |
CN110890887A (zh) * | 2011-05-02 | 2020-03-17 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN112636748A (zh) * | 2020-11-30 | 2021-04-09 | 深圳市国微电子有限公司 | 扩频时钟电路及通信芯片 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5473669B2 (ja) * | 2010-02-23 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | クロック生成回路と半導体装置 |
KR101686435B1 (ko) * | 2010-07-12 | 2016-12-14 | 삼성전자주식회사 | 휴대용 단말기에서 전자파 간섭 발생을 방지하기 위한 장치 및 방법 |
US8415999B2 (en) * | 2010-07-28 | 2013-04-09 | International Business Machines Corporation | High frequency quadrature PLL circuit and method |
CN102361454B (zh) * | 2011-10-18 | 2013-04-24 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
US11714127B2 (en) | 2018-06-12 | 2023-08-01 | International Business Machines Corporation | On-chip spread spectrum characterization |
US11146307B1 (en) * | 2020-04-13 | 2021-10-12 | International Business Machines Corporation | Detecting distortion in spread spectrum signals |
US11693446B2 (en) | 2021-10-20 | 2023-07-04 | International Business Machines Corporation | On-chip spread spectrum synchronization between spread spectrum sources |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703902B2 (en) * | 2001-09-25 | 2004-03-09 | Samsung Electronics Co. Ltd. | Phase locked loop for reducing electromagnetic interference |
KR100456285B1 (ko) * | 2003-02-12 | 2004-11-09 | 한국과학기술원 | 위상 반전을 이용한 스프레드 스펙트럼 클럭 발생기 |
US7015733B2 (en) * | 2003-10-10 | 2006-03-21 | Oki Electric Industry Co., Ltd. | Spread-spectrum clock generator using processing in the bitstream domain |
CN1819464A (zh) * | 2005-02-07 | 2006-08-16 | 富士通株式会社 | 扩频时钟生成电路及其控制方法 |
CN1885720A (zh) * | 2005-06-23 | 2006-12-27 | 富士通株式会社 | 时钟生成电路和时钟生成方法 |
CN101034885A (zh) * | 2006-09-07 | 2007-09-12 | 威盛电子股份有限公司 | 产生低电磁干扰的时钟信号的方法及系统 |
US7412019B2 (en) * | 2004-07-30 | 2008-08-12 | Faraday Technology Corp. | Spread spectrum clock generator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7061331B2 (en) * | 2004-02-02 | 2006-06-13 | Agere Systems Inc. | Clock generation circuits providing slewing of clock frequency |
US8830001B2 (en) * | 2007-06-22 | 2014-09-09 | Texas Instruments Incorporated | Low power all digital PLL architecture |
JP5102603B2 (ja) * | 2007-12-21 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
-
2008
- 2008-12-29 KR KR1020080136091A patent/KR101572479B1/ko active IP Right Grant
-
2009
- 2009-12-10 US US12/635,553 patent/US8509373B2/en active Active
- 2009-12-16 TW TW098143220A patent/TW201112639A/zh unknown
- 2009-12-29 CN CN200910261756A patent/CN101777889A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6703902B2 (en) * | 2001-09-25 | 2004-03-09 | Samsung Electronics Co. Ltd. | Phase locked loop for reducing electromagnetic interference |
KR100456285B1 (ko) * | 2003-02-12 | 2004-11-09 | 한국과학기술원 | 위상 반전을 이용한 스프레드 스펙트럼 클럭 발생기 |
US7015733B2 (en) * | 2003-10-10 | 2006-03-21 | Oki Electric Industry Co., Ltd. | Spread-spectrum clock generator using processing in the bitstream domain |
US7412019B2 (en) * | 2004-07-30 | 2008-08-12 | Faraday Technology Corp. | Spread spectrum clock generator |
CN1819464A (zh) * | 2005-02-07 | 2006-08-16 | 富士通株式会社 | 扩频时钟生成电路及其控制方法 |
CN1885720A (zh) * | 2005-06-23 | 2006-12-27 | 富士通株式会社 | 时钟生成电路和时钟生成方法 |
CN101034885A (zh) * | 2006-09-07 | 2007-09-12 | 威盛电子股份有限公司 | 产生低电磁干扰的时钟信号的方法及系统 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110890887A (zh) * | 2011-05-02 | 2020-03-17 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN110890887B (zh) * | 2011-05-02 | 2023-09-08 | 德克萨斯仪器股份有限公司 | 用于当输入时钟丢失时保持pll输出频率的装置和方法 |
CN106559076A (zh) * | 2015-09-24 | 2017-04-05 | 半导体元件工业有限责任公司 | 扩频时钟发生器的校准及其方法 |
CN112636748A (zh) * | 2020-11-30 | 2021-04-09 | 深圳市国微电子有限公司 | 扩频时钟电路及通信芯片 |
CN112636748B (zh) * | 2020-11-30 | 2023-11-07 | 深圳市国微电子有限公司 | 扩频时钟电路及通信芯片 |
Also Published As
Publication number | Publication date |
---|---|
US8509373B2 (en) | 2013-08-13 |
TW201112639A (en) | 2011-04-01 |
KR20100077990A (ko) | 2010-07-08 |
US20100166039A1 (en) | 2010-07-01 |
KR101572479B1 (ko) | 2015-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101777889A (zh) | 用于生成小型扩展频谱时钟信号的装置和方法 | |
US8681914B2 (en) | Clock offset compensator | |
US20110037505A1 (en) | Transceiver and operating method thereof | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
US20090296869A1 (en) | Communication systems, clock generation circuits thereof, and method for generating clock signal | |
US7683685B2 (en) | System and method for implementing a digital phase-locked loop | |
US7969249B2 (en) | Phase locked loop circuit | |
KR101148348B1 (ko) | 조정가능한 위상을 사용하는 신호 생성기 | |
US8165258B2 (en) | Clock generating device and method thereof | |
Sugawara et al. | 1.5 Gbps, 5150 ppm spread spectrum SerDes PHY with a 0.3 mW, 1.5 Gbps level detector for serial ATA | |
KR100778374B1 (ko) | 확산비율 조절가능 대역 확산 클록 발생기 | |
US20110006817A1 (en) | Triangular wave generator, sscg utilizing the triangular wave generator, and related method thereof | |
WO2005083887A1 (ja) | Pll回路 | |
TW200404409A (en) | Phase-locked loop having phase detector error signal reshaping and method thereof | |
US7839965B2 (en) | High-speed serial data link with single precision clock source | |
US20190058479A1 (en) | Clock Generator | |
US7292107B2 (en) | Modulation method and apparatus with adjustable divisors of the dividers in phase-locked loop | |
CN101729044B (zh) | 调制电源扩展频谱 | |
US20150188552A1 (en) | Phase locked loop and control method thereof | |
CN101860362A (zh) | 低抖动高频差锁频锁相双环调节方法及其电学架构 | |
JP2877185B2 (ja) | クロック発生器 | |
CN108092663A (zh) | 频率发生装置和频率发生方法 | |
KR101855354B1 (ko) | 저주파 동기신호를 생성하는 장치 및 방법 | |
JP2000004121A (ja) | 発振変調回路 | |
WO2019127054A1 (zh) | 频率发生装置和频率发生方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100714 |