201039397 六、發明說明： :【發明所屬之技術領域】 本發明係有關於製造積體電路的製程，特別有關於 線上（in-line)檢測法以決定在製造積體電路的製程中的 缺陷。 【先前技術】 帶電荷粒子束系統例如電子束(e-beam)檢測系統可 0 用於製造積體電路的製程。上述系統具有高解析度，能 夠定出微小的物理缺陷，包括在製造過程中典型地使用 光學檢測系統所無法定位的缺陷。再者，電子束檢測系 統可用於線上（in-line)檢測雨無需將試樣物理性破壞。 於積體電路製造過程中所實施的一典型的製程為形 . 成導電的矽化物區域。例如，矽化物區域可用於電晶體 構件例如源極、汲極、及/或閘極構件的接觸。隨著技術 節點（technology node，例如線寬），石夕化製程變得更具挑 〇 戰性。在矽化物區域中定出缺陷（例如遺漏矽化物、不適 當的矽化物擴散）變得更關鍵，因其可影響元件性質包括 導致漏電流、斷路、短路、及其他可能的缺陷。因此， 業界亟需的是改善上述缺陷的機制。 【發明内容】 本發明之一實施例提供一種積體電路的製造方法。 上述方法包括形成一矽化物區域於一半導體基底上。實 施一電子束（e-beam)掃描於半導體基底，該電子束掃描 «0503-A34214TWF/jamngwo 3 201039397 包括一第一掃描和一第二掃描。於一實施例中，該第一 掃描比該第二掃描具有較低的著陸能量。在實施該電子 束掃描後，形成一導電栓耦接該矽化物區域。 本發明另一實施例提供一種積體電路的製造方法。 上述方法包括形成一砍化物區域於一半導體基底上。實 施一第一電子束掃描於該半導體基底，該第一電子束掃 描提供一明矽化物影像（BSI)以及一暗矽化物影像 (DSI)。實施一第二電子束掃描於該半導體基底，該第二 電子束掃描提供一第二（例如，強化的）暗矽化物影像 (DSI)。 本發明又一實施例提供一種積體電路的製造方法。 實施一第一電子束掃描於一半導體基底，該第一電子束 掃描是處於一第一著陸能量。接著實施一第二電子束掃 描於該半導體基底，該第二電子束掃描是處於一第二著 陸能量，該第二著陸能量高於該第一著陸能量。再者， 該第一和第二電子束掃描的二者之一可修正成為一掃描 方法（強化貼補影像蒐集及分析，簡稱EPICA)於該半導體 基底以監控一背景灰階值（GLV)。 為使本發明能更明顧易懂，下文特舉實施例，並配 合所附圖式，作詳細說明如下： 【實施方式】 以下以各實施例詳細說明並伴隨著圖式說明之範 例，做為本發明之參考依據。在圖式或說明書描述中， * - 相似或相同之部分皆使用相同之圖號。且在圖式中，實 0503-A34214TWF/jamngwo 4 " 201039397 施例之形狀或是厚度可擴大，益以簡化或是方便標示。 再：^式中各元件之部分將以分別描述說明之，值得 /主忍的疋’，圖中未繪示或福逑之元件，為所屬技術領域 中具有通常知識者所知的形式，另外，特定之實施例僅 為揭示本發明使用之特定方式，其並非用以限定本發 明。上述矽化物的檢測為一製赛，其藉由引用帶電荷粒 子束系統例如電子束（e-beam)檢測所得到的優點，如以下 所詳述。然而，在此技術領域中具有通常知識者應可理 ❹ 解的是，其他製程亦具有相似的優點包括，例如形成其 他導電區域在該梦化物區域（構遠）之外或之中。 第1圖為一流程示意圖，其顯示方法100的一實施 例做為在製造積體電路的製程中的缺陷檢侧。上述方法 ， 100始於步驟102，於其中形成一矽化物區域。該矽化物 區域形成一接觸或其一部分，例如提供電性及/或物理性 耦接該基底上的一摻雜區域（例如一電晶體的源極/汲極 區域）。接著繼續進行上述方法的步驟104，於其中形成 〇 一接觸栓耦接至該矽化物區滅。典塑地，該栓塞為一鎢 栓塞。此栓塞的形成可藉由蝕刻一貫通孔（例如一接觸孔） 於一層（例如介電層）中形成，該層位於既形成的矽化物區 域之上。並且以導電材料，典塑的是鎢，填入該貫通孔。 該栓塞在本技術領域中亦已公知做為一接觸。接著進行 上述方法100的步驟106，於其中實施一化學機械研磨 (CMP)製程以完成該導電栓塞的製作。此化學機械研磨製 •程典型地提供該栓塞一平面的頂表面，其可耦接至一導 線或互連線。該導電栓塞的製作為本技術領域所公知， 0503-A34214TWF/jamngwo 5 201039397 例如在美國專利第US 7,224,060號（Tseng等人）中已詳細 描述，在此引用其整體協同做為參考。 接著繼續進行上述方法的步驟於其中實施 一電子束（e-beam)缺陷檢測製程。應注意的是，在方法 100中，電子束（e-beam)檢測製程發生在鎢插塞的形成步 驟後，即發生在鎢插塞的CMP製程之後。步驟108的電 子束檢測可包括一明電壓對比（bright voltage contrast ’簡 稱BVC)及/或一暗電壓對比（dark voltage contrast，簡稱 DVC)缺陷檢測。BVC缺陷檢測可定位it}漏電誘發 (leakage-inducing)缺陷。DVC缺陷檢測可包括指認出在 積體電路中的一開口（例如形成導電栓塞中的缺陷所導致 的開口）。該BVC和；DVC檢測可包括灰階值(gray levei value，簡稱GLV)的指認。分類出一或多個灰階值以預測 各類缺陷。請參照第8圖的說明討論。步驟108的電子 束（e-beam)檢測發生在該e-beam的單一掃描狀態下，亦 即，使用一單一著陸能量。 方法100的實施例可提供數個缺點。例如，電子束 缺陷檢測（步驟108)發生在發生在鎢插塞的形成步驟後。 於資典型地製造過程中，此發在矽化物製程的數天（例如 10或更多天）之後。因此’歸因於珍化物的任何缺陷可於 此階段中這段時間中產生。更有甚者，該單一掃描狀態 降低缺陷可能在檢測結果的分析朱貝指認出及/或被歸 類。該方法100亦提供一影像分析，其可指認出錯誤的 趨勢，基於該掃描所指認出背景灰階。例如，上述背景 灰階可達到飽和，其可導致錯誤解讀或者該影響可包括 0503-A34214TWF/jairmgwo 6 201039397 噪響（例如干摄）可導致不當的解析。 請參閱第2圖，其顯示在積體電路的製造過程中用 於缺陷檢測的方法200。該方法200始於步驟2〇2，於其 中一矽化物構造形成於半導體基底中。該矽化物構造可 耦接至一積體電路裝置的主動構件’例如電晶體的源極 或没極。該矽化物構造可降低一互連線的電阻，此互連 線將於例如步驟206中耦接至該主動構件（例如導電栓塞 或貫通孔）。一範例的梦化物構造顯示於第4圖中的構件 ❹ 402。該梦化物構造可包括一碎化物例如珍化錦、碎化 鈷、矽化鎢、矽化鈕、矽化鎳、矽化鈦、矽化鉑、矽化 铒、矽化鈀、及/或上述之任意組合。於一實施例中’該 矽化物構造是藉由沉積一金屬層包括可形成矽化物的金 . 屬而形成，例如鎳、鈷、钽、鈦、鉑、铒、鈀、及/或鎢。 . 該金屬可使用傳統的製程沉積，例如化學氣相沉積（CVD) 法、電漿輔助化學氣相沉積（PECVD)法、大氣壓力化學 氣相沉積（APCVD)法、低壓化學氣相沉積（lpcVD)法、高 〇 密度電漿化學氣相沉積(HDP C VD)法、或原子層化學氣相 /冗積（ALCVD)法。接著將該金屬退火以形成石夕化物。該 退火步驟可包括快速熱退火(RTA)於氣體氛圍，例如Ατ、 He、Ns、或其他惰性氣體。可能需要第二退火以製得穩 定的矽化物。接著，移除未反應的金屬。於一實施例中， 該矽化物可藉由自對準矽化物製程（salicide pT〇cess)形 成。 接著進行上述方法200的步驟204,於其中使用一帶 電何粒子束系統以實施一線上（例如在製造過程中）檢 0503-A342^14TWF/jamngwo 7 201039397 測。此處帶電荷粒子束系統較佳為—電子束（e-beam)系 統。然而’以可能為其他實施例。一範例的電子束（e_beam) 系統為一掃描式電子顯微鏡（SEM)。使用掃描式電子顯微 鏡工具以實施積體電路裝置的檢測已描述於美國專利第 US 6,645,781號(jiang等人）中，在此引用其整體協同做 為參考。上述 e_beam檢測系統亦包括由 Hermes-Microvision公司所製造的工具，包括市售的 “E-scan”TM 產品。 步驟204包括電子束缺陷檢測，伴隨著參考第3圖 做更詳細地敘述。然而，應注意的是，該電子束檢測2〇4 一般地發生於矽化物構造的形成步驟之後且於後續的構 造形成的步驟之前’此後續的構造提供接觸至該矽化物 構造(例如先前所述的鎢插塞，請參考方法1〇〇的步驟1〇4 和1〇6)。該電子束檢測204可包括掃描一半導體基底或 其一部分。該電子束檢測2〇4可掃描主動裝置（例如電晶 體、记憶體構件）及其他測試結構。以下更詳細地描述， 該電子束檢測204 &括複數個掃描狀態以推認'出不同的 缺陷及/或與被掃描裝置相_參數。被指㈣（例如被預 測）的裝置參數的舉例包括漏電流(例如接面漏電流）、片 電阻(Rs)、接觸電阻⑽）、及/或其他參數。可被指認出的 物理性性質（例如缺陷）的例子包括基底差排、差的石夕化物 形成（例如太窄的魏物構造、切成料物）、料物擴 散(例如在鄰近間隙子構件與^體閘極下方的擴散）、及 /或其他缺陷。該電子束缺陷_ 2q4可實施於每批次的 多個晶圓、每個晶圓、及/或於任何其他取樣計晝由製造 0503-A34214TWF/jamngwo s 〇 201039397 過程中的需求而決定。 接著進行上述方法的步驟206,於其中形成一互 連線連接至該矽化物構迭。該互連線可為一導電插塞， 提供接觸至底層的裝置耩造及該石夕化物構造。一導電插 塞的例子為一鎢插塞，然而使用其他的材料亦為可能。 先前所逑插塞的範例，請參考方法10〇的步驟1 〇4和1 。 請參閱第3圖，其顯示後矽化物線上電子束分析方 法的方法300的一實施例。該方法300可為實質上地相
7 4、5、6 施範例 似於步驟2〇4，如先前所述並伴隨參考第2圖。該方法 300可實施於矽化物區威的形成步驟之後並且於形成接 觸(例如栓塞或互連線)耦接至該矽化物區域步轉至前。第 * _ — 8和9圖包栝該分法300的一或多步驟的實 該方法300韵於步驟302，於其中提供一半導體基 底，用於電子東（e-beam)檢測。該半導體基底可為部分地 經歷積體電路的製程處理且包括一或多個主動裝置（例如 電晶體、記憶體元件（SRAM))部分地或完全地形成於其 上。該半導體基底包括至少-個梦化物區域形成於其 上。該矽化物區域可為實質上地相似於先前描述的矽化 物構造，請伴隨參考方法200的步驟202。 接著繼續進行上述方法300的步驟3〇4,於其中實施 —較低的著陸能量掃描。亦可繼續進行上逑方法3〇〇的 步驟316，於其中實施一較高的著陸能量掃插。步驟3〇4 和316的掃描可為*接續地及以任何順序，或同時地實施。 雖然在此所描述的是使用電子束掃描，該些掃描步驟亦 0503-A34214TWF/jamngwo 9 201039397 可使用其他帶電荷粒子束系統實施。該電子束掃描可藉 由設備實施，相似於前述並參考方法200的步驟204。該 較高的著陸能量掃描316可實施的所使用能量範圍大抵 介於500至700eV，在此僅用以舉例說明並非用以限定 本發明。該較低的著陸能量掃描304可實施的所使用能 量範圍大抵為300eV，在此僅用以舉例說明並非用以限 定本發明。 該較高的著陸能量掃描316及/或較低的著陸能量掃 描304包括一或多種技術，其可增進該掃描的效率及/或 效力。於一實施例中，該掃描304及/或316包括一掃描 狀態，其提供一適當的著陸能量以及一起始調整元件。 該掃描狀態的起始調整元件提供以強化呈現缺陷影像和 其圍繞區域之間的對比。於一實施例中，該掃描304及/ 或316包括一影像嗓響(noise)過濾元件。影像噪響過濾元 件可提供以移除由該掃描所提供的影像（例如點），其並非 顯示真實的缺陷。產生非顯示真實缺陷及/或不適當地顯 示真實缺陷的影像定名為噪響（noise)。例如，模糊的陰影 效應（噪響）可發生在缺陷的周圍，其可提供從該掃描所收 集的資料不當的分析解果。該噪響的過濾方式可藉由提 供上和下參考掃描而實施，用於指認出並去除該噪響。 該掃描304及/或316亦可包括收集灰階值影像。該 灰階值（GLV)可包括估算缺陷的灰階值（DGLV)及/或參考 的灰階值（RGLV)。該灰階值可與一或多個元件缺陷及/ 或參數階（例如漏電階）產生關聯。該灰階值的估算需要邏 輯分析。 0503-A34214TWF^amngwo 10 201039397 - 再請參閱第3圖，在此更詳細地說明該較高的著陸 能量掃描316。該較高的著陸能量掃描316提供用於暗矽 化物影像(DSI)分析（或方法論），顯示於步驟318。更明確 地說，步驟318可以是一強化的DSI分析’例如相較於 該較低的著陸能量掃描3 04的DSI分析（如以下所描述的 步驟306)。該DSI方法論318可包括N蜜場效電晶體 (NFET)及/或P型場效電晶體(PFET)的分析。該DSI分析 318允許一電子束掃描以偵測缺陷例如殘留及/或較差的 〇 矽化物形成。這些缺陷位置可供以高片電阻(Rs)及/或高 接觸電阻(Rc)。該DSI分析318指認出這些缺陷，當該 較高的著陸能量掃描316時，其誘發一暗矽化物影像。 第4和5圖提供範例裝置和使用DSI方法論的分析。 第4圖係顯示一裝置400包括複數個閘極構件404 (包括 例如閘極介電層、閘極電極、矽化物接觸區域、間隙子 構件）以及一主動區域(OD)開口具有寬度W1形成於半導 體基底406上。該裝置400的深寬比定義為L (例如閘極 ❹ 高度）除以W1。一矽化物區域402位於閘極構件之 間。該矽化物區域402可為實質上地相似於先前所述的 矽化物區域並請參考第2圖的步驟202。一電子束工具提 供電子（e-)束408 ’其入射於該碎化物區域402。粒孑束 408自該矽化物區域402反射，表述為反射束410。 第5圖係顯示一裝置500,其實質上地(相似於該裝ί 400除了該主動區域隨著寬度（標記為W2)降低。該装置 500的深寬比定義為L (例如閘極高度）除以。因此’ 裝置500的深寬比大於裝置400的深寬比。梦化物區威 0503-A34214TWF/jamngwo 11 201039397 502實質上地相似於矽化物區域4〇2，但是具有較小的尺 寸。一電子束工具提供電子（e-)束.5〇4，其入射於該矽化 物區域502。粒子束504自該矽化物區域5〇2反射，表述 為反射束506。應注意的是，由於降低的寬度W2，電子 束504入射於梦化物區域相較於在裝置4〇q中會比較 少。因此，相較於裝置400，反射束5〇6的量也就較少。 因此，在一 DSI分析中，比起裝置4〇〇的位置，裝置5〇〇 提供較暗的位置。 該DSI分析318可包括形成晶圓地圖，在該較高的 著陸能量掃描316的過程中，顯示該DSI密度於一或多 個位置於整個半導體晶圓掃描的範圍。一範例的DSi密 度地圖600顯示於第6圖中。該DSI密度地圖6〇〇指示 ，掃描區域的相對亮度（例如1度代表相對密度顯示為 才$號1-4，此刻度僅僅供為描逑用，任何明癌地區別特徵 皆可使用（例如顏色））。例如，該DSI密度地圖6〇〇可指 示較向的DSI密度區域602和較低的DSI密度區域6〇4。 該DSI密度地圖600可使用於開發、產生、預測、及/或 與其他類型晶圓地圖顯示的參數值，例如整個晶圓區域 的片電阻(RS)，產生關聯。例如，一具有較高密度的DSI 區域可標示為較南片電阻(Rs)區域。片電阻值（或範圍）可 與該DSI分析所提供的密度（或密度範圍）產生關聯（例如 顯示於該DSI地圖上）。 接著繼續進行方法300，於步驟32〇中，以使用該 DSI分析318以定位缺陷於該半導體晶圓上。根據此， 接著將該半導體晶圓進行沉積，例如重工、報廢、計算 0503-A34214TWF/jamngwo 12 201039397 潛在的良率損失、實施補正的動作、及/或其他琛積製程。 藉由DSI分析所定位的缺陷包括差的矽化物構造形成。 於一實施例中，在步驟32〇所標示的缺陷贯藉由實 施穿透式電子顯微鏡（TEM)確認，在該位置中，以藉由 DSI分析標示缺陷的位置。該TEM可顯示例如差的矽化 物形成及/或缺乏矽化物形成。該缺陷的矽化物形成可歸 因於在間極結構之間具有較窄的主動區域（〇D)開口，如 同先前所述。 再明參閱第3圖，在此更詳細地說明該較低的著陸 能量掃描304。該較低的著陸能量掃描3〇4包括一掃描比 起掃描316的處於較低的能量階層。該較低的著陸能量 掃描304包括可包括一強制實施的貼補影像收集掃描。 該強制實施的貼補影像收集供以掃描影像跨越整個晶 圓，匯編匕們，並且在分析中使用它們以監控和產生背 景灰階。該強制實施的貼補收集，以及分析，在此描述 為 EI>ICA。 該較低的著陸能量掃描304供以明矽化物影像（BSI) 分析顯示於步驟308中以及亦可供以暗矽化物影像(DSI) 分析顯示於步驟306中。步驟306的DSI分析可實質上 地相似於先前描述的DSI分析318，然而除了，其可使用 較低的能量掃描所提供（因此，步驟3〇6可表述為強化的 DSI’然而該方法論，指定出的缺陷（例如第4和5圖）及 其他可為實質上相似）。於一實施例中，該掃描包括接面 漏電的監控。.. 該明石夕化物影像（BSI)分析包括三個部分：決定Bs.i 0503-A34214TWF/jamngw〇 n 201039397 計量310、BSI灰階分析312、以及EPICA監控314。該 決定BSI計量310包括以數值化表示影像的數目（例如 “明”點）由BSI分析308所偵測。BSI計量310可由一主 動裝置（例如SRAM)及/或由一測試結構決定。例如，可 能提供一測試結構與一主動裝置（例如§rAM)，指示相同 的B SI計量趨勢。 該BSI灰階分析312允許決定一趨勢、一相對值及/ 或一絕對值（或其範圍）供一裝置參數。例如，該BSI灰階 分析312可允許漏電階钴計於關聯的晶圓.，或其部分。 該BSI灰階分析312可提供一明密度晶圓地圖 ，相似於
該密度地圖600 ’如先前所描述並請參閱第6圖。該BSI 灰階分析312亦可用於指認出晶圓至晶圓或者批次至批 次間的趨勢。 該EHCA監控314允許暗像素自BSI分析308移 除。將暗像素移除容許給予該BSI灰階分析312及/或該 BSI計量310之間較佳的比較。因此，該EpICA監控314 可提供於半導體晶圓區域之間較佳的漏電流值比較。任 一數量的區域可為EPICA監控314的取樣。任一位置及/ 或區域的組態可為EPICA監控314的取樣。在此所描述 的EPICA監控的實施例可具有優點，當使用此電子束缺 檢測玉製造過程中的各種製程點，例如在進行CMp製 程於一插塞位於一矽化物之上的步驟後（例如方法1〇〇的 步驟108’如是於先前所述的第！圖中）。例如，該EpicA 監控可促進BVC分析或DVC分析的效率及/或效力。 於一實施例中，該BSI分析3〇8容許缺陷歸類及/或 0503-A34214TWF/jamngwa 14 * 201039397 • 漏電分析。該BsI分析308可藉由晶圓估算測試（WAT) 及/或TEM分析驗證。於一實施例中，該BSI分析3〇8 可指認出缺陷位置（一漏電位置），其可藉由（例如TEM) 確認具有一基底差排。其他被指認的缺陷可包括矽化物 擴散。 第7、8和9圖顯示有關於複數個半導體晶圓（例如基 底）於製造過程中的複數個步驟的圖形。上述圖形顯示檢 射方法間的關聯性以及顯示晶圓漏電行為的趨勢。明確 ❹ 地說，第7圖顯示一 BSI分析阖700，第8圈顯示一 BVC 分析圖800 ’第9圖顯示一WAT分析圈900。各個圖形 顯示晶圓編號6 (w06)具有高的漏電，在製造過程中的各 類製程點中所決定。 應注意的是，該BSI分析能夠在製造過輕中較早的 階段指認出晶圓編號6 (w〇6)具有高的漏電。該BSI分析 圖形700表示在形成梦化物（例如在先前方法的步驟 202所述的矽化物構造)之後所收集的資斜。該BVC分析 ◎ 圖形表示在形成導電插塞（例如鎢插塞）接觸梦化物f域 步驟之後所收集的資料。例如，該BVC ®形800可藉由 使用方法1〇〇產生，顯示於並請參考先前所述的第1圖’ 或其部分。應注意的是，大抵上該BVC圖來800顯7 方法100及/或BVC分析的缺點。點802 曰曰曰®、编號1 6 具有嚴重的漏電，顯現的趨勢可由原始的錄誤電壓對比* 相較於無缺陷的結果所產生的關聯性。上述 i無法抓到缺陷由於背景灰階餘和。錯誤缺陷Μ & ^ Λ % 值（DGLV)確認此效應。該BSI分析圖形7〇0炎不提供相 0503-A34214TWF/jamngwo 15 201039397 同的問題，由於例如在其形成中使用EPICA方法論。最 後，WAT圖形900顯示一晶圓級量測的漏電值。該晶圓 估算測試（WAT)圖形900確認晶圓編號6具有高的漏電 (於安培的程度）。該WAT圖形900可包括漏電階層從一 測試結構所決定。於一實施例中，第7、8和9圖顯示裝 置包括一 NiSi區域和一鎢插塞（Wplug)形成於該NiSi區 域上，然而，亦可能為數種其他的實施例。因此，第7、 8和9圖顯示電子束掃描後矽化物形成（例如，如先前所 述的方法300)以及由該晶圓估算測試所決定的最終接面 漏電。 本發明雖以各種實施例揭露如上，然其並非用以限 定本發明的範圍，任何所屬技術領域中具有通常知識 者，在不脫離本發明之精神和範圍内，當可做些許的更 動與潤飾，因此本發明之保護範圍當視後附之申請專利 範圍所界定者為準。 =0503-A34214TWF/jamngwo 16 201039397 【圖式簡單說明】 第1圖顯不積體電路製粒的方法包括在形成鱗栓塞 後的電子束檢浏的一實施例的流程不意圖； 第2圖顯示積體電路製程的方法包括在形成矽化物 區域後的電子束檢測的一實施例的流程示意圖； 第3圖顯示後矽化物電子束分析的方法的一實施 例，其可使用於第2圖中的方法； 第4和5圖顯示以第3圖的方法所分析的裝置的實 施例的剖面示意圖； 第6圖顯示以第3圖的方法所產生的晶圓地圖的實 施例的示意圖；以及 第7、8和9圖顯示監測複數個晶圓的漏電流趨勢的 實施例的圖形。 ❹ 500〜裝置； 504〜電子束； 600〜密度地圖； 602〜較高的DSI密度區域； 【主要元件符號說明】 100〜方法； 200〜方法； 300〜方法； 400〜裝置； 404〜閘極構件； 408〜電子束； 102-108〜步驟； 202-206〜步驟； 302-320〜步驟； 402〜矽化物區碱； 406〜半導體基底； 410〜反射束； 502〜矽化物區域； 506〜反射束； 0503-A342i4TWF/janmgwo 17« 201039397 604〜較低的DSI密度區域； 700〜381分析圖·’ 800〜BVC分析圖； 900〜WAT分析圖。 0503-A34214TWF/jamngwo 18