CN104332420B - 用于多晶硅层的失效点定位的方法 - Google Patents
用于多晶硅层的失效点定位的方法 Download PDFInfo
- Publication number
- CN104332420B CN104332420B CN201310309536.7A CN201310309536A CN104332420B CN 104332420 B CN104332420 B CN 104332420B CN 201310309536 A CN201310309536 A CN 201310309536A CN 104332420 B CN104332420 B CN 104332420B
- Authority
- CN
- China
- Prior art keywords
- sample
- polysilicon layer
- layer
- polysilicon
- point location
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种用于多晶硅层的失效点定位的方法,包括:提供样品;将所述样品进行去层处理至多晶硅层上的层间介质层;对所述样品的表面进行清洁处理;利用电势对比定位法对所述样品进行多晶硅层的失效点定位。本发明由于保留了一定厚度的多晶硅层上的层间介质层,所以避免了对多晶硅层的损伤;由于采用了超声波震荡方法在离子水中对样品表面进行清洁,所以避免了清洁过程中对样品表面的损伤;由于采用了较大的一次电子束的加速电压进行电势对比观测,所以能够快速的定位多晶硅层的失效点。本发明的方法适用于大尺寸多晶硅阵列的失效点定位,可快速地在扫描结果中准确地找到失效点的位置,节省了芯片失效分析的时间,提高了分析效率。
Description
技术领域
本发明涉及半导体测试领域,特别涉及一种失效分析领域中的用于多晶硅层的失效点定位的方法。
背景技术
在芯片失效分析中,失效点是失效的芯片中导致该芯片发生失效的物理缺陷,如果一个芯片测试失效(排除测试本身的问题导致的失效),那么意味着在该失效芯片的某个地方存在物理上的缺陷,该物理缺陷(即失效点)的尺寸相对于整个芯片来说是非常小的,所以失效分析的第一步就是要想办法确定该物理缺陷(失效点)的位置,然后再做进一步的分析。失效点的定位在芯片失效分析中非常关键,在很大程度上决定着失效分析的成功与否。
电势对比定位法是失效点定位中应用最为广泛的一种精确的定位方法,该方法利用扫描电镜进行定位,其原理是:在扫描电镜中一次电子束的扫描下,样品表面的各种结构由于对地电阻不同而将导致样品表面各处电势大小产生差异,进而会在显示屏幕所显示的扫描电镜的扫描结果中在样品表面各处显示出不同的颜色,通过对颜色的比对便可实现失效点的定位。
现有的上述电势对比定位法中所采用的一次电子束的加速电压为1~2KV(千伏),分析样品需要进行事先处理到待观测的当前层,并需要确保样品表面具有很高的洁净度。该方法适用于金属结构以及尺寸较小的多晶硅结构。
但是,在检测多晶硅结构时,当多晶硅的尺寸较大(大于8um×8um)时,多晶硅可容纳的电荷增加,这使得在现有的电势对比定位法中,正常的多晶硅区域与异常的多晶硅区域(例如与基底短接的多晶硅)的颜色差别变得很小,甚至于难以区分,这样便导致了无法对失效点的定位。尤其是当失效点位于大尺寸多晶硅阵列中时,现有的电势对比定位法更是效率低下、耗时长并且成功率低下。
现有的电势对比定位法应用于较大尺寸多晶硅(大于8×8um)的失效分析时主要问题在于以下几个方面:
1、在进行样品去层处理至多晶硅层步骤中,当处理至多晶硅层时容易损伤多晶硅,进而造成分析结果错误,并且处理至多晶硅层的过程耗时长;
2、完成样品去层处理至多晶硅层步骤后,在进行样品表面清洁的过程中,使用BOE腐蚀液(HF和NH4F混合的缓冲蚀刻液),该过程难以确保样品表面的高洁净度,会造成分析结果的错误,清洁过程使用酸会造成酸与氧化物的反应,进而氧化物的过度腐蚀导致了多晶硅层合衬底的分离,导致样品制备失败率的增加,另外该过程耗时较长;
3、在随后经过扫描电镜的一次电子束的扫描后,进行失效点定位时,样品表面各处电势(颜色)对比不明显,颜色差别小,造成定位的成功率低,对于多晶硅阵列来说更是耗时长、效率低。
因此,现有的上述方法还有待改进之处。
发明内容
有鉴于此,本发明提供一种用于电势对比定位法的样品处理方法,使得利用所述电势对比定位法能够在尺寸较大(大于8×8um)的多晶硅结构,尤其是大尺寸多经过阵列中快速有效地进行失效点定位,为后续的分析提供正确的依据。
本发明的技术方案是这样实现的:
一种用于多晶硅层的失效点定位的方法,包括:
提供样品;
将所述样品进行去层处理至多晶硅层上的层间介质层;
对所述样品的表面进行清洁处理;
利用电势对比定位法对所述样品进行多晶硅层的失效点定位。
进一步,所述样品包括:
衬底;
形成于所述衬底上的多晶硅层;
形成于所述多晶硅层上的层间介质层ILD。
进一步,对所述样品进行去层处理采用机械研磨方法进行。
进一步,经过对所述样品进行去层处理后,保留于所述多晶硅层上的层间介质层的厚度为0.1~0.3um。
进一步,对所述样品的表面进行清洁处理的方法为:
采用超声波震荡方法在去离子水中对所述样品表面进行清洁;
利用去离子水冲洗所述样品表面;
利用气枪将样品表面吹干。
进一步,利用电势对比定位法对所述样品进行多晶硅层的失效点定位包括:
利用扫描电镜对所述样品进行扫描,所述扫描电镜中一次电子束的加速电压为5~8KV;
对扫描电镜的扫描结果中所显示的各处的多晶硅层的颜色进行对比,将颜色显示较深的位置定位为多晶硅层的失效点。
进一步,所述样品为多晶硅栅极半导体芯片。
进一步,所述样品中包含有尺寸大于8um×8um的多晶硅阵列。
进一步,所述失效点位于所述尺寸大于8um×8um的多晶硅阵列中。
从上述方案可以看出,本发明的用于多晶硅层的失效点定位的方法,由于对样品进行去层处理后保留了一定厚度(0.1~0.3um)的多晶硅层上的层间介质层,进而形成了对多晶硅层的保护,与现有技术相比,避免了对多晶硅层的损伤;并且,对所述样品表面的清洁处理采用超声波震荡方法在离子水中进行清洁,与现有技术相比,因为未使用酸腐蚀,因此避免了清洁过程中对样品表面的损伤;同时,因为在对所述样品进行多晶硅层的失效点定位时,采用了较大的一次电子束的加速电压进行电势对比观测,可使得样品中多晶硅层的异常结构与正常结构之间的颜色差异明显,进而易于定位多晶硅层的失效点。本发明的方法尤其适用于大尺寸多晶硅阵列(大于8um×8um)的失效点定位,可快速地在扫描结果中通过颜色的差异比对以准确地找到失效点的位置,节省了芯片失效分析的时间,提高了分析效率。
附图说明
图1为本发明的用于多晶硅层的失效点定位的方法的实施例流程图;
图2为本发明的方法实施例中所提供的样品结构实施例示意图;
图3为本发明的方法实施例中的样品结构实施例经过去层处理后的示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
如图1所示,本发明用于多晶硅层的失效点定位的方法实施例过程包括以下各个步骤。
步骤a、提供样品。
本发明中所提供的样品实施例结构如图2所示,其包括衬底1、形成于所述衬底1上的多晶硅层2以及形成于所述多晶硅层2上的层间介质层(ILD,Inter Layer Dielectric)3。图2所示实施例样品例如多晶硅栅极半导体芯片,其中的多晶硅层2例如多晶硅栅极半导体芯片中的CMOS(Complementary Metal-Oxide-Semiconductor,互补金属氧化物半导体)器件的多晶硅栅极。多晶硅栅极半导体芯片中,在半导体器件之上还可具有多层的金属互连线结构5,在半导体器件与金属互连线结构5之间通过接触孔(contact)4相连接,而多层的金属互连线结构5之间相互通过通孔(via)6连接,这些半导体器件通过接触孔4、金属互连线结构5以及通孔6的连接形成了半导体芯片电路。在多层的金属互连线结构5之间也填充有层间介质层材料作为金属互连线之间的隔离。本发明实施例提供的样品中包含有尺寸大于8um×8um的多晶硅阵列,同时本发明实施例的方法对于位于所述尺寸大于8um×8um的多晶硅阵列中的失效点的定位效果尤佳,本文中所述失效点特指位于所述尺寸大于8um×8um的多晶硅阵列中的失效点。
步骤b、将所述样品进行去层处理至多晶硅层上的层间介质层。
本步骤b可以采用化学机械研磨(CMP)的方法对所述样品进行去层处理。如图3所示,经过去层处理后,保留于所述多晶硅层2上的层间介质层3的厚度为0.1~0.3um。本步骤b对样品进行去层处理后,所保留的一定厚度(0.1~0.3um)的多晶硅层2上的层间介质层3形成了对多晶硅层2的保护,进而可以避免对多晶硅层2的损伤。
步骤c、对所述样品的表面进行清洁处理,具体包括:
步骤c1、采用超声波震荡方法在去离子水中对所述样品表面进行清洁;
步骤c2、利用去离子水冲洗所述样品表面;
步骤c3、利用气枪将样品表面吹干。
本步骤c中利用去离子水采用超声波震荡方法对样品表面进行清洁,可避免清洁过程中对样品表面的损伤。
步骤d、利用电势对比定位法对所述样品进行多晶硅层的失效点定位,具体包括:
步骤d1、利用扫描电镜对所述样品进行扫描,所述扫描电镜中一次电子束的加速电压为5~8KV;
步骤d2、对扫描电镜的扫描结果中所显示的各处的多晶硅层的颜色进行对比,将颜色显示较深的位置定位为多晶硅层的失效点。
本步骤d中,扫描电镜中的一次电子束的加速电压采用5~8KV,大于现有技术中所采用的加速电压,这样可保证电子束能够穿透保留于多晶硅层2上的层间介质层3。因为在生产制造过程中,由于样品中各个部分所处环境的不同,会造成失效点处的多晶硅层结构与正常的多晶硅层结构的差异,这种差异在利用扫描电镜进行电势对比定位时,会反映在扫描电镜的扫描结果中,具体来说就是失效点处的多晶硅层结构与正常的多晶硅层结构的扫描结果的颜色不同。在扫描结果的灰度图中,一般反应为正常的多晶硅层结构处的颜色较浅,而失效点处的多晶硅层结构颜色较深,这样便可以通过颜色深浅的对比而快速的定位失效点。
本发明实施例中,在制备测试样品时保留了一定厚度的多晶硅层2上的层间介质层3,并且利用去离子水的超声波清洗方法清洁测试样品表面,同时加大了扫描电镜中的一次电子束的加速电压。这样便可以在多晶硅结构尺寸较大(大于8um×8um的多晶硅阵列)而能容纳大量电荷的情况下,在经过扫描电镜的扫描后在失效点处的多晶硅层结构与正常的多晶硅层结构之间产生较大的颜色差别,进而可快速进行失效点的定位。一方面,避免了测试样品在扫描前的处理过程中,样品表面难以确保较高清洁度以及难以确保测试样品表面被过度腐蚀的问题;同时,另一方面,也解决了传统方法无法快速准确的对尺寸较大的多晶硅结构进行失效点定位的问题。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (7)
1.一种用于多晶硅层的失效点定位的方法,其特征在于,包括:
提供样品;
将所述样品进行去层处理至多晶硅层上的层间介质层,保留于所述多晶硅层上的层间介质层的厚度为0.1~0.3μm;
对所述样品的表面进行清洁处理;
利用电势对比定位法对所述样品进行多晶硅层的失效点定位;
其中,电势对比定位法中的一次电子束的加速电压为5~8KV,所述样品中包含有尺寸大于8μm×8μm的多晶硅阵列。
2.根据权利要求1所述的方法,其特征在于,所述样品包括:
衬底;
形成于所述衬底上的多晶硅层;
形成于所述多晶硅层上的层间介质层ILD。
3.根据权利要求1所述的方法,其特征在于:对所述样品进行去层处理采用机械研磨方法进行。
4.根据权利要求1所述的方法,其特征在于,对所述样品的表面进行清洁处理的方法为:
采用超声波震荡方法在去离子水中对所述样品表面进行清洁;
利用去离子水冲洗所述样品表面;
利用气枪将样品表面吹干。
5.根据权利要求1所述的方法,其特征在于,利用电势对比定位法对所述样品进行多晶硅层的失效点定位包括:
利用扫描电镜对所述样品进行扫描,所述一次电子束由所述扫描电镜产生;
对扫描电镜的扫描结果中所显示的各处的多晶硅层的颜色进行对比,将颜色显示较深的位置定位为多晶硅层的失效点。
6.根据权利要求1至5任一项所述的方法,其特征在于:所述样品为多晶硅栅极半导体芯片。
7.根据权利要求1所述的方法,其特征在于:所述失效点位于所述尺寸大于8μm×8μm的多晶硅阵列中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310309536.7A CN104332420B (zh) | 2013-07-22 | 2013-07-22 | 用于多晶硅层的失效点定位的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310309536.7A CN104332420B (zh) | 2013-07-22 | 2013-07-22 | 用于多晶硅层的失效点定位的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104332420A CN104332420A (zh) | 2015-02-04 |
CN104332420B true CN104332420B (zh) | 2017-08-04 |
Family
ID=52407126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310309536.7A Active CN104332420B (zh) | 2013-07-22 | 2013-07-22 | 用于多晶硅层的失效点定位的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104332420B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110504181B (zh) * | 2019-08-26 | 2022-03-18 | 上海华力集成电路制造有限公司 | 正交通孔链测试结构开路失效的分析方法 |
CN110836905A (zh) * | 2019-11-13 | 2020-02-25 | 上海华力集成电路制造有限公司 | 自动识别芯片物理缺陷的失效分析方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6258652A (ja) * | 1985-09-09 | 1987-03-14 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の試験方法 |
KR100576474B1 (ko) * | 2004-03-22 | 2006-05-08 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 결함 검출 방법 |
TW200629454A (en) * | 2005-02-14 | 2006-08-16 | Powerchip Semiconductor Corp | Method of detecting piping defect |
US20100279436A1 (en) * | 2009-04-30 | 2010-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inspection Method For Integrated Circuit Manufacturing Processes |
CN102253325B (zh) * | 2010-05-21 | 2013-07-31 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
-
2013
- 2013-07-22 CN CN201310309536.7A patent/CN104332420B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN104332420A (zh) | 2015-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102044461B (zh) | 用于半导体器件失效分析的检测方法 | |
CN102565680B (zh) | 半导体器件的失效分析方法 | |
CN104362156B (zh) | 一种显示基板、其测试方法及制备方法 | |
CN102015127A (zh) | 电容型机电变换器的制造方法和电容型机电变换器 | |
CN105699631B (zh) | 具有绝缘沟槽的ic及相关的方法 | |
CN103926264B (zh) | 栅氧化层失效点的定位方法 | |
CN103926266B (zh) | 一种半导体结构的失效分析方法 | |
CN104078343A (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
CN106356312A (zh) | 对封装芯片进行测试及失效分析的方法 | |
CN104201171A (zh) | 一种检测缺陷残留的测试结构 | |
CN104332420B (zh) | 用于多晶硅层的失效点定位的方法 | |
CN103941171B (zh) | 半导体测试结构及测试方法 | |
CN1746729A (zh) | 显示基片及其制造方法 | |
CN104752247B (zh) | 一种金属桥连缺陷的检测结构以及制备方法 | |
CN107579014A (zh) | 一种多晶硅上接触孔高阻值缺陷检测方法 | |
KR101030295B1 (ko) | 반도체 소자의 소자 분리막 검사용 필드 트랜지스터 | |
CN104090393B (zh) | 一种液晶盒晶体管电性测试方法 | |
CN105984839B (zh) | 一种mems器件及其制备方法、电子装置 | |
US7745236B2 (en) | Floating gate process methodology | |
CN103776668A (zh) | 半导体器件主动区失效分析样品的制备方法 | |
TWI240422B (en) | Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof | |
US7132354B2 (en) | Inspection methods for a semiconductor device | |
CN105990169A (zh) | 芯片通孔连接缺陷的检测方法 | |
CN102616729B (zh) | 一种基于soi硅片的窄沟道隔离槽刻蚀至氧化层的检测结构及检测方法 | |
CN103187402B (zh) | 测试结构及其形成方法、冲洗工艺的冲洗时间判定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |