TW201027482A - High-reliability gate driving circuit - Google Patents

Description

201027482 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種閘極驅動電路，尤指一種具交互了 拉機制之高可靠度閘極驅動電路。 【先前技術】 ❹ 液晶顯示裝置(Liquid Crystal Display ; LCD)是目前廣泛使用的 一種平面顯示器，其具有外型輕薄、省電以及無輻射等優點。液晶 顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層 内之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光 模組所提供的光源以顯示影像。一般而言，液晶顯示裝置包含有複 數個畫素單元、閘極驅動電路以及源極驅動電路。源極驅動電路用 以提供複數個資料訊號。閘極驅動電路包含複數級移位暫存器’用 ❹來提供複數個閘極驅動訊號以控制複數個資料訊號寫入至複數個畫 素單/C。因此，閘極驅動電路即為控制資料訊號寫入操作的關鍵性 元件。 第1圖為習知閘極驅動電路的示意圖。如第j圖所示，為方便 說明’閘極驅動電路100只顯示第_)級移位暫存器⑴、第N級 移位暫存n m及第(N+i)級移位键_ 113，其巾只有級移位 暫存盗112顯不内部功能單元架構。第N級移位暫存器112係用以 ，據第-sf脈Cta、第二時脈啦及間極訊號他]產生間極訊 號SGn。閘極訊號SGn經由閘極線GLn饋入至晝素陣列101之對 201027482 應畫素早元’用以控制資料線DLi之資料訊號的寫入操作。此外， 閘極訊號SGn另被傳輸至第(N+1)級移位暫存器113，用以作為致能 第(N+1)級移位暫存器113所需之啟始脈波訊號。第n級移位暫存 器112包含上拉單元120、儲能單元135、緩衝單元14〇、下拉單元 150、放電單元155以及控制單元160。儲能單元135係用來根據緩 衝單元140所接收之閘極訊號SGn-Ι執行充電程序，進而產生驅動 控制電壓VQn。上拉單元120即根據驅動控制電壓VQn及第一時 ⑩脈CK1以上拉閘極線GLn之閘極訊號SGn。控制單元160包含複 數個電晶體’用以根據閘極訊號SGn-Ι及反相於第一時脈(：&1之第 二時脈CK2產生控制訊號SCn。放電單元155即用來根據控制訊號 SCn ’對儲能單元135執行放電程序以下拉驅動控制電壓VQn至低 電源電壓Vss。下拉單元150則根據控制訊號SCn以下拉閘極訊號 SGn至低電源電壓Vss。 然而，在閘極驅動電路1〇〇的運作中，除了第N級移位暫存器 ❹112被觸發以產生高電壓準位之閘極訊號恤的時段，其餘時間控 制訊號SCn均在高電壓準位以致能下拉單元15〇及放電單元155。 亦即，下拉單兀150及放電單元155之電晶體151，156係長時間維 持在導通狀態，所以容易導致臨界電壓漂移，進而降低閑極驅動電 路100的可靠度及使用壽命。 【發明内容】 依據本發明之實施例’其揭露—種高可靠度祕轉電路，用 以提供複數個閘極訊號至複數條閘極線。此種閘極驅動電路包含複 201027482 數級移位暫存器’ 級移位暫存器包含上拉單元、麟單元、儲 能單元、放群元、第—τ拉單元、第二下拉單元與控制單元。 上拉單元電連接於第Ν閘極線，用以根據驅動控制電壓及第一 時脈將第Ν閘極訊號上拉至高準位電壓。緩衝單元用以接收輸入訊 號儲此單元電連接於上拉單元及緩衝單元，用來根據輸入訊號執 灯充電程序’以提供驅動控制電壓至上拉單元。放電單元電連接於 儲能單元’用以根據控制訊號將驅動控制電壓下拉至低電源電磨。 Φ第一下拉單兀電連接於第Ν閘極線用以根據控制訊號將第Ν閘極訊 號下拉至低電源電壓。第二下拉單元電連接於第Ν間極線，用以根 據反相於第-時脈之第二時脈將第Ν閘極訊號下拉至低電源電壓。 控制單兀電連接於放電單元與第一下拉單元，用以根據第Ν閘極訊 號產生控制訊號。 依據本發明之實施例，其另揭露一種高可靠度閘極驅動電路’ 用以提供複數個閘極訊號至複數條閘極線。此種閘極驅動電路包含 φ 複數級移位暫存器，第Ν級移位暫存器包含上拉單元、緩衝單元、 儲能單元、第一放電單元、第二放電單元'第一下拉單元與第二下 拉單元》 上拉單元電連接於第Ν閘極線，用以根據驅動控制電壓及第一 時脈將第Ν閘極訊號上拉至高準位電壓。緩衝單元用以接收輸入訊 號。儲能單元電連接於上拉單元及緩衝單元，用來根據輸入訊號執 行充電程序’以提供驅動控制電壓至上拉單元。第一放電單元電連 接於儲能單元，用來根據第一時脈及第Ν閘極訊號以下拉驅動控制 電壓。第二放電單元電連接於儲能單元，用以根據第(Ν+1)閘極訊號 201027482 將驅動控制電壓下拉至低電源電壓。第一下拉翠元電連接於第n問 極線’用以根據反相於第-時脈之第二時脈將第n閉極訊號下拉至 低電源電壓。第二下拉單元電連接於第N間極線，用以根據第_) 閘極訊號將第N閘極訊號下拉至低電源電壓。 【實施方式】 為讓本發明更顯而易懂，下文依本發明之高可靠度閘極驅動電 ❿路，特舉實施例配合所附圖式作詳細說明，但所提供之實施例並非 用以限制本發明所涵蓋的範圍。 第2圖為本發明第一實施例之閘極驅動電路的示意圖。如第2 圖所示’閘極驅動電路200包含複數級移位暫存器，為方便說明， 閘極驅動電路200只顯示第(N-1)級移位暫存器211、第N級移位暫 存器212及第(N+1)級移位暫存器213，其申只有第N級移位暫存器 212顯示内部功能單元架構，其餘級移位暫存器係類同於第n級移 位暫存器212，所以不另贅述。第(N-丨)級移位暫存器211用以提供 閘極訊號SGn-Ι ’第N級移位暫存器212用以提供閘極訊號SGn， 第(N+1)級移位暫存器213用以提供閘極訊號SGn+1。閘極訊號 SGn-Ι經由閘極線GLn-Ι饋入至畫素陣列201之畫素單元205，用 以控制資料線DLi之資料訊號寫入至畫素單元205。閘極訊號SGn 經由閘極線GLn饋入至畫素陣列201之晝素單元305，用以控制資 料線DLi之資料訊號寫入至畫素單元305。閘極訊號SGn+1經由閘 極線GLn+Ι饋入至畫素陣列2〇1之晝素單元405 ’用以控制資料線 DLi之資料訊號寫入至晝素單元4〇5。 201027482 第N級移位暫存器212包含上拉單元22〇、儲能單元235、緩 衝單元240、放電單元255、控制單元260、第一下拉單元265以及 第二下拉單元270。上拉單元220電連接於閘極線GLn，用以根據 驅動控制電壓VQn及第一時脈cki以上拉閘極線GLn之閘極訊號 SGn。緩衝單元240電連接於第(N-1)級移位暫存器211以接收閘極 訊號SGn_l，亦即，第N級移位暫存器212係以閘極訊號SGn_i作 為致能所需之啟始脈波訊號。儲能單元235電連接於上拉單元220 φ及緩衝單元240，用來根據閘極訊號SGn-1執行充電程序，並據以 提供驅動控制電壓VQn至上拉單元220。控制單元260電連接於放 電單元255與第一下拉單元265，用以根據第一時脈CK1及閘極訊 號SGn產生控制訊號SCn。放電單元255電連接於儲能單元235， 用來根據控制訊號SCn執行放電程序以下拉驅動控制電壓VQn至 低電源電壓Vss。第一下拉單元265電連接於閘極線GLn，用來根 據控制訊號SCn以下拉閘極訊號SGn至低電源電壓Vss。此外，第 ❹二下拉單元270亦電連接於閘極線<31^，用來根據反相於第一時脈 CK1之第二時脈CK2以下拉閘極訊號SGn至低電源電壓Vss。 在第2圖之實施例中，緩衝單元240包含二極體241，上拉單 元220包含第一開關221 ’儲能單元235包含電容236，放電單元 255包含第二開關256 ’第一下拉單元265包含第三開關266 ,第二 下拉單元270包含第四開關271，控制單元260包含及閘(AND Gate)261與反相器(inverter)262。二極體241包含正極端與負極端， 其中正極端電連接於第(N-1)級移位暫存器211以接收閘極訊號 SGn-Ι，負極端電連接於電容236。第一開關221包含第一端、第二 201027482 端及閘極端’其中第—端用以接 二極魏之負極端，第二端電連接·極線^== 第一端與第二端，其中第一端電連接於第-開關221之閘極端= 二端電連接於第一開關221之第二端。 φ ❹ 第-開關256包含第-端、第二端及閘極端，其中第 接於電容说=第-端，第二端用以接收低電源電壓Μ，間極端 電連接於控制單元260以接收控制訊號SCn。第三開關挪包含第 -端、第二端及閘極端，其中第一端電連接於第—開關⑵之第二 端，第二端用以接收低電源輕Vss，閘極端電連接於控制單元26〇 以接收控制訊號SCn。第四開關271包含第一端、第二端及閘極端， 其中第-端電連接於第-開關221之第二端，第二端用以接收低電 源電壓Vss，閘極端用以接收第二時脈（：1^。第—開關221至第四 開關271係為薄膜電晶體(Thin Film Transistor)、金氧半場效電晶體 (Metal Oxide Semicomhictor Field Effect Transistor)、或接面場效電晶 體(Junction Field Effect Transistor)。及閘 261 包含第一輸入端、第二 輸入端及輸出端，其中第一輸入端用以接收第一時脈CK1，輸出端 電連接於第二開關256及第三開關266之閘極端，用以輸出控制訊 號SCn。反相器262包含輸入端與輸出端，其中輸入端電連接於第 一開關221之第一端以接收閘極訊號SGn’輸出端電連接於及閘261 之第二輸入端。由上述可知，控制單元260係在第一時脈CKi為高 準位且閘極訊號SGn為低準位的狀況下，才輸出高準位之控制訊號 SCn以導通第二開關256與第三開關266。 第3圖為第2圖之閘極驅動電路的工作相關訊號波形示意圖， 201027482 其中橫軸為時間軸。在第3圖中，由上往下的訊號分別為第一時脈 CK卜第二時脈CK2、閘極訊號SGn_卜閘極訊號SGn、閑極訊號 SGn+Ι、驅動控制電壓VQn以及控制訊號SCn。 如第3圖所示，於時段T1内，閘極訊號由低準位上昇 至高準位，二極體241因而順向導通使電容236充電，用以提昇驅 動控制電壓VQn至第一高電壓vm。此時，因第一時脈CK1切換 為低準位，所以控制訊號SCn亦切換為低準位，用以截止第二開關 ❺256與第三開關266。於時段T2内’閘極訊號犯!^由高準位降為 低準位，二極體241逆向截止，使驅動控制電壓VQn為浮接電壓， 此時因第一時脈cki切換至高準位，所以可藉由第一開關221之元 件電容辆合作用，將驅動控制電壓VQn由第一高電壓^丨上拉至 第二高賴Vh2，並據以導通第一開關221，將間極訊號SGn由低 準位上拉至高準位。雖然LCK1於時段T2内為高準位，但 此時閘極訊號SGn為高準位，所以控制訊號SQi仍維持在低準位， ⑩而第二開關256及第三開關266也就持續在截止狀態。 、於時段T3内’第二時脈CK2切換至高準位，所以第四開關π 導通使間極訊號SGn下拉為低準位，進而利用電容236的輕合作用 將驅動控制雜VQn下拉至低準位。此時，雖然閘極訊號SGn為 低準位，但因第-時脈CK1切換為低準位，所以控制訊號奶仍 維持在低準位，而第二開關256及第三_266也就持續在截止狀 態。另外，第_)級移位暫存器213則利用間極訊號SGn作為致 能所需之啟始脈波訊號’而於時段T3内產生高準位之間極訊號 11 201027482 於時#又T4内，第一時脈CK2切換為低準位使第四開關π〗戴 止此時，第一時脈CK1切換至高準位，配合低準位之閘極訊號 SGn，使控制訊號sen切換至高準位，用以導通第二開關256及第 三開關266，進而下拉驅動控制電壓VQn至低電源電壓Vss，並下 拉閘極訊號SGn至低電源電壓Vss。於時段T5内，第一時脈CK1 切換為低準位使控制訊號SCn切換為低準位’進而使第二開關256 及第三開關266戴止。此時，第二時脈CK2切換至高準位，用以導 φ通第四開關271 ’進而下拉閘極訊號SGn至低電源電壓yss。其後， 在閘極訊號SGn持續低準位的狀態下，係週期性地執行上述於時段 T4及T5内之電路操作，亦即，第三開關266及第四開關271交互 導通以維持閘極訊號SGn在低準位。所以，藉由第三開關2的及第 四開關271的交互導通工作模式，可顯著降低臨界電壓漂移進而 提高閘極驅動電路200的可靠度及使用壽命。請注意，雖然在時段 T5内，第二開關256截止使驅動控制電壓VQn為浮接電壓，但由 藝於驅動控制電壓VQn係被週期性地下拉至低電源電壓Vss，所以此 時驅動控制電壓VQn並不會超過臨界電壓’因而不影響電路正常工 作。 第4圖為本發明第二實施例之閘極驅動電路的示意圖。如第4 圖所示，閘極驅動電路300包含複數級移位暫存器，為方便說明， 閘極驅動電路3〇〇仍只顯示第級移位暫存器祀、第n級移位 暫存器312及第(N+1)級移位暫存器313。在第N級移位暫存器312 中，緩衝單元24〇包含緩衝電晶體242，控制單元26〇包含反或閘 (NORGate)263。緩衝電晶體242包含第一端、第二端及間極端，其 12 201027482 中第一端電連接於第(Ν-l)級移位暫存器311以接收閘極訊號 SGn-Ι ’閘極端電連接於第一端，第二端電連接於電容236之第一 端。緩衝電晶體242係為薄膜電晶體、金氧半場效電晶體、或接面 場效電晶體。反或閘263包含第一輸入端、第二輸入端及輸出端， 其中第一輸入端用以接收第二時脈CK2，第二輸入端電連接於第一 開關221之第二端，輸出端電連接於第二開關256及第三開關挪 之閘極端’用以輸出控制訊號SCn。其餘級移位暫存器同理類推， φ 除上述外，每一級移位暫存器的内部電連接關係基本上均類同於第 2圖所示之第N級移位暫存器212，而閘極驅動電路300的工作相 關訊號波形也同於第3圖所示之訊號波形，所以不再贅述。 第5圖為本發明第三實施例之閘極驅動電路的示意圖。如第5 圖所示’閘極驅動電路4〇〇包含複數級移位暫存器，為方便說明， 閘極驅動電路400仍只顯示第(N-丨)級移位暫存器411、第N級移位 暫存器412及第(N+1)級移位暫存器413。相較於第4圖所示之閘極 ^ 驅動電路300 ’第(N-1)級移位暫存器411另用以提供啟始脈波訊號 STn-Ι ’第N級移位暫存器412另用以提供啟始脈波訊號；§Τη，第 (N+1)級移位暫存器413另用以提供啟始脈波訊號STn+1。啟始脈波 訊號STlM之波形實質上係同於閘極訊號SGn-Ι之波形，啟始脈波 訊號STn之波形實質上係同於閘極訊號S(Jn之波形，啟始脈波訊號 STn+Ι之波形實質上係同於閘極訊號§〇11+1之波形。相較於第4圖 所示之第N級移位暫存器312，第N級移位暫存器412另包含進位 單元280。進位單元28〇包含第五開關281，係用來根據驅動控制 電麼VQn及第—時脈CK1產生啟始脈波訊號STn饋入至第(N+1) 13 201027482 級移位暫存器413。第五開關281包含第一端、第二端及閑極端， 其中第-端用以接收第一 脈CK1 ’閑極端電連接於電容现之第 一端’第二端用以輸出啟始脈波訊號STn至第(N+1)級移位暫存器 413。第五開關281係為薄膜電晶體、錄半場效電晶體、或接面場 效電晶體。此外’緩衝電晶體242之第一端則電連接於第叫)級移 位暫存S 411以接收啟始脈波訊號stw。其餘級移位暫存器同理 類推，除上述外，每―級移位暫存部電連接基本上均類 ❺同於第4圖所示之第Ν級移位暫存器312，而閘極驅動電路的 工作相關峨祕也同於第3騎示之訊號祕，所以不再資述。 第6圖為本發明第四實施例之閘極驅動電路的示意圖。如第6 圖所不’閘極驅動電路500 &含複數級移位暫存器，為方便說明， 閘極驅動電路5GG仍只顯示第㈣)級移位暫存器51卜第N級移位 暫存器512及第_)級移位暫存器513，其中只有第N級移位暫存 器512顯示内部功能單元架構，其餘級移位暫存器係類同於第n級 ❹移位暫存器512 ’所以不另贅述。第㈣)級移位暫存器511用以提 供閘極訊號SGn-Ι，第N級移位暫存器512用以提供閘極訊號sGn， 第(N+1)級移位暫存器513用以提供間極訊號SGn+i。 …第N級移位暫存器512包含上拉單元52〇、儲能單元奶、緩 衝單元540、第-放電單元55〇、第二放電單元555、輔助單元57〇、 第下拉單元560以及第二下拉單元5仍。上拉單元電連接於 閉極線GLn ’用崎據驅動控制電壓VQH及第-脈CK1以上拉 閘極線GLn之閘極訊號SGn。緩衝單元54〇 f連接於第㈣)級移 暫存器511以接收閘極訊號，亦即，第n級移位暫存器512 201027482 係以閘極訊號SGn-l作為致能所需之啟始脈波訊號。儲能單元535 電連接於上拉單元520及緩衝單元54〇，用來根據閘極訊號sGn-1 執行充電程序’並據以提供驅動控制電壓VQn至上拉單元52〇。第 一放電單元550電連接於儲能單元535，用來根據第一時脈CK1及 間極訊號SGn執行放電程序以下拉驅動控制電壓VQn。第二放電單 兀555亦電連接於儲能單元535，用來根據閘極訊號SGn+1執行放 電程序以下拉驅動控制電壓VQn至低電源電壓Vss。 參 第下拉早元560電連接於閘極線GLn ’用來根據反相於第一 時脈CK1之第二時脈CK2以下拉閛極訊號SGn至低電源電壓Vss。 第二下拉單元565亦電連接於閘極線GLn，用來根據閘極訊號 SGn+Ι以下拉閘極訊號SGn至低電源電壓Vss ^辅助單元電連 接於閘極線GLn與第-放電單元550之間，用來根據第一時脈㈤ 控制閘極線GLn與第一放電單元550之間的輔助電性連結。 在第6圖之實施例中，緩衝單元54〇包含緩衝電晶體542，上 ❹拉單元520包含第一開關521，儲能單元535包含電容536，第一放 電單元550包含第二開關551，第二放電單元555包含第三開關 556,第一下拉單元560包含第四開關561，第二下拉單元5的包含 第五開關566，辅助單元570包含第六開關57卜緩衝電晶體542 匕3第-端、第二端及閘極端，其中第一端電連接於第叫)級移位 暫存器511以接收閘極訊號SGn-Ι ’閘極端電連接於第—端，第二 端電連接於電容536。緩衝電晶體542係為薄膜電晶體、金氧半= 效電晶體、或接面場效電晶體。在另一實施例中，緩衝單元54〇係 包含二極體，二極體之正極端電連接於第_)級移位暫存器犯以 15 201027482 接收閘極訊號SGn-卜而二極體之負極端電連接於電容说。 第-開關521包含第-端、第二端及閘極端，其中第一端用以 接收第-時脈CK1，閘極端電連接於緩衝電晶體542之第二端 二端電連接於閘極線GLn。電容536包含第—端與第二端，盆中 一端電連接於第-開關521之閑極端，第二端電連接於第一開關功 之第一端。第二開關551包含第一端、第二端及閘極端，立中第一 端電連接於電容536之第-端，閘極端用以接收第一時脈㈤ ❹開關控制訊號SCnl，第二端電連接於第一開關521之第二端。第: 開關556包含第一端、第二端及閘極端，其中第一端電連接於電^ 536之第一端，閘極端電連接於閘極線GLn+i以接收閘極訊號 SGM作為開關控制峨SCn2，第二端用以接收低電源電壓^。 、第四開關561包含第一端、第二端及閘極端，其中第一端電連 接於第開關521之第二端，閘極端用以接收第二時脈匸幻作為開 ^制訊號SCn3 ’第二端用以接收低電源電壓Vss。第五開關5的 © 包含第一端 '第二端及閘極端，其中第一端電連接於第一開關521 第一端，閘極端電連接於閘極線GLn+1以接收閘極訊號 作為開關控制訊號SCn4,第二端用以接收低電源電壓Vss。第六開 L 3第一端、第一端及閘極端，其中第一端電連接於第一開 1之第—端’閘極端用以接收第一時脈㈤作為開關控制訊號 一端電連接於第一開關551之第二端。第—開關521至第 ’關571係為薄膜電晶體、錄半場㈣晶體、或接面場效電晶 體。 第7圖為第6圖之閘極驅動電路的工作相關訊號波形圖，其中 16 201027482 橫軸為時間軸。在第7圖中，由上往下的訊號分別為第一時脈㈤、 第二時脈CK2、閘極訊號SGn-Ι、閘極訊號SGn、閘極訊號SGn+1、 驅動控制電壓VQn、卩糊控制減SCn卜關控制峨scn2、開 關控制訊號SCn3、開關控制訊號SCn4以及開關控制訊號奶5。 如第7圖所示’於時段T1内，因閘極訊號SGn-Ι由低準位上 昇至高準位，緩衝電晶體542切換為導通狀態使電容536充電，用 以提昇驅動控制電壓VQn至第一高電壓观。此時，又因第一時脈 ❹fKl切換為低準位，且第二時脈CK2娜至高準位，亦即開關控制 號SCnl與SCn5均切換為低準位，而開關控制訊號SCn3則切換 至高準位’所以第二開關551與第六開關571均切換為截止狀態，、 而第四開關561則切換為導通狀態以維制極訊號咖之低準位。

另外，由於閘極訊號犯㈣維持在低準位，所以開關控制訊號SCW 與SCn4仍維持在低準位，用以使第王晒说與第五開關施保 持在截止狀態。 ❿ s於時段T2内’因閘極訊號SGn-Ι由高準位降至低準位，緩衝 電曰曰體542七刀換為截正狀態，使驅動控制電屢抑為浮接電麼，又 ，第- 脈CK1切換至高準位，所以可藉由第一開關％】之元件電 容輕合作用’將驅動控制電壓VQn由第—高電壓上拉至第二 高電塵Vh2，並據以導通第一開關521，將間極訊號sGn由低準位 上拉至高準位。此時’第二時脈㈤切換為低準位且閘極訊號 SGn+Ι维持在低準位，树糊控制峨s㈤切換為低準位，且 開關控制訊號SCn2與SCn4維持在低準位，因此第三關挪、第 四開關划及第五開關566均在截止狀態。此外，雖然開關控制訊 17 201027482 職 號SCnl與SCn5均隨第-_CK1 _換至高準位，但由於驅動 控制電壓VQn及閘極訊號SGn均為高準位，所以第二開關551與 第六開關571均維持在截止狀態。 於時段T3内’第(N+1)級移位暫存|| 51;3則利用閘極訊號SGn 作為致能所需之啟舰波峨，Μ生高準位之瞧職娜+1。 此時，因第二時脈CK2切換至高準位，即開關控制訊號SCn3切換 至尚準位’所以第四開關561導通使閘極訊號SGn下拉至低電源電 ❿壓Vss。又因閘極訊號SGn+l切換至高準位，亦即開關控制訊號 SCn2與SCn4均切換至高準位’所以第三開關556導通使驅動控制 電壓VQn下拉至低電源電壓Vss，且第五開關S66導通使間極訊號 SGn下拉至低電源電壓Vss。此外，第一時脈CK1切換為低準位， 即開關控制訊號SCnl與SCn5均切換為低準位，所以第二開關551 與第六開關571仍維持在截止狀態。 於時段T4内，因第二時脈CK2切換為低準位，即開關控制訊 &號SCn3切換為低準位，所以第四開關561切換為截止狀態。又因 開極訊號SGn+l切換為低準位，亦即開關控制訊號SCn2與父料 均切換為低準位，所以第三開關556及第五開關566均切換為截止 狀態。此外，第一時脈CK1 士刀換至高準位，即開關控制訊號scni 與SCn5均切換至高準位，所以第二開關551與第六開關57ι均切 換為導通狀態，用以維持驅動控制電壓VQn於低準位。請注意，第 /、開關571係用來在第二開關551之第二端與閘極線^之間提供 輔助電性連結以提高可靠度，省略第六開關切並不會影響電路正、 常工作。 18 201027482 錢 於時*kT5 θ，因第-時脈CK1切換為低準位，所以第二開關 551與第六開關571均切換為截止狀態。又因閘極訊號sg㈣維持 在低準位，亦即開關控制訊號SCn2與SCn4均維持在低準位，所以 第三開關556及第五開關566均維持在截止狀態。此外，第二時脈 CK2切換至高準位’即關控舰號奶3切換至為高準位所以 第四開關561導通使閘極訊號SGn下拉至低電源縣Vss。其後， 在閘極訊號SGn持續低準位的狀態下，係週期性地執行上述於時段 ❹T4及T5内之電路操作，亦即，第四開關561及第二開關551交互 導通以下拉閘極訊號SGn及驅動控制電壓VQn。所以，藉由第四開 關561及第二開關551的交互導通工作模式，可顯著降低臨界電壓 漂移，進而提高閘極驅動電路5〇〇的可靠度及使用壽命。 第8圖為本發明第五實施例之閘極驅動電路的示意圖。如第8 圖所示，閘極驅動電路600包含複數級移位暫存器，為方便說明， 閘極驅動電路600仍只顯示第(Nq)級移位暫存器611、第N級移位 ,暫存器612及第(N+1)級移位暫存器613。相較於第6圖所示之閉極 驅動電路500 ’第(N-1)級移位暫存器611另用以提供啟始脈波訊號 STn-Ι ’第N級移位暫存器612另用以提供啟始脈波訊號STn，第 (N+1)級移位暫存器613另用以提供啟始脈波訊號STn+le每一啟始 脈波訊號之波形實質上係同於對應閘極訊號之波形。相較於第6圖 所示之第N級移位暫存器512，第N級移位暫存器612另包含進位 單元580。進位單元580包含第七開關581 ’係用來根據驅動控制 電壓VQn及第一時脈CK1產生啟始脈波訊號STn饋入至第讲+1) 級移位暫存器613。第七開關581包含第一端、第二端及閘極端， 201027482 其中第-端用以接收第一時脈CK1，閘極端電連接於電容谈之第 一端，第二端用以輸出啟始腋波訊號STn至第(N+1)級移位暫存器 613。第七開關581係為薄膜電晶體、金氧半場效電晶體、或接面場 效電晶體。此外’緩衝電晶體542之第一端則電連接於第附)級移 暫存器611以接收啟始脈波訊说^τη_ι。其餘級移位暫存器同理 類推’除上料’每—級移位暫存部電連接關係基本上均類 同於第6圖所示之第N級移位暫存器512，而閘極驅動電路_的 ❹工作_訊號波形也同於第7 _示之訊號波形，所以不再贊述。 由上述可知，在本發明閘極驅動電路之移位暫存器的電路工作 中，係利用交互下拉運作機制以維持低準位之閘極訊號所以可顯 著降低電晶舰界電壓漂移，躺提高雜驅動電路的可靠度及使 用哥命。 雖然本發明已以實施例揭露如上，然其並非用以限定本發明， 任何具有本發明所屬技術領域之通常知識者，在不脫離本發明之精 神和範圍内，當可作各種更動與潤飾，因此本發明之保護範 後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1圖為習知閘極驅動電路的示意圖。 第2圖為本發明第一實施例之閘極驅動電路的示意圖。 第3圖為第2圖之閘極驅動電路的工作相關訊號波形示意圖，其中 橫軸為時間軸。. ， 第4圖為本發明第二實施例之閘極驅動電路的示意圖。 20 201027482 第5圖為本發明第三實施例之閘極驅動電路的示意圖。 第6圖為本發明第四實施例之閘極驅動電路的示意圖。 第7圖為第6圖之閘極驅動電路的工作相關訊號波形圖，其中橫軸 為時間軸。 第8圖為本發明第五實施例之閘極驅動電路的示意圖。 【主要元件符號說明】 ❹ 100、200、300、400、500、600 閘極驅動電路 101、201晝素陣列 111、 211、311、411、511、611 第(N-1)級移位暫存器 112、 212、312、412、512、612 第 N 級移位暫存器 113、 213、313、413、513、613 第(N+1)級移位暫存器 120、220、520上拉單元 135、235、535儲能單元 140、240、540緩衝單元 ❿150下拉單元 151、156電晶體 155、255放電單元 160、260控制單元 205、305、405晝素單元 221 ' 521第一開關 236、536 電容 241二極體 21 201027482 « 242、542緩衝電晶體 256、551第二開關 261及閘 262反相器 263反或閘 265、 560第一下拉單元 266、 556第三開關 _ 270、565第二下拉單元 271、561第四開關 280、 580進位單元 281、 566第五開關 550第一放電單元 555第二放電單元 570輔助單元 571第六開關 ® 581第七開關 CK1第一時脈 CK2第二時脈 DLi資料線 GLn-1、GLn、GLn+Ι 閘極線 SCn控制訊號 SCnl、SCn2、SCn3、SCn4、SCn5 開關控制訊號 SGn-2、SGn-1、SGn、SGn+1、SGn+2 閘極訊號 22 201027482 喪 STn-2、STn-l、STn、STn+l 啟始脈波訊號 ΤΙ、T2、T3、T4、T5 時段

Vhl第一高電壓 Vh2第二高電壓 VQn驅動控制電壓 Vss低電源電壓

Claims (1)

1. 201027482 m 七、申請專利範固： .種阿可靠度閘極驅動電路，用以提供複數個閘極訊號至複數條 閘極線，該閘極驅動電路包含複數級移位暫存器，該些級移位 暫存器之-第Ν級移位暫存器包含： 一上拉單元，電連接於該些閘極線之一第Ν閘極線，用以根據 一驅動控制電壓及一第一時脈將該些閘極訊號之一第Ν閘 極訊號上拉至一高準位電壓； 一緩衝單元，用以接收一輸入訊號； 一儲能單元，電連接於該上拉單元及該緩衝單元，用來根據該 輸入訊號執行一充電程序以提供該驅動控制電壓至該上拉 單元； 一放電單元，電連接於該儲能單元，用以根據一控制訊號將該 驅動控制電壓下拉至一低電源電壓； 一第一下拉單元，電連接於該第Ν閘極線，用以根據該控制訊 > 號將該第Ν閘極訊號下拉至該低電源電壓； 一第二下拉單元’電連接於該第Ν閘極線，用以根據反相於該 第一時脈之一第二時脈將該第Ν閘極訊號下拉至該低電源 電壓；與 控制單元電連接於該放電早元與該第一下拉單元，用以根 據該第Ν閘極訊號產生該控制訊號。 2.如請求項1所述之閘極驅動電路，其中該上拉單元包含一電晶 24 201027482 # 體，該電晶體包含： 一第一端，用以接收該第一時脈； f甲1極端’電連接於該儲能單元以接收該驅動控制電麼；與 一第二端，電連接於該第N閘極線。 3.如請求们所述之閘極驅動電路，其中該儲能單元包含一電容。 ❿4·如4求項1所述之_轉電路，其找緩衝單元包含一電晶 體，該電晶體包含： -第-端’電連接於—第糾)級移位暫存器以接收_第㈣) 閘極訊號； 一閘極端，電連接於該第一端；與 一第二端，電連接於該儲能單元； 其中該輸入訊號係為該第(N-1)閘極訊號。 ® 5•如請求項1所述之_驅動電路，其中該緩衝單元包含一二極 體’該二極體包含： 正極端，電連接於一第_)級移位暫存器以接收-第(N-1)閘 極訊號；與 一負極端，電連接於該儲能單元； 其中該輸入訊號係為該第間極訊號。 6.〜求項！所述之開極驅動電路其中該放電單元包含一電晶 25 201027482 體’ 5亥電晶體包含： 一第一端，電連接於該儲能單元； 一閘極端，電連接於該控制單元以接收該控制訊號；與 一第二端，用以接收該低電源電壓。 7. 如請求項1所述之閘極驅動電路，其中該第一下拉單元包含一 電晶體，該電晶體包含： & 一第一端，電連接於該第N閘極線； 一閘極端’電連接於該控制單元以接收該控制訊號；與 一第二端，用以接收該低電源電壓。 8. 如請求項1所述之閘極驅動電路，其中該第二下拉單元包含一 電晶體，該電晶體包含： 一第一端，電連接於該第N閘極線； 一閘極端，用以接收該第二時脈；與 ’一第二端，用以接收該低電源電壓。 9. 如請求項1所述之閘極驅動電路，其中該控制單元包含： 一及閘(AND Gate)，包含： 3 . 一第一輸入端，用以接收該第一時脈； 一第二輸入端；與 一輸出端，用以輸出該控制訊號；與 一反相器(Inverter)，包含： 26 201027482 攀 一輸入端，電連接於該第N閘極線；與 一輸出端，電連接於該及閘之第二輸入端。 10.如請求項1所述之閘極驅動電路，其中該控制單元包含一反或 閘(NOR Gate)，該反或閘包含： 一第一輸入端，用以接收該第二時脈； 一第二輸入端，電連接於該第N閘極線；以及 φ 一輪出端’用以輸出該控制訊號。 如晴求項1所述之閘極驅動電路，其中該第^^級移位暫存器另 包含： 進位單元，電連接於該儲能單元，用來根據該驅動控制電壓 該第一時脈產生一第Ν啟始脈波訊號，該第ν啟始脈波 δ號係被饋送至一第(N+1)級移位暫存器之一緩衝單元。 ❹ ％求項11所述之閘極驅動電路，其巾該第Ν級移位暫存器之 触單元包含-電晶體，該電晶觀含： 子器之 一第一端，用來接收該第一時脈；

   電連接於該舰單元以接收該驅動控制電壓； 第-端’電連接於該第_)級移位暫存器之緩衝單元。 如請求項12所述之閘極驅動電路， 緩衝單元包含一電晶體，該雷㈣ ’該電晶體包含： ’其中該第Ν級移位暫存器之 27 201027482 一第一端，用來接收一第(N_l)級移位暫存器之一進位單元所產 生之一第(N-1)啟始脈波訊號； 一閘極端，電連接於該第一端；與 一第二端，電連接於該儲能單元； 其中該輸入訊號係為該第(N-1)啟始脈波訊號。 ❹ 鲁 K 一種高可靠度閘極驅動電路，用以提供複數個閘極訊號至複數 條閘極線，該閘極驅動電路包含複數級移位暫存器，該些級移 位暫存器之一第N級移位暫存器包含： 一上拉單元，電連接於該些閘極線之一第N閘極線，用以根據 一驅動控制電壓及一第一時脈將該些閘極訊號之一第N閘 極訊號上拉至一高準位電壓； —緩衝單元，用以接收一輸入訊號； 一儲能單元，電連接於該上拉單元及該緩衝單元，用來根據該 輸入訊號執行一充電程序以提供該驅動控制電壓至該上拉 單元； 一第一放電單元，電連接於該儲能單元，用來根據該第一時脈 及該第N閘極訊號以下拉該驅動控制電壓； 一第二放電單元，電連接於該儲能單元，用以根據該些閘極訊 號之一第(N+1)閘極訊號將該驅動控制電壓下拉至一低電源 電壓； 一第一下拉單元’電連接於該第N閘極線，用以根據反相於該 第一時脈之一第二時脈將該第N閘極訊號下拉至該低電源 28 201027482 電壓；與 一第二下拉單元，電連接於該第N閘極線，用以根據該第(N+1) 閘極訊號將該第N閘極訊號下拉至該低電源電壓。 15. 如請求項14所述之閘極驅動電路，其中該上拉單元包含一電晶 體，該電晶體包含： 一第一端，用以接收該第一時脈； 一閘極端，電連接於該儲能單元以接收該驅動控制電壓；與 一第二端，電連接於該第N閘極線。 16. 如請求項14所述之閘極驅動電路，其中該儲能單元包含一電 容。 17. 如請求項14所述之閘極驅動電路，其中該緩衝單元包含一電晶 體，該電晶體包含： ® 一第一端’電連接於一第讲-丨)級移位暫存器以接收一第 閘極訊號； 一閘極端，電連接於該第一端；與 一第二端，電連接於該儲能單元； 其中該輸入訊號係為該第(N-1)閘極訊號。 18. 如請求項14所述之閘極驅動電路，其中該緩衝單元包含一二極 體，該二極體包含： 一 29 201027482 ψ 一正極端，電連接於一第(Ν-1)級移位暫存器以接收一第⑼-丨)閘 極訊號；與 一負極端，電連接於該儲能單元； 其中該輸入訊號係為該第(N-1)閘極訊號。 19. 如請求項14所述之閘極驅動電路，其中該第一放電單元包含一 電晶體，該電晶體包含： _ 一第一端’電連接於該儲能單元； 一閘極端’用以接收該第一時脈；與 一第二端，電連接於該第N閘極線。 20. 如請求項14所述之閘極驅動電路，其中該第二放電單元包含一 電晶體，該電晶體包含·· 一第一端’電連接於該儲能單元； 一閘極端，用以接收該第(N+1)閘極訊號；與 ® —第二端，用以接收該低電源電壓。 21. 如請求項14所述之閘極驅動電路，其中該第一下拉單元包含一 電晶體，該電晶體包含： 一第一端，電連接於該第N閘極線； 一閘極端，用以接收該第二時脈；與 一第二端，用以接收該低電源電壓。 30 201027482 22:==_路，·二一含- 一第一端，電連接於該第N閘極線； 一閘極端’用以接收該第_)閘極訊號；與 一第二端，用以接收該低電源電壓。 N級移位暫存器另 23.如請求項14所述之閘極驅動電路，其中該第 包含· 一辅助單元，電連接於該第N閘極線與該第一放電單元之門， 用以根據料—_控繼料難線銳第-放電單1 之間的補助電性連結。 電皁兀 24 項23所述之閘極驅動電路，其中該輔助單元包含一電晶 體’該電晶體包含： ❹ 一第一端，電連接於該第Ν閘極線； 閘極端，用以接收該第一時脈；與 第一端，電連接於該第一放電單元。 25. ，清求項14所述之_驅動電路，其中該第Ν級移位暫存器另 包含： —進位單元，電連接於該航單元，用來根據該驅動控制電壓 及該第一時脈產生—第Ν啟始脈波訊號，該第Ν啟始脈波 訊號係被饋送至-第(Ν+1)級移位暫存器之一緩衝單元。 31 201027482 26.如請求項25所述之閘極驅動電路’其中該第N級移位暫存器之 進位單元包含一電晶體，該電晶體包含： 一第一端’用來接收該第一時脈； 一閘極端’電連接於該儲能單元以接收該驅動控制電壓；與 一第二端’電連接於該第(N+1)級移位暫存器之緩衝單元。 ❹ 27.如請求項25所述之閘極驅動電路，其中該第N級移位暫存器之 緩衝單元包含一電晶體，該電晶體包含： 一第一端’用來接收一第(N-1)級移位暫存器之一進位單元所產 生之一第(N-1)啟始脈波訊號； 一閘極端’電連接於該第一端；與 第一端’電連接於該儲能單元； 其中該輸入訊號係為該第(N-1)啟始脈波訊號。 馨八、圏式： 32