201017667 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種平行相聯記憶體,且更特定言之,係 關於-種用於同時搜尋所有位址且判定是否儲料輸入資 料相同之資料的平行相聯記憶體。 【先前技術】 圖13為展示具有同位檢查功能之習知SRam(靜態隨機存 取記憶體)之組態的功能性方塊圖。參看圖13,sram 3 η(自然數)個資料5己憶體單元2 ' 一同位記憶體單元3及一 位址解瑪器4。資料記憶體單元2、同位記憶體單元3及位 址解碼器4係以同一組態之複數個集合進行提供。此sram 1進一步包含一寫入同位產生器5、一感測放大電路6、一 讀取同位產生器7及一同位比較器8。 在資料寫入時間,位址解碼器4根據寫入位址i而選擇n 個資料記憶體單元2及對應同位記憶體單元3。將自外部所 輸入之η位元資料WD寫入至選定資料記憶體單元2中。此 時,寫入同位產生器5基於輸入η位元資料wd而計算同位 WP。將經計算同位WP寫入至同位記憶體單元3中。 另一方面,在資料讀取時間,位址解碼器4根據讀取位 址i而選擇η個資料記憶體單元2及對應同位記憶體單元3。 接者’自選定資料記憶體單元2讀取η位元資料rd,且自 選定同位記憶體單元3讀取同位RP,其中η位元資料rd及 同位RP係由感測放大電路6感測及放大。讀取同位產生器7 基於經讀取η位元資料RD而計算同位CP。同位比較器8比 142876.doc 201017667 較經計算同位CP與自同位記憶體單元3所讀取之同位Rp, 且在該等同位中之每-者中(在兩個同位之間)存在失配時 輸出同位錯誤信號PE。 以此方式,藉由自每一位址讀取資料RD且計算其同位 . cp來執行同位檢查,因❼,其對於sram m充分的,因 . 為僅自SRAM 1中之一指定位址讀取資料RD。 另一方面,存在平行相聯記憶體或平行内容可定址記憶 體(在下文中被稱作「平行CAM(内容可定址記憶體)」), ® 丨可同時搜尋所有位址,且輸出與輸人資料相同之資料被 儲存的該(該等)位址或讀出與該(該等)資料相聯之相聯資 料。需要使平行CAM亦具有同位檢查功能。特定言之,需 要在資料搜尋操作中執行同位檢查,其為平行c施之固: 且主要之功能。 然而,若在資料搜尋時間以與以上所描述之方式相同的 方式針對用於搜尋之所有位址而執行同位檢查,則需要自 I —位址讀取資料且針對每—位址而計算同位,藉以花費 響 太長時間來執行同位檢查。 在美國專利第7010741號(專利文件1}及美國專利第 37號(專利文件2)中,已揭示具有同位檢查功能之 CAM,其中同位檢查係藉由讀取資料而執行,而不在資料 搜尋時間執行。 又,在公開未審查專利申請案第63_177242號(專利文件 3)中’已揭示用於相聯記憶體之同位檢查方法。在同一專 利中’在第2頁之左下攔第1行至第丨丨行中,存在如下描 142876.d, 201017667 則技術,針對用於經搜尋資料 陣列的同位檢杳怂竝山姓 貝枓之屺憶體單元 檢查係藉由讀取用於經搜尋資料之 :列、產生資料之同位且比較該同位與預先心=元 體單元陣列之存取、同位之產生及比較的— 而=致化費太長時間來執行同位檢查之問題。本發明之一 才丁係提供種用於以高速來偵測資料錯誤之方法。 在此相聯記憶體之實例中之一者中,此相聯記憶體」包含 位址暫存器1、用於儲存經搜尋資料之經搜尋資料記憶體 單兀陣列2、用於放大經搜尋資料之感測電路3、用於儲存 經搜尋資料之同位的同位記憶體單元陣列2,、用於放大該 同位之感測電路3,、比較電路4、同位產生電路5、比較電 路4,及信號驗證電路6,如同一專利之圖丨所示。自位址 暫存器1所輸出之位址的較高階位元a為搜尋資料,且較低 階位元b為用於自經搜尋資料記憶體單元2之陣列選擇一資 料5己憶體單元的位址β比較電路4比較搜尋資料&與根據該 位址而讀取及放大之經搜尋資料d,且在匹配時輸出命中 信號g。同位產生電路5產生搜尋資料a之同位f。比較電路 4·比較同位f與根據該位址而讀取及放大之同位d,。信號驗 證電路6使用(回應於)命中信號g來驗證比較電路4'之輸出 h’且輸出同位檢查信號i。在此實例中,因為自搜尋資料 所產生之同位可用於針對經搜尋資料記憶體單元之同位檢 查中,所以可進行比自經搜尋資料產生同位之操作更快的 操作。 142876.doc 201017667 又,在另一實例中’提供一種匹配偵測電路7,其代替 以上實例之感測電路3及比較電路4而用於偵測為自經搜尋 資料記憶體單元陣列2内之記憶體單元所輪出的低放大位 準之信號的資料線c與搜尋資料a之間的匹配,且輸出命中 .信號g,如同一專利之圖3所示》藉由使用匹配偵測電路 7 ’可快速地獲得命中信號g,因為不放大低振幅位準之信 號以用於匹配偵測。然而,其並非不同之處在於:使用資 料及根據位址而讀出之同位兩者來執行同位檢查。 〇 在另一實例中,提供一種匹配债測電路7,,其代替以上 另一實例之感測電路3及比較電路4,而用於偵測為自同位記 憶體單元陣列2,内之記憶體單元所輸出的低放大位準之信 號的資料線c’與自搜尋資料a所產生之同位f之間的匹配, 且輸出輸出h,如同一專利之圖8所示。藉由使用匹配偵測 電路7’,可更快地獲得同位檢查信號i,因為不放大低振幅 位準之信號以用於匹配偵測。然而,其並非不同之處在 於:使用資料及根據位址而讀出之同位兩者來執行同位檢 © 查。 此相聯記憶體不為用於同時搜尋所有位址之平行Cam, • 而為用於逐一搜尋位址之串列CAM。亦即,一位址係根據 • 自位址暫存11 1所給出之位址而自經搜尋資料記憶體單元 陣列2進行選擇,且經搜尋資料係自彼位址進行讀取。比 較電路4或E配偵測電路7比較經絲之經搜尋資料與自位 址暫存器1所給出之搜尋資料。同時,-位址係根據自位 址暫存器1所給出之位址而自同位記憶體單元陣列2,進行選 142876.doc 201017667 擇’且同位係自彼位址進行讀取。比較電路4,或匹配偵測 電路7’比較經讀取同位與由同位產生電路5所產生之同位。 以此方式’在記憶體單元陣列.2、2,外部提供比較電路4、 4’或匹配偵測電路7、7,,藉以一次僅可檢查在一位址處之 資料及同位。又,必須在比較同位之前自記憶體單元讀取 資料’如同一專利之圖2C及圖2C,所示。 又,在公開未審查專利申請案第9_22595號(專利文件4) 中,已揭示相聯儲存裝置。在同一專利中,在第2頁之右 欄第24行至第48行中,存在如下描述:「相聯儲存裝置包 含用於管理搜尋物件之處理資料的資料記憶體及用於管 理一對一地對應於處理資料之目錄資料的目錄記憶體且 當給出搜尋資料時,自由目錄記憶體所管理之目錄資料搜 ★與搜尋-貝料匹配之目錄資料,且自資料記憶體讀取由目 錄資料所指定之處理資料。在以此方式所組態之相聯儲存 裝置中,處理資料之同位位元對應於處理資料而儲存於資 料δ己憶體中,且當讀取由搜尋資料所指定之處理資料時, 讀取與處理資料配對之同位位元,計算經讀取處理資料之 同位位元,判斷在經計算同位位元與經讀取同位位元之間 疋否存在匹配,且針對損毁而檢查經讀取處理資料。然 而’運用先前技術,有可能偵測儲存於資料記憶體中之處 理資料是否損毀,但不能偵測由目錄記憶體所管理之目錄 資料是否損毀(即使資料損毀ρ因此,運用先前技術,若 目錄資料損鍍,則搜尋基本上不應被命中之目錄資料,從 而導致自資料記憶體輪出錯誤處理資料之問題。已考慮到 142876.doc 201017667 該等情況而達成本發明,且本發明之—目標係提供一種新 相聯儲存裝置,其可確實地憤測關於搜尋資料之命中處理 資料是否損毁。」 在此相聯儲存裝置之實例中之—者中,此相聯儲存裝置 .包含用於儲存處理資料之資料記憶體2〇、用於儲存一對一 地對應於處理資料之目錄資料且輸出用於與搜尋資料匹配 之目錄資料之命中信號的目錄記憶體21、遍及與資料記憶 體20相同之記憶體而擴展的用於儲存對應於處理資料之目 ® 錄資料之同位的同位記憶體22、用於產生搜尋資料之同位 位元的同位產生電路24,及用於檢查由同位產生電路24所 產生之同位位元與自同位記憶體22所輸出之同位位元是否 匹配的同位檢查電路25,如同一專利之圖3所示。 然而,在同一專利中’未詳細地描述用於比較搜尋資料 與目錄資料且在資料中存在匹配時產生命中信號之電路。 又’不存在關於用於在存在複數個匹配時進行仲裁之手段 的描述。類似於如公開未審查專利申請案第63-177242號 ® 中所描述之相聯記憶體,此相聯儲存裝置一次可檢查僅在 一位址處之資料及同位,如自所描述組態所見。 • [專利文件1]美國專利第7010741號 [專利文件2]美國專利第7350137號 [專利文件3]公開未審查專利申請案第63-177242號 [專利文件4]公開未審查專利申請案第9-22595號 【發明内容】 待由本發明解決之問題 142876.doc 201017667 本發明之一目標係提供-種可以高速來檢查輸入資料之 同位及經儲存資料之同位的平行相聯記憶體。特定言之, 本發月意欲同時執行針對複數筆有效搜尋物件資料之同位 檢查,而不在資料搜尋時間犧牲搜尋速度。 用於解決問題之手段及本發明之優點 根據本發明,用於同時搜尋所有位址且判定是否儲存與 輸入資料相同之資料的平行相聯記憶體包含:同位產生構 件,其係用於產生在寫入時間及搜尋時間所輸入之11位元 資料之同位;及複數個記憶體位置,其對應於複數個位 址。記憶體位置中之每一者包含:11個(:八^1記憶體單元, 八係用於儲存在寫入時間所輸入之n位元資料且比較在搜 尋時間所輸入之η位元資料與經儲存η位元資料;一同位記 憶體單tl,其係用於儲存由同位產生構件在寫入時間所產 生之同位;及同位檢查構件,其係用於判斷由同位產生構 件在搜尋時間所產生之同位與儲存於同位記憶體單元中之 同位是否匹配。 運用本發明,因為比較由同位產生構件在搜尋時間所產 生之同位與儲存於同位記憶體單元中之同位,所以可快速 地執行同位檢查。此外,因為在對應於所有位址之所有記 憶體位置中同時檢查資料及同位,所以可更快地執行同位 檢查。 較佳地’若在同位中存在匹配’則同位檢查構件啟動同 位匹配信號。記憶體位置中之每一者進一步包含:一字匹 配债測電路,其係用於在搜尋時間所輸入之η位元資料與 142876.doc •10· 201017667 儲存於CAM記憶體單元中之n位元資料匹配時啟動字資料 匹配信號;及同位驗證構件,其係用於使用(回應於)由字 匹配偵測電路所啟動之字資料匹配信號來驗證自同位檢查 構件所輸出之同位匹配信號。 在此狀況下’因為僅在輸入資料與儲存於CAM記憶體單 疋中之資料匹配時才驗證自同位檢查構件所輸出之同位匹 配k號’所以不自在資料中不存在匹配之記憶體位置輸出 無意義之同位匹配信號。 較佳地,平行相聯記憶艘進一步包含同位錯誤偵測構 件,同位錯誤偵測構件係用於在由同位驗證構件所驗證且 自複數個記憶體位置所輸出之複數個同位匹配信號中之至 少一者係非作用中時啟動同位錯誤信號。 在此狀況下,因為在複數個經驗證同位匹配信號中之至 少一者係非作用中時啟動同位錯誤信號,所以當在儲存有 效資料之5己憶體位置中之任一者中存在同位錯誤時,吾人 可判斷平行相聯記憶體含有錯誤資料。 【實施方式】 以下將參看圖式來詳細地描述本發明之實施例。貫穿圖 式,相同數字指定相同或類似部分,且不重複其解釋。 [第一實施例] 參看圖卜根據本發明之第—實施例的平行CAM ι〇同時 搜尋所有位址,且判定是否儲存與輸入資料相同之資料。 平行CAM 10包含-寫入搜尋同位產生器12、對應於複數 個位址之複數個記憶體位置14,及—「反及」電路(負 142876.doc -11 - 201017667 輯)16 ^在圖1中,典型地說明一個記憶體位置i4。 寫入搜尋同位產生器12分別產生在寫入時間所輸入之η 位元資料WD之同位WP及在搜尋時間所輸入之11位元資料 SD之同位SP。記憶體位置14中之每一者包含“自然數)個 CAM記憶體單元17、一同位記憶體單元3、一位址解碼器 4、一鎖存電路18、一「互斥或」電路2〇及一「反及」電 路22。 參看圖2 ’ CAM記憶體單元17中之每一者包含一記憶體 單元核心9及一資料比較器42。又,第n CAM記憶體單元 17具有儲存在寫入時間所輸入之n位元寫入資料WD的功能 及比較在搜尋時間所輸入之η位元搜尋資料SD與經儲存!^立 元寫入資料WD的功能。每一記憶體單元核心9儲存寫入資 料WD之對應之一位元。每一資料比較器42比較搜尋資料 SD之對應之一位元與儲存於對應記憶體單元核心9中之寫 入資料WD之一位元。 記憶體位置14中之每一者進一步包含一字匹配彳貞測電 路’字匹配偵測電路係用於在搜尋時間所輸入之η位元搜 尋資料SD與儲存於CAM記憶體單元17中之η位元資料匹配 時將字資料匹配信號DM啟動至高位準(電源電位vdd)。 更具體言之’字匹配彳貞測電路11包含搜尋匹配線ML、匹 配線預充電電路13及感測電路15。匹配線預充電電路13使 搜尋匹配線ML預充電至高位準。若搜尋資料SD之對應之 一位元與儲存於對應記憶體單元核心9中之資料之一位元 不匹配,則每一資料比較器42使搜尋匹配線ML放電至低 142876.doc -12- 201017667 位準(地面電位GND)。感測電路1 5感測及放大搜尋匹配線 ML之電位。 返回至圖1,同位記憶體單元3儲存由寫入搜尋同位產生 器12在寫入時間所產生之同位WP。 . 鎖存電路18回應於時脈信號CLK來鎖存字資料匹配信號 DM。「互斥或」電路20判斷由寫入搜尋同位產生器12在搜 尋時間所產生之同位SP與儲存於同位記憶體單元3中之同 位RP(=WP)是否匹配,且在其匹配時在負邏輯中啟動同位 φ 匹配信號/PM。「反及」電路22使用由鎖存電路18所鎖存之 字資料匹配信號DML來驗證自「互斥或」電路20所輸出之 同位匹配信號/PM。在將經鎖存字資料匹配信號DML啟動 至高位準且存在資料之匹配的狀況下,當將同位匹配信號 /PM啟動至低位準(地面電位GND)且存在同位之匹配時, 將有效同位匹配信號PMV啟動至高位準,此指示存在資料 及同位兩者之匹配。另一方面,在將經鎖存字資料匹配信 號DML啟動至高位準且存在資料之匹配的狀況下,當將同 ® 位匹配信號/PM撤銷啟動至高位準且存在同位之失配時, 將有效同位匹配信號PMV撤銷啟動至低位準,此指示存在 資料之匹配,但存在同位之失配。 . 若自複數個記憶體位置14所輸出之複數個有效同位匹配 信號PMV中之至少一者處於低位準下(非作用中),則「反 及」電路16啟動同位錯誤信號PE。 參看圖3,CAM 10進一步包含讀取寫入搜尋位元線 BLTRWS及BLCRWS以及字線WL。對應於η個CAM記憶體 142876.doc -13- 201017667 單元17而以η對來提供位元線BLTRWS及BLCRWS,但在圖 3中僅典型地說明一對。對應於複數個記憶體位置來提供 複數個字線WL,但在圖3中僅典型地說明一個線。對應於 複數個記憶體位置來提供複數個搜尋匹配線ML,但在圖3 中僅典型地說明一個線。 位元線BLTRWS及BLCRWS在資料讀取時間及資料寫入 時間被預充電至高位準,且在資料搜尋時間被預充電至低 位準。字線WL在資料讀取時間及資料寫入時間被驅動至 高位準。搜尋匹配線ML在資料搜尋時間被預充電至高位 準。 若自外部所給出之η位元資料SD與儲存於CAM記憶體單 元17中之η位元資料全部匹配,則搜尋匹配線ML不放電, 且保持於高位準下。另一方面,若自外部所給出之η位元 資料與儲存於CAM記憶體單元1 7中之η位元資料即使在一 個位元中不匹配,則搜尋匹配線ML亦放電至低位準。藉 由如圖2所示之字匹配偵測電路11内之感測電路15來感測 及放大搜尋匹配線ML之電位,藉以若存在資料之匹配, 則將字資料匹配信號DM置於高位準下,且若存在資料之 失配,則將字資料匹配信號DM置於低位準下。 記憶體單元核心9包含用於保持一資料位元之鎖存電路 24,及分別由η通道MOS電晶體構成之存取電晶體ΤΝΑ0及 ΤΝΑ1。鎖存電路24包含彼此交叉耦合之CMOS(互補金氧 半導體)反相器26及28。CMOS反相器26之輸入節點30連接 至儲存節點SNC,且其輸出節點32連接至儲存節點SNT。 142876.doc -14· 201017667 CMOS反相器28之輸入節點34連接至儲存節點SNT,且其 輸出節點36連接至儲存節點SNC。 CMOS反相器26包含由p通道MOS電晶體構成之負載電晶 體ΤΡ0及由η通道MOS電晶體構成之驅動電晶體ΤΝ0。負載 . 電晶體ΤΡ0之閘極連接至輸入節點30,其源極連接至電源 38,且其汲極連接至輸出節點32。驅動電晶體ΤΝ0之閘極 連接至輸入節點30,其源極連接至地面40,且其汲極連接 至輸出節點3 2。 φ CMOS反相器28包含由ρ通道MOS電晶體構成之負載電晶 體TP1及由η通道MOS電晶體構成之驅動電晶體TN1。負載 電晶體ΤΡ1之閘極連接至輸入節點34,其源極連接至電源 38,且其汲極連接至輸出節點36。驅動電晶體ΤΝ1之閘極 連接至輸入節點34,其源極連接至地面40,且其汲極連接 至輸出節點3 6。 存取電晶體ΤΝΑ0之閘極節點連接至字線WL,其源極節 點/汲極節點中之一者連接至位元線BLTRWS,且其源極節 ® 點/汲極節點中之另一者連接至儲存節點SNT。存取電晶體 TNA1之閘極節點連接至字線WL,其源極節點/汲極節點中 • 之一者連接至位元線BLCRWS,且其源極節點/汲極節點中 . 之另一者連接至儲存節點SNC。 資料比較器42比較經由位元線BLTRWS及BLCRWS而給 出之輸入資料與儲存於鎖存電路24中之資料。更具體言 之,資料比較器42包含分別由η通道MOS電晶體構成之比 較電晶體TNC0及TNC1以及由η通道MOS電晶體構成之匹 142876.doc -15· 201017667 配電晶體TNM。比較電晶體TNC0之閘極節點連接至儲存 節點SNC,其源極節點/汲極節點中之一者連接至位元線 BLTRWS,且其源極節點/汲極節點中之另一者連接至位元 匹配節點MN。比較電晶體TNC1之閘極節點連接至儲存節 點SNT,其源極節點/汲極節點中之一者連接至位元線 BLCRWS,且其源極節點/汲極節點中之另一者連接至位元 匹配節點MN。匹配電晶體TNM之閘極連接至位元匹配節 點MN,其源極連接至地面40,且其汲極連接至搜尋匹配 線ML。 參看圖4,同位記憶體單元3具有與CAM記憶體單元17相 同之記憶體單元核心9。然而,同位記憶體單元3不具有 CAM記憶體單元17中所含有之資料比較器42。又,直接將 儲存節點SNT之電位讀取為同位RP。又,位元線BLTRW及 BLCRW係用於讀取及寫入,且在資料讀取時間及資料寫 入時間被預充電至高位準,但在資料搜尋時間不特定地改 變。提供總共(n+1)對位元線,包括讀取寫入位元線 BLTRW及BLCRW以及讀取寫入搜尋位元線BLTRWS及 BLCRWS。 雖然在圖4中自儲存節點SNT讀取同位RP,但其可自如 圖5所示之另一儲存節點SNC被讀取。在此狀況下,插入 CMOS反相器43以調整邏輯位準。 以下將描述此CAM 1 0之操作。 寫入操作及讀取操作係與習知寫入操作及讀取操作基本 上相同。為了概括寫入操作及讀取操作,在寫入操作中, 142876.doc •16- 201017667 將經輸入η位元資料WD寫入至η個CAM記憶體單元1 7中。 同時,藉由寫入搜尋同位產生器12而基於η位元資料WD來 計算同位WP。將經計算同位WP寫入至同位記憶體單元3 中。另一方面,在讀取操作中,自η個CAM記憶體單元17 . 讀取η位元資料。在讀取期間,藉由如「先前技術」部分 中所描述之習知方法來執行同位檢查。 搜尋操作不同於習知搜尋操作且以下將對其進行詳細地 描述。為了搜尋儲存於CAM記憶體單元17中之資料,首 φ 先,使搜尋匹配線ML預充電至高位準,且使位元線 BLTRWS及BLCRWS預充電至低位準。此時,根據處於高 位準下之儲存節點SNT或SNC而接通比較電晶體TNC0或 TNC1,使得將位元匹配節點MN置於低位準下。因此,匹 配電晶體TNM斷開。在此狀態中,若將待搜尋之資料SD 給予位元線BLTRWS及BLCRWS,則在待搜尋之資料SD與 經儲存資料匹配的CAM記憶體單元1 7中位元匹配節點MN 保持於低位準下,但在其不匹配之CAM記憶體單元17中位 ❹ 元匹配節點MN朝向高位準上升。因此,在存在資料之失 配的CAM記憶體單元17中接通匹配電晶體TNM,使得將搜 • 尋匹配線ML下拉至低位準,此指示資料之失配。亦即, . 若在搜尋時間所輸入之η位元資料SD與儲存於CAM記憶體 單元17中之η位元資料匹配,則將字資料匹配信號DM啟動 至高位準。另一方面,若此等資料即使在一個位元中不匹 配,則亦將字資料匹配信號DM撤銷啟動至低位準。字資 料匹配信號DM係由鎖存電路18鎖存。 142876.doc •17· 201017667 同時,藉由寫入搜尋同位產生器12而基於n位元搜尋資 料SD來計算同位SP ^又,自同位記憶體單元3讀取同位 RP。藉由「互斥或」電路20來比較經計算同位sp與經讀 取同位RP。若同位SP與同位Rp匹配,則將同位匹配信號 /PM置於低位準下,且若同位sp與同位Rp*匹配則將同 位匹配信號/PM置於高位準下。因為在存在資料之失配的 記憶體位置14中同位匹配信號/PM無意義,所以若由鎖存 電路18所鎖存之字資料匹配信號〇1^^處於高位準下,則藉 由「反及」電路22來驗證同位匹配信號/pM。若同位卯與 同位RP匹配,則將有效同位匹配信號pMV置於高位準下,、© 且若同位SP與同位⑽不匹西己,則將有效同位匹配信號 PMV置於低位準下。 同時將η位元搜尋資料SD給予所有記憶體位置14,藉以 在所有記憶體位置14中„執行以上操作。在輸入η位元 搜尋資料SD與經儲位元資料匹配之記憶體位置14中, 將字資料匹配信號DM置於高位準下。因&,自此記憶體
位置14輸出有意義之有效同位匹配信號膽。若自複數個 記憶體位置14所輸出之複數個有效同位匹配信號PMV中之 =-者處於指示同位之失配的低位準下,則將同位錯誤 k號PE置於高位準下。 運用如以上所描述之第—實施例,在資料搜尋時間,基 於自CAM記憶體單元17中所讀出之資料所計算的同位不盘 儲存於同位記憶體單W中之同位以進行比較’但藉由寫 入搜尋同位產生器12所計算之同位sp與儲存於同位記憶體 142876.doc •18· 201017667 單兀中之同位RP彼此進行比較,藉以以高速來執行同位 檢查。此外’因為在對應於所有位址之所有記憶體位置14 中同時檢查資料及同位,所以可丨a 所以了以更尚速度來執行同位檢 查〇 又,僅在自外部所輸入之搜尋資料SD與儲存於CAM記 憶體單凡17中之資料匹配時才驗證自「互斥或」電路加所 輸出之同位匹配信號/ΡΜ,#以不自存在資料之失配的記 憶體位置14輸$無意義之同位匹配信號/pM。 ❹
又,若複數個有效同位匹配信號PMV中之至少一者處於 低位準下’則將同位錯誤信號叩置於高位準下,藉以當在 儲存有效資料之記憶體位置14中之任—者中存在同位錯誤 時,吾人可判斷平行CAM 10含有錯誤資料。 [第二實施例] 雖然在第一實施例中合併寫入埠與搜尋埠,但在此第二 實施例中寫入埠與搜尋埠獨立地共存。更具體言之單獨 地提供寫入同位產生器44與搜尋同位產生器46,如圖6所 示。寫入同位產生器44產生輸位元寫入資料WD之同位 WP。搜尋同位產生器46產生輸入n位元搜尋資料SD之同位 sp。在寫入時間,將寫入資料WD寫入至CAM記憶體單元 17中,且基於寫入資料WD而計算同位wp且將其寫入至同 位記憶體單元3中。在搜尋時間,同時搜尋對應於所有位 址之記憶體位置14,且判斷與搜尋資料8〇匹配之資料是否 儲存於CAM記憶體單元17中,同時基於搜尋資料SD而計 算同位SP,且判斷與同位RP匹配之同位sp是否儲存於同 142876.doc •19· 201017667 位記憶體單元3中。 又,將位元線分離為讀取及寫入位元線以及搜尋專用位 元線。更具體言之,單獨地提供讀取及寫入位元線BLTRW 及BLCRW與搜尋專用位元線BLTS及BLCS,如圖7所示。 經由讀取及寫入位元線BLTRW及BLCRW而將輸入資料WD 寫入至CAM記憶艎單元17中,且經由讀取及寫入位元線 BLTRW及BLCRW而輸出自CAM記憶體單元I7所讀取之資 料。將輸入搜尋資料SD給予搜尋專用位元線BLTS及 BLCS ° 運用此第二實施例,因為單獨地提供寫入埠與搜尋埠, 所以可同時執行資料之寫入及搜尋。 [第三實施例] 雖然在第一實施例中提供鎖存電路18,但在此第三實施 例中省略鎖存電路。更具體言之’將字資料匹配信號DM 直接給予「反及」電路22 ’如圖8所示。 [第四實施例] 雖然在第一實施例中提供「互斥或」電路20 ’但在此第 四實施例中提供具有等效功能之每一同位記憶體單元3以 代替「互斥或」電路20。更具體言之’對應於同位記憶體 單元3而將搜尋資料SD之同位SP給予位元線BLTRWS及 BLCRWS,且將同位比較器48提供於同位記憶體單元3 内,如圖9及圖10所示。同位比較器包含分別由η通道 MOS電晶體構成之比較電晶體TNC0及TNC1以及由Ρ通道 MOS電晶體TPC及η通道MOS電晶體TNC構成之CMOS反相 142876.doc -20- 201017667 器50、判斷經由位元線BLTRWS及BLCRWS而給出之同位 SP與儲存於同位記憶體單元3中之同位是否匹配,且在其 匹配時將同位匹配信號/PM啟動至低位準,或在其不匹配 時將同位匹配信號/PM撤銷啟動至高位準。將此同位匹配 信號/PM給予「反及」電路22。 在此第四實施例中’如在如圖8所示之第三實施例中, 可省略鎖存電路18。 [第五實施例] ® 可組合如圖6及圖7所示之第二實施例與如圖9及圖1〇所 不之第四實施例。更具體言之,在第五實施例中,對應於 同位記憶體單元3而將由搜尋同位產生器46所產生之同位 SP給予位元線BLTS及BLCS ’且將同位比較器48提供於同 位記憶體單元3内,如圖11及圖12所示。 在此第五實施例中,如在如圖8所示之第三實施例中, 可省略鎖存電路18。 此外,可將邏輯位準(高位準及低位準)反相,且因此, ® 可適當地改變邏輯電路以實現總體上相同之邏輯。 雖然以上已描述本發明之實施例,但以上實施例對於實 施本發明僅係說明性的。因此,本發明不限於以上實施 例,而可藉由在不脫離本發明之精神或範疇的情況下適當 地變化以上實施例進行實施。 【圖式簡單說明】 圖1為展示根據本發明之第一實施例之平行CAM之組態 的功能性方塊圖; 142876.doc -21- 201017667 圖2為展示圖!中之CAM記憶體單元及字匹配偵測電路之 組態的功能性方塊圖; 圖3為展示^中之CAM記憶體單元及其周邊電路之組態 的電路圖; 圖4為展示I中之同位記憶體單元及其周邊電路之組態 的電路圖; 圖5為展示如圖4所示之同位記憶體單元及其周彡電路之 另一實例的電路圖; 圖6為展核據本發明之第二實施例之平行cam之組態 的功能性方塊圖; 圖7為展示圖6中之CAM記憶體單元及其周邊電路之組態 的電路圖; 圖8為展示根據本發明之第三實施例之平行cam之組態 的功能性方塊圖; 圖9為展示根據本發明之第四實施例之平行cam之組態 的功能性方塊圖; 圖10為展示圖9中之同位記憶體單元及其周邊電路之組❹ 態的電路圖; 圖11為展示根據本發明之第五實施例之平行CAM之組態 的功能性方塊圖; 圖12為展不圖中之同你^^,格播@ _ J伹。己隐體單凡及其周邊電路之組 態的電路圖;及 圖13為展示習知同位檢查的功能性方塊圖。 【主要元件符號說明】 142876.doc -22- 201017667 3 同位記憶體單元 10 平行内容可定址記憶體(CAM) 12 寫入搜尋同位產生器 14 記憶體位置 16 「反及」電路 17 内容可定址記憶體(CAM)記憶體單元 20 「互斥或」電路 22 「反及」電路
24 同位產生電路 42 資料比較器 44 寫入同位產生器 46 搜尋同位產生器 48 同位比較器
142876.doc -23·