RU2011120976A - Параллельная ассоциативная память - Google Patents

Параллельная ассоциативная память Download PDF

Info

Publication number
RU2011120976A
RU2011120976A RU2011120976/08A RU2011120976A RU2011120976A RU 2011120976 A RU2011120976 A RU 2011120976A RU 2011120976/08 A RU2011120976/08 A RU 2011120976/08A RU 2011120976 A RU2011120976 A RU 2011120976A RU 2011120976 A RU2011120976 A RU 2011120976A
Authority
RU
Russia
Prior art keywords
parity
bit
bit data
search
associative memory
Prior art date
Application number
RU2011120976/08A
Other languages
English (en)
Other versions
RU2498425C2 (ru
Inventor
Хисатада МИЯТАКЕ
Original Assignee
Интернэшнл Бизнес Машинз Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интернэшнл Бизнес Машинз Корпорейшн filed Critical Интернэшнл Бизнес Машинз Корпорейшн
Publication of RU2011120976A publication Critical patent/RU2011120976A/ru
Application granted granted Critical
Publication of RU2498425C2 publication Critical patent/RU2498425C2/ru

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories

Abstract

1. Параллельная ассоциативная память для одновременного поиска по всем адресам и определения того, хранятся ли в памяти те же данные, что и введенные данные, содержащая средство генерации четности для генерации бита четности n-разрядных данных, вводимых во время записи и во время поиска, и множество мест памяти, которое соответствует множеству адресов, причем каждое из указанных мест памяти содержит:- n запоминающих ячеек ассоциативной памяти для хранения n-разрядных данных, введенных во время записи, и для сравнения n-разрядных данных, введенных во время поиска, и хранящихся n-разрядных данных;- ячейку хранения четности для хранения бита четности, сгенерированного указанным средством генерации четности во время записи;- средство контроля по четности для определения того, совпадают ли бит четности, сгенерированный указанным средством генерации четности во время поиска, и бит четности, хранящийся в ячейке хранения четности, и для активации сигнала совпадения по четности в случае их совпадения;- схему обнаружения совпадения слов, предназначенную для активации сигнала совпадения слов данных в случае совпадения n-разрядных данных, введенных во время поиска, и n-разрядных данных, хранящихся в указанных запоминающих ячейках ассоциативной памяти; и- средство подтверждения совпадения по четности, предназначенное для подтверждения сигнала совпадения по четности, выданного указанным средством контроля по четности, в ответ на сигнал совпадения слов данных, активированного схемой обнаружения совпадения слов.2. Параллельная ассоциативная память по п.1, дополнительно содержащая средство обнаружения ошибки четности, пре�

Claims (3)

1. Параллельная ассоциативная память для одновременного поиска по всем адресам и определения того, хранятся ли в памяти те же данные, что и введенные данные, содержащая средство генерации четности для генерации бита четности n-разрядных данных, вводимых во время записи и во время поиска, и множество мест памяти, которое соответствует множеству адресов, причем каждое из указанных мест памяти содержит:
- n запоминающих ячеек ассоциативной памяти для хранения n-разрядных данных, введенных во время записи, и для сравнения n-разрядных данных, введенных во время поиска, и хранящихся n-разрядных данных;
- ячейку хранения четности для хранения бита четности, сгенерированного указанным средством генерации четности во время записи;
- средство контроля по четности для определения того, совпадают ли бит четности, сгенерированный указанным средством генерации четности во время поиска, и бит четности, хранящийся в ячейке хранения четности, и для активации сигнала совпадения по четности в случае их совпадения;
- схему обнаружения совпадения слов, предназначенную для активации сигнала совпадения слов данных в случае совпадения n-разрядных данных, введенных во время поиска, и n-разрядных данных, хранящихся в указанных запоминающих ячейках ассоциативной памяти; и
- средство подтверждения совпадения по четности, предназначенное для подтверждения сигнала совпадения по четности, выданного указанным средством контроля по четности, в ответ на сигнал совпадения слов данных, активированного схемой обнаружения совпадения слов.
2. Параллельная ассоциативная память по п.1, дополнительно содержащая средство обнаружения ошибки четности, предназначенное для активации сигнала ошибки четности, если неактивен по меньшей мере один из множества сигналов совпадения по четности, подтвержденных средством подтверждения совпадения по четности и выведенных из указанного множества мест памяти.
3. Параллельная ассоциативная память по п.1, в которой средство генерации четности содержит генератор четности при записи для генерации бита четности n-разрядных данных, введенных во время записи, и генератор четности при поиске для генерации бита четности n-разрядных данных, введенных во время поиска.
RU2011120976/08A 2008-10-28 2009-08-04 Параллельная ассоциативная память RU2498425C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008276472 2008-10-28
JP2008-276472 2008-10-28
PCT/JP2009/063784 WO2010050282A1 (ja) 2008-10-28 2009-08-04 パラレル連想メモリ

Publications (2)

Publication Number Publication Date
RU2011120976A true RU2011120976A (ru) 2012-12-10
RU2498425C2 RU2498425C2 (ru) 2013-11-10

Family

ID=42128651

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011120976/08A RU2498425C2 (ru) 2008-10-28 2009-08-04 Параллельная ассоциативная память

Country Status (8)

Country Link
US (1) US20110271167A1 (ru)
EP (1) EP2357654B1 (ru)
JP (1) JP5339544B2 (ru)
KR (1) KR101442324B1 (ru)
CN (1) CN102197435B (ru)
RU (1) RU2498425C2 (ru)
TW (1) TW201017667A (ru)
WO (1) WO2010050282A1 (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283149B (zh) 2010-12-28 2016-05-11 国际商业机器公司 用于处理数据元素序列的装置和方法
WO2012090584A1 (ja) 2010-12-28 2012-07-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 検索開始点を決定する装置及び方法
CN103729260B (zh) * 2012-10-12 2017-07-21 联发科技股份有限公司 数据管理/检查方法及相关内容寻址存储器系统
US11436071B2 (en) * 2019-08-28 2022-09-06 Micron Technology, Inc. Error control for content-addressable memory
US11314588B2 (en) * 2019-11-11 2022-04-26 Winbond Electronics Corp. Memory device and multi physical cells error correction method thereof
US11422888B2 (en) * 2020-10-14 2022-08-23 Western Digital Technologies, Inc. Data integrity check for writing data in memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3316542A (en) * 1963-04-23 1967-04-25 Sperry Rand Corp Double signal to noise ratio in a search memory
SU555438A1 (ru) * 1975-09-01 1977-04-25 Предприятие П/Я Х-5263 Ассоциативное запоминающее устройство
US4740971A (en) 1986-02-28 1988-04-26 Advanced Micro Devices, Inc. Tag buffer with testing capability
JPS63177242A (ja) 1987-01-19 1988-07-21 Hitachi Ltd 連想メモリのパリテイチエツク方法
JPH0922595A (ja) * 1995-07-05 1997-01-21 Fujitsu Ltd 連想記憶装置
JP3686480B2 (ja) * 1996-07-11 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路
US6067656A (en) * 1997-12-05 2000-05-23 Intel Corporation Method and apparatus for detecting soft errors in content addressable memory arrays
JP2002279785A (ja) * 2001-03-21 2002-09-27 Nec Corp Ｃａｍ検索システム及びそれに用いるｃａｍ検索方法並びにそのプログラム
US7237156B1 (en) 2001-08-03 2007-06-26 Netlogic Microsystems, Inc. Content addressable memory with error detection
RU2212715C2 (ru) * 2001-11-13 2003-09-20 Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" Ассоциативное запоминающее устройство
JP2004013504A (ja) * 2002-06-06 2004-01-15 Univ Hiroshima パターン認識システム、このシステムに用いられる連想メモリ装置及びパターン認識処理方法
US7010741B2 (en) 2002-10-29 2006-03-07 Mosaid Technologies Method and circuit for error correction in CAM cells
US7237172B2 (en) * 2002-12-24 2007-06-26 Micron Technology, Inc. Error detection and correction in a CAM
JP4159896B2 (ja) * 2003-02-17 2008-10-01 川崎マイクロエレクトロニクス株式会社 連想メモリ
US7243290B2 (en) * 2003-07-11 2007-07-10 Micron Technology, Inc. Data encoding for fast CAM and TCAM access times
KR100634414B1 (ko) 2004-09-06 2006-10-16 삼성전자주식회사 에러 검출용 패러티 발생기를 구비한 낸드 플래시 메모리 장치 및 그것의 에러 검출 방법

Also Published As

Publication number Publication date
JP5339544B2 (ja) 2013-11-13
RU2498425C2 (ru) 2013-11-10
EP2357654A4 (en) 2012-08-29
KR20110099218A (ko) 2011-09-07
WO2010050282A1 (ja) 2010-05-06
EP2357654A1 (en) 2011-08-17
US20110271167A1 (en) 2011-11-03
EP2357654B1 (en) 2015-11-25
JPWO2010050282A1 (ja) 2012-03-29
CN102197435B (zh) 2014-08-13
TW201017667A (en) 2010-05-01
CN102197435A (zh) 2011-09-21
KR101442324B1 (ko) 2014-09-23

Similar Documents

Publication Publication Date Title
RU2011120976A (ru) Параллельная ассоциативная память
US8891272B2 (en) Content addressable memory system
US8250417B2 (en) Method for detecting flash program failures
US11314590B2 (en) Memory device for detecting a defective memory chip
JP5731179B2 (ja) 半導体記憶装置
JP2012532372A5 (ru)
US20070011596A1 (en) Parity check circuit to improve quality of memory device
JP2013191255A5 (ru)
US10803919B2 (en) Memory controller for controlling refresh operation and memory system including the same
JP2006190425A (ja) 半導体記憶装置
US20180067799A1 (en) System and method for detecting and correcting mapping table errors in a non-volatile memory system
JP2014053064A5 (ru)
KR101967270B1 (ko) 메모리 장치 및 이의 테스트 방법
US20220068329A1 (en) Apparatuses and methods to perform low latency access of a memory
KR20130048787A (ko) 컨텐츠 주소화 메모리의 전력 사용을 감소시키는 시스템 및 방법
RU2008111995A (ru) Запоминающее устройство и способ управления его работой
KR102468710B1 (ko) 메모리 장치와 메모리 컨트롤러를 포함하는 메모리 시스템, 및 그의 동작방법
US7872931B2 (en) Integrated circuit with control circuit for performing retention test
JP2008541257A (ja) エラー注入によるアタックに対してメモリを保護する装置
US6314031B1 (en) Memory device
CN103365737A (zh) 数据读写方法、读写装置及数据存储系统
KR20070101910A (ko) 반도체 메모리 장치
WO2011142966A1 (en) Multi-bank read/write to reduce test-time in memories
KR20170064626A (ko) 불휘발성 메모리 모듈
JP2003297098A5 (ru)

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20140805