TW201010012A - Method of fabricating storage node of stack capacitor - Google Patents

Description

201010012 -九、發明說明： 【發明所屬之技術領域】 本發明^有關於—種半導體製程技術，特別是有關於一種改良 之堆疊電谷的儲存電極的製作方法。 【先前技術】 近年來，配合各種電子產品小型化之趨勢，動態隨機存取記憶 ❹紅件喊計也已朝向高㈣纽高較魏。由於高密度動態 隨機存取記舰兀件的各輯__讀近，故辭已無法在 橫向上增加電容面積，而勢必要從垂直方向上，增高電容的高度， 藉此增加電容面積及電容值。 第1圖至第5圖例示習知堆疊電容的儲存電極(st〇rage n〇de)的 製作方法。如第1圖所示，提供—基底1G，例如縣底，其上設 有導電區塊以及12b。在基底10上依序形成有一介電層14，例 〇如氮化石夕層，以及-介電層16，例如未推雜石夕玻璃(und〇pedsmcate glass，USG)層。 如第2圖所示，接著利用微影製程以及乾侧製程，在介電層 Μ及;I電層I6中#刻出〶深寬比(high哪⑽細。)的孔洞伽及 ⑽。隨後可進打ί青潔製程’去除先前乾侧所殘留在基底ι〇表 面上及殘留在孔洞18a及18b内部的餘刻副產物或者污染微粒。 201010012 如第3圖所示’接著利用化學氣相沈積(chemical vapor -deposition’ CVD)|程’順應的在介電層16表面上及孔洞池及⑽ 内壁沈積-矽層22’例如摻雜多晶矽。 如第4圖所不’隨後利用平坦化製程，例如化學機械研磨 (ehemieal meehameal p〇iishing，CMp)製程，選擇性的將先前沈積在 介電層16表面上的石夕層22研磨去除 ，僅留下沈積在孔洞18a及 18b内壁上的珍層22。 〇 接下來，如第5圖所示，利用濕侧方法，例如使用氫氟酸(HF) 和氟化錄(NH4F)的混合液或是其他緩衝^氧化層钱刻液(B〇E)，去 示掉；I電層16如此形成儲存電極結構3〇a及。儲存電極結 構30a及30b的高度η約略等於孔洞他及⑽的深度，其通常 約為1.6微米至1.7微米左右。 ❹ 上述先刖技藝的缺點包括在侧高深寬比的孔洞18a及18b 時’無法產生較直_面麵。此外，由於侧的特性使然，高 冰寬比的孔洞18a及l8b通常是向下漸縮的，最後造成孔洞版 及⑽的底部關鍵尺寸A過小，這使得儲存電極結構服及· 在後續的清潔或錢製程中料倒塌，形成所謂的儲存電極橋接 (storage node bridging)現象。 201010012 【發明内容】 本發明在提供—種改良之堆疊電容的儲存電極的製作方法，可 產生更穩疋的餘存電極結構，避免所謂的儲存電極橋接現象發生。 為達剛述目的，本發明之較佳實施例提供一種堆疊電容的儲存 t極的製作方法’包含有：提供—基底，其中設有—導電區塊； 在該基底上形成—堆疊層，該堆疊層自該基底表面依序至少包括 一第一介電層、—支樓層及-第二介電層；於該堆疊層中形成-開孔以至少暴露出部分的該導電區塊；於該開孔側壁及底部形 成儲钟極層’並去除該第二介電層以暴露出該支撐層表面； 共形地沈積—㈣子層於該支撐層表面及該齡賴層表面；進 行-離子佈植製程H摻質植人部分該觀子層；選擇性的 去除掉未被植入該摻質的該侧壁子層，並以剩餘之該側壁子層作 為-硬遮罩層去除部份該捕層，藉此暴露出部分的該第一介電 層，以及完全去除掉該第一介電層以及該硬遮罩層。 為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉 較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之 較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以 限制者。 【實施方式】 請參閱第6圖至第π ® ’其纟會示的是本發明較佳實施例製作 201010012 …堆疊電容的儲存電極的剖面示意圖。如第6圖所示，提供一基 底100例如-石夕基底’其上設有導電區塊ll2a及，例如金 屬層接^•在基底100上依序形成一钱刻停止層例如氣化 石夕層、-介電層116 ’例如未雜㈣师SG)層或硼石夕破璃 .(BSG)、一支樓層118，例如氮化石夕層’以及-介電層1:20，例如 未摻雜矽玻璃(USG)層或硼矽玻璃(bSG)。其中，介電層Π6的厚 度通常介於1.5/zm至2.5轉之間，介電層12〇的厚度通常介於 500埃至4000埃之間。 ❹ 其中，蝕刻停止層114、介電層116、支撐層118以及介電層 120在基底1〇〇上構成一堆疊介電層結構2〇〇。接下來，利用微影 以及蝕刻製程，在堆疊介電層結構2〇〇中蝕刻出高深寬比的開孔 200a以及200b，分別暴露出基底丨⑻中部分的導電區塊U2a及 112b。 〇 如第7圖所示，接著在介電層120的表面以及在開孔2〇〇a以 及200b的内壁與底部沈積一導電層122 ’例如，金屬。根據本發 明較佳實施例’導電層122較佳為氮化鈦，但不限於此。 如第8圖所示，接著選擇性的去除在介電層120的表面上的導 電層122,留下在開孔200a以及200b的内壁與底部的導電層122， 形成各自獨立的柱狀儲存電極122a及122b，並且暴露出介電層 120的表面。 CS] 9 201010012 舉例來說’可以在開孔2〇〇a以及200b先填入一令間犧牲層（圖 ^不）’例如絲或是魏層’紐顧化學機械研賴程研磨掉 介電層120的表面上的導電層122，然後去除中間犧牲層。 在去除介電層120的表面上的導電層122之後，接著，選擇性 •的將介電層120去除’暴露出支推層118。此時，柱狀儲存電極 122a及122b頂部突出於支撐層118的表面。 第圖所示進行一化學氣相沈積(chemical vapor deposition， CV〇)製程，在支撑層118的表面以及柱狀儲存電極122a及122b 的表面上趣側壁子層124，其厚度約介於％埃至_埃之間。 根據本發明之較佳實施例，侧壁子層124是由多晶頻構成 一然而’在本發日月的其它實施例中，側壁子層124亦可以是由 一氧化矽或其它適合材料所構成者。 ❹ _示’接著進行，度離子佈植 電 佈植製程。 菁，而進灯多次的斜角度離子 如第11圖所示，谁并4« LJ. 掉未被植娜程，縣性的去除 暴露出部分的支撐層118以及柱 201010012 狀儲存電極122a及122b的表面’留下的侧壁子層I%構成一硬 遮罩層124a。 如第12圖所示，利用硬遮罩層12如做為一蝕刻遮罩，進行一 乾姓刻製程穿未被硬遮罩層124a覆蓋而暴露出來的支撐層 118，藉此暴露出部分的介電層116。 *後’如第13 ®所示’進行··濕_製程，完全去除掉介電 層m以及硬遮罩層ma，留下柱狀儲存電極心及咖以及 支撐層m。在去除掉介電層m以及硬遮罩層ma後的柱狀儲 存電極！22a* mb U及支榜層118的上視圖請參照第14圖，其 中第13圖為沿第14圖中切線U，所緣示之剖面。 ❹ 以上所述僅為本發明之較佳實施例，凡依 所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。制 【圖式簡單說明】 電容的健存電極的製_ 電極的到崎^ 4㈣較钟施鑛作轉電容的储存 第14圖為柱狀儲存輸以及讀層的上視圖 201010012 - 【主要元件符號說明】 10 基底 12a、12b 14 介電層 16 18a、 18b 孔洞 22 30a、 30b儲存電極結構 100 基底 112a、112b 114 餘刻停止層 116 118 支撐層 120 122 導電層 122a ' 122b 124 側壁子層 124a 130 斜角度離子佈植製 200a 、200b開孔 導電區塊 介電層 矽層 導電區塊 介電層 介電層 柱狀儲存電極 硬遮罩層 200堆疊介電層結構

C 12

Claims (1)

1. 201010012 十、申請專利範面： -1. -種料電容_錢極_作方法，包含有： 提供一基底，其中設有-導電區塊； 在該基底上形成-堆叠層，該堆疊層自絲絲面依序至少包 .括一第一介電層、一支撐層及一第二介電層； 於該堆#种形成i孔，以至少暴露_分_導電區塊； 於該開孔側壁及底部形成一儲存電極層並去除該第二介電 Φ層以暴露出該支撐層表面； .共形地沈積-側壁子層於該支揮層表面及該儲存電極層表 面； 進行-離子佈植製程，崎—摻歸人部分該侧壁子層； 選擇性的去除掉未被植入該掺質的該侧壁子層，並以剩餘之 該側壁子層作為-硬遮罩層去除部份該支彻，藉此暴露出部分 的該第一介電層；以及 全去除掉該第一介電層以及該硬遮罩層。 容的儲存電極的製作方 形成於該第一介電層與 2.如申β月專利範圍第1項所述之堆疊電 法’其中該堆疊層中包含一蝕刻停止層， 該基底之間。 =r=::r::=. 13 201010012 申^專利範圍第2項所述之堆疊電容的儲存電極的製作方 法，其中該餘刻停止層為氮化石夕層。 ^如申請專概圍第丨摘述之堆疊電容的儲存電極的製作方 、/、中該第一介電層包含未摻雜矽玻璃層或硼矽玻璃。 如申％專利細第丨項所述之堆疊電容的儲存電極的製作方 /，其中該支撐層為氮化矽層。 法如申％專利賴第丨項所述之堆疊電容的鱗電極的製作方 ^ ’、中該第二介電層包含未摻雜梦玻璃層或卿玻壤。 項所述之堆疊電容_存電_製作方 ，如申請專利範圍第1項所i 其中該導電層包含金屬。

   ^如申請專利範圍第8項所述之堆疊電容的儲存 其中該金屬包含氮化鈦。

   谷的儲存電極的製作方 U.如申請專利範圍第1項所述之堆疊電 法，其中該側壁子層包含二氧化矽。 201010012 -12.如申請專利範圍第1項所述之堆疊電容的儲存電極的製作方 - 法，其中該摻質包含BF2或Ar。 十一、圖式： [S]

   15