KR100940360B1 - 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법 - Google Patents

기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법 Download PDF

Info

Publication number
KR100940360B1
KR100940360B1 KR1020070007497A KR20070007497A KR100940360B1 KR 100940360 B1 KR100940360 B1 KR 100940360B1 KR 1020070007497 A KR1020070007497 A KR 1020070007497A KR 20070007497 A KR20070007497 A KR 20070007497A KR 100940360 B1 KR100940360 B1 KR 100940360B1
Authority
KR
South Korea
Prior art keywords
storage node
contact
node contact
forming
etching
Prior art date
Application number
KR1020070007497A
Other languages
English (en)
Other versions
KR20080069811A (ko
Inventor
김범석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070007497A priority Critical patent/KR100940360B1/ko
Priority to US11/985,489 priority patent/US20080173979A1/en
Publication of KR20080069811A publication Critical patent/KR20080069811A/ko
Application granted granted Critical
Publication of KR100940360B1 publication Critical patent/KR100940360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 캐패시터간 브릿지 방지를 위한 SSN(Shifted Storage Node) 구조를 사용하면서도 이웃하는 제2스토리지노드콘택간의 브릿지를 방지할 수 있는 반도체 소자 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 제조 방법은 제1스토리지노드콘택이 마련된 기판을 제공하는 단계; 상기 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 상기 제1스토리지노드콘택을 노출시키면서 입구에서 바닥으로 갈수록 면적이 좁아지는 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 매립되는 도전막패턴을 형성하는 단계; 상기 도전막패턴 중 일부를 식각하여 어느 한쪽으로 기울어진 형태의 제2스토리지노드콘택을 형성하는 단계; 상기 제2스토리지노드콘택에 의해 형성된 홈 내부를 매립하는 제2절연막을 형성하는 단계; 및 상기 제2스토리지노드콘택 상에 캐패시터의 스토리지노드를 형성하는 단계를 포함하고, 상술한 본 발명은 캐패시터의 스토리지노드와 접속되는 제2스토리지노드콘택(SNC2)을 기울어진 형상으로 제작하여 제2스토리지노드콘택의 단면적을 줄일 수 있고, 또한 이웃하는 제2스토리지노드콘택간의 간격을 넓힐 수 있어 인접한 제2스토리지노드콘택 간의 브릿지 발생을 방지할 수 있는 효과가 있다.
스토리지노드콘택, SNC2, 경사 식각, 기울기, 캐패시터, 브릿지

Description

기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE WITH LEANING STORAGENODE CONTACT AND METHOD FOR MANUFACTURING THE SAME}
도 1a는 종래기술에 따른 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드간의 배치를 살펴보기 위한 평면도.
도 1b는 종래의 문제점을 설명하기 위한 SEM 사진.
도 2a 내지 도 2g는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 도시한 공정 단면도.
도 3은 본 발명의 제1실시예에 따른 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드간의 배치를 살펴보기 위한 평면도.
도 4a는 본 발명의 제2실시예에 따른 반도체소자의 구조를 도시한 도면.
도 4b는 본 발명의 제2실시예에 따른 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드간의 배치를 살펴보기 위한 평면도.
*도면의 주요 부분에 대한 부호의 설명
100 : 기판 120 : 제1스토리지노드콘택
141A : 제2스토리지노드콘택
171 : 스토리지노드
본 발명은 반도체 제조 기술에 관한 것으로, 특히 스토리지노드콘택을 구비한 반도체 소자 및 그의 제조 방법에 관한 것이다.
최근에는 반도체 소자의 고집적화에 따른 디자인 룰(design rule)의 감소에 의해 반도체 소자의 제조공정시 더욱 정교한 공정 제어가 요구되고 있다.
특히, DRAM 소자의 경우, 기판의 활성영역과 캐패시터간을 접속시키기 위한 스토리지노드콘택(Storage Node Contact; SNC) 형성공정에 대한 관심이 높아지고 있다.
기존의 스토리지노드콘택(SNC) 상에 캐패시터를 형성하는 경우 인접한 캐패시터의 스토리지노드(Storage Node)간 브릿지(Bridge)가 발생하는 경우가 많아져 캐패시터 전극들 간의 면적을 넓혀 캐패시턴스 값을 증가시키는 데는 한계가 있다.
이러한 캐패시터의 스토리지노드간 브릿지를 방지하기 위해 최근에 제안된 레이아웃이 SSN(Shifted Storage Node) 구조이고, SSN 구조에서는 'SNC2'를 사용한다. 즉, 제1스토리지노드콘택(SNC1)과 제2스토리지노드콘택(SNC2)을 사용하고, 제2스토리지노드콘택(SNC2)에 의해 스토리지노드는 하나의 스토리지노드콘택을 사용한 경우와 다르게 일정 부분 이동(Shifted)시켜셔 배치할 수 있어 스토리지노드간 브 릿지가 방지된다.
제1스토리지노드콘택(SNC1)은 기판(활성영역 또는 랜딩플러그콘택)과 연결되고, 제2스토리지노드콘택(SNC2)은 제1스토리지노드콘택(SNC1)과 캐패시터의 스토리지노드(SN) 사이에 위치한다. 이때, 제2스토리지노드콘택(SNC2)을 제1스토리지노드콘택(SNC1)의 중심에서부터 엇갈리게 즉, 오정렬(Misalign)되게 배치하는데, 이를 SSN 구조라 한다.
위와 같이, SSN 구조를 사용하여 캐패시터간 브릿지 발생을 방지하고, 캐패시터의 용량을 증가시킬 수 있게 되었다.
상부의 제2스토리지노드콘택(SNC2)은 제1스토리지노드콘택과 스토리지노드를 연결하기 위해 제1스토리지노드콘택(SNC1)에 비해 상대적으로 넓은 면적을 갖도록 정의(Define)하였다.
도 1a는 종래기술에 따른 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드간의 배치를 살펴보기 위한 평면도이다.
도 1a를 살펴보면, 제1스토리지노드콘택(SNC1)에 연결되는 제2스토리지노드콘택(SNC2)가 넓은 면적을 갖고 형성되어 있고, 이로써 이웃하는 제2스토리지노드콘택(SNC2)간 간격이 'S'로 좁음을 알 수 있다. 그리고, 제2스토리지노드콘택(SNC2) 상에 스토리지노드(SN)가 형성되어 있다.
그러나, 제2스토리지노드콘택(SNC2)을 넓은 면적으로 정의함에 따라 이웃한 제2스토리지노드콘택(SNC2)간 간격(S)이 매우 좁아 브릿지가 발생하는 문제가 있다.
도 1b는 종래기술에 따른 문제점을 설명하기 위한 SEM 사진으로서, 서로 인접한 제2스토리지노드콘택(SNC2)간에 브릿지(도면부호 'A 참조)가 발생하고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 캐패시터간 브릿지 방지를 위한 SSN(Shifted Storage Node) 구조를 사용하면서도 이웃하는 제2스토리지노드콘택간의 브릿지를 방지할 수 있는 반도체 소자 및 그의 제조 방법을 제공하는데 그 목적이 있다.
삭제
본 발명의 반도체소자의 제조 방법은 제1스토리지노드콘택이 마련된 기판을 제공하는 단계; 상기 기판 상부에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 상기 제1스토리지노드콘택을 노출시키면서 입구에서 바닥으로 갈수록 면적이 좁아지는 콘택홀을 형성하는 단계; 상기 콘택홀 내부에 매립되는 도전막패턴을 형성하는 단계; 상기 도전막패턴 중 일부를 식각하여 어느 한쪽으로 기울어진 형태의 제2스토리지노드콘택을 형성하는 단계; 상기 제2스토리지노드콘택에 의해 형성된 홈 내부를 매립하는 제2절연막을 형성하는 단계; 및 상기 제2스토리지노드콘택 상에 캐패시터의 스토리지노드를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
도 2a 내지 도 2g는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 설명하기 위하여 도시한 공정 단면도이다.
먼저, 도 2a를 참조하면, 웰, 트랜지스터 및 비트라인과 같은 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(100) 상에 제1층간절연막(110)을 형성한다. 제1층간절연막(110)은 BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), USG(Un-doped Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), SOG(Spin On Glass) 및 SOD(Spin On Dielectric)으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 산화막을 사용한다. 물론 이에 한정되지 않고, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용할 수 있다. 랜딩플러그콘택(Landing plug contact; LPC)을 사용하는 경우, 기판(100)은 랜딩플러그콘택이 될 수 있다.
이어서, 제1층간절연막(110)을 선택적으로 식각하여 기판(100)의 일부 표면을 콘택홀을 형성한 후, 콘택홀에 매립되는 제1스토리지노드콘택(SNC1, 120)을 형 성한다. 이때, 제1스토리지노드콘택(120)은 폴리실리콘, 비정질 실리콘, 선택적 에피택셜 성장(Selective Epitaxial Growth; 이하 SEG라 함) 실리콘막 등 실리콘을 포함하는 모든 전도막과 금속등의 도전성막의 응용이 가능하다.
이어서, 제1스토리지노드콘택(120)이 형성된 제1층간절연막(110) 상에 제2층간절연막(130)을 형성한다. 이때, 제2층간절연막(130)은 제1층간절연막(110)과 동일한 물질막을 사용할 수 있다. 물론 제2층간절연막(130)으로 그 식각 특성이 서로 다른 두개의 물질막을 사용할 수도 있다.
이어서, 제2층간절연막(130) 상에 제1마스크패턴(131)을 형성한다. 제1마스크패턴(131)은 제2층간절연막(130) 상에 감광막을 도포한 노광 및 현상을 통해 형성한다. 이때, 제1마스크패턴(131)은 제2스토리지노드콘택을 위한 콘택마스크 역할을 하는 것으로서, 제2스토리지노드콘택이 제1스토리지노드콘택(120)의 폭보다 넓게 정의되도록 형성되어 있다.
도 2b에 도시된 바와 같이, 제1마스크패턴(131)을 식각 마스크로 하는 식각 공정을 통해 제1스토리지노드콘택(120)를 노출시키는 콘택홀(132)을 형성한다. 이때, 식각 공정은 제2층간절연막이 산화막인 경우, CHF3 가스, CF4 가스 및 아르곤 가스의 혼합가스를 이용하므로써 경사 식각(Slope etch)이 발생하도록 실시하는 것이 바람직하다. 이를 통해 콘택홀(132)의 측벽면의 단면이 하향 경사지도록 하는 것이 바람직하고, 이로써 콘택홀(132)은 입구에서 바닥으로 갈수록 면적이 좁아진다. 이때, 바닥의 면적은 제1스토리지노드콘택(120)의 상측 면적과 같거나 큰 것이 바람직하다. 여기서, 콘택홀(132) 측벽면의 경사각도는 제2층간절연막(130)의 표면을 기준으로 45 내지 80°인 것이 바람직하다. 상기 범위보다 작을 경우에는 인접한 콘택홀(132)간에 브리지가 발생하게 되고, 상기 범위보다 클 경우에는 그 상부에 마련될 캐패시터 간에 브리지가 발생하는 문제가 있다. 콘택홀의 측벽면의 각도는 인접한 콘택홀(132)간의 브릿지 발생을 방지할 수 있고, 상부에 마련될 커패시터 간의 브리지를 방지할 수 있는 다양한 각도가 적용될 수 있다.
도 2c에 도시된 바와 같이, 콘택홀(132)이 형성된 기판(100)의 전면에 콘택홀(132)에 매립되는 도전막패턴(141)을 형성한다. 도전막패턴(141)으로는 폴리실리콘막을 사용한다. 물론 이외에도 비정질 실리콘, 선택적 에피택셜 성장 실리콘막 등 실리콘을 포함하는 모든 전도막과 금속막의 응용이 가능하다. 그리고, 도전막패턴(141)을 콘택홀(132) 내부에 매립하는 형태로 형성하기 위해 도전막을 형성한 후 에치백과 같은 전면 식각공정 또는 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 공정을 수행하는 것이 바람직하다. 특히, 화학적기계적연마공정시에는 산화막 물질인 제2층간절연막(130)에서 연마가 정지(Stop)되도록 하여, 후속 제2마스크패턴 형성을 위한 포토리소그래피 공정을 용이하게 진행하도록 한다.
위와 같은 일련의 공정에 의해 제1스토리지노드콘택(120) 위에 도전막패턴(141)이 형성되며, 도전막패턴(141)의 상부 면적은 하부 면적에 비해 더 넓다. 따라서, 이웃하는 도전막패턴(141) 간의 간격(S1)은 매우 좁아 브릿지 발생 가능성이 크다. 여기서, 도전막패턴(141)은 종래기술의 제2스토리지노드콘택이라 할 수 있다.
본 발명은 이웃하는 제2스토리지노드콘택간 간격이 매우 좁아짐에 따른 브릿지발생을 방지하기 위해 도전막패턴(141)에 대해 다음과 같은 공정을 진행한다.
도 2d에 도시된 바와 같이, 도전막패턴(141)이 매립된 제2층간절연막(130) 상에 제2마스크패턴(142)을 형성한다. 제2마스크패턴(142)으로 앞서 설명한 제1마스크패턴(131)과 같은 감광막을 이용하여 제작하는 것이 바람직하다.
제2마스크패턴(142)은 일정 폭의 개구(Opening, 142A)가 형성되어 있는데, 이때 개구(142A)의 일측면(A1)은 도전막패턴(141)의 일측면에 정렬되고, 개구(142A)의 타측면(A2)은 적어도 도전막패턴(141)의 중앙부분에 정렬된다. 예를 들어, 도면에서 알 수 있듯이, 제2마스크패턴(142)의 개구(142A)의 일측면(A1)은 도전막패턴(141)의 좌측끝단에 정렬되어 있고, 개구(142A)의 타측면(A2)은 도전막패턴(141)의 중앙부분에 정렬되어 있음을 알 수 있다.
도 2e에 도시된 바와 같이, 제2마스크패턴(142)을 식각마스크로 하여 도전막패턴(141)의 일부를 식각한다. 이때, 도전막패턴(141)의 식각은 경사 식각이 발생하도록 하여 도전막패턴(141)의 일부가 'V' 자 형태로 식각되도록 한다. 예를 들어, 도전막패턴(141)이 폴리실리콘인 경우, 경사 식각이 발생하도록 Cl2 가스, BCl3 가스 및 SF6가스를 혼합하여 식각을 수행하는 것이 바람직하다.
위와 같은 경사 식각을 통해 기울어진 형태의 제2스토리지노드콘택(leaning SNC2, 141A)이 형성되고, 제2스토리지노드콘택(141A)은 여전히 하부의 제1스토리지노드콘택(120)과 연결된 구조를 유지한다. 한편, 제2스토리지노드콘택(141A)의 기 울어지는 방향은 도면 상에서의 우측방향은 물론 좌측방향으로도 기울어질 수 있고, 이를 위해서는 제2마스크패턴을 그에 맞도록 형성하면 된다. 그리고, 제2스토리지노드콘택(141A)의 측면에는 홈(141B)이 형성된다. 좌측 방향으로 기울어진 제2스토리지노드콘택(141A)은 도 4를 참조하기로 한다.
이어서, 제2마스크패턴(142)을 제거한다.
제2마스크패턴(142) 제거후의 결과를 살펴보면, 기울어진 형태의 제2스토리지노드콘택(141A)간의 간격(S2)은 최초 도전막패턴(141)간의 간격(S1)보다 더 넓어짐을 알 수 있다. 이로써, 이웃하는 제2스토리지노드콘택(141A)간 브릿지 발생이 방지된다. 이와 같이 간격(S2)이 넓어지는 것은 제2스토리지노드콘택(141A)의 상부면적이 작아지기 때문이다. 한편, 상부 면적이 작아지면 후속 스토리지노드와의 연결이 어려울 수 있으나, SSN 구조가 스토리지노드를 이동시키는 구조이므로, 기울어진 제2스토리지노드콘택(141A)에 연결되도록 스토리지노드를 이동시켜 배치하면 된다.
전술한 바에 따르면, 제1스토리지노드콘택(120)은 상부면적과 하부면적이 동일한 수직형태로 형성하고, 제2스토리지노드콘택(141A)은 상부면적과 하부면적이 동일하면서 기울어진 형태로 형성한다. 이와 같이, 기울어진 형상으로 제2스토리지노드콘택(141A)을 형성하면, 제2스토리지노드콘택간 브릿지(bridge)를 방지할 수 있다.
또한, 기울어진 형상으로 제2스토리지노드콘택(141A)을 형성하면, 후속 스토리지노드 형성시 제2스토리지노드콘택(141A)의 정렬에 대한 제약이 없어져 다양한 형태의 스토리지노드 레이아웃이 가능할뿐만 아니라, 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드의 상하부층간 레이아웃 상의 오정렬(misalign)을 방지할 수 있다.
도 2f에 도시된 바와 같이, 기울어진 제2스토리지노드콘택(141A)에 의해 형성된 홈(141B)을 매립하는 제3층간절연막(150)을 형성한다. 이때, 제3층간절연막(150)은 앞서 설명한 제1 및 제2층간절연막(110, 130)과 동일 물질막을 사용할 수 있다. 물론 이에 한정되지 않고, 제 1 및 제 2 층간 절연막(110, 130)과 서로 다른 물질막을 사용할 수도 있다.
그리고, 홈(141B)에 매립되도록 제3층간절연막(150) 형성 과정 중에 평탄화 공정이 수행될 수 있다. 평탄화 공정으로는 에치백과 같은 전면 식각공정 또는 화학적 기계적 연마 공정을 수행하는 것이 바람직하다.
도 2g에 도시된 바와 같이, 제3층간절연막(150) 및 제2층간절연막(130) 상부 에 제4층간절연막(160)을 형성한다. 이때, 제4층간절연막(160) 하부에 질화막 계열의 식각정지막(미도시)을 미리 형성할 수 있다.
제4층간절연막(160)은 앞서 설명한 제1 내지 제3층간 절연막(110, 130, 150)과 동일 물질막을 사용할 수 있다. 물론 이에 한정되지 않고, 제1 내지 제3층간 절연막(110, 130, 150)과 서로 다른 물질막을 사용할 수도 있다. 제4층간절연막(160)의 두께는 캐패시터에 요구되는 커패시턴스에 따라 적절하게 조절하는 것이 바람직하다.
이어서, 제4층간절연막(160)을 식각하여 제2스토리지노드콘택(141A)을 노출 시키는 개구부(170)를 형성한 후, 개구부(170) 내부에 스토리지노드(171)를 형성한다. 이때, 스토리지노드(171)는 폴리실리콘, 텅스텐, 티타늄, 텅스텐 질화물 또는 티타늄 질화물로 형성될 수 있으며, 하부의 제2스토리지노드콘택(141A)과 연결된다.
도 3은 본 발명의 제1실시예에 따른 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드간의 배치를 살펴보기 위한 평면도이다.
도 3을 참조하면, 제1스토리지노드콘택(120)에 연결되는 제2스토리지노드콘택(141A)가 기울어진 형태로 형성됨에 따라 이웃하는 제2스토리지노드콘택(141A)간 간격이 'S2'로 넓어짐을 알 수 있다. 그리고, 제2스토리지노드콘택(141A) 상에 스토리지노드(171)가 형성되어 있다.
결국, 제2스토리지노드콘택(141A)간 간격이 S2만큼 넓어지므로 이웃하는 제2스토리지노드콘택간 브릿지가 방지되고, 이를 통해 캐패시터의 스토리지노드(171)간에도 브릿지가 방지된다.
도 4a는 본 발명의 제2실시예에 따른 반도체소자의 구조를 도시한 도면이고, 도 4b는 본 발명의 제2실시예에 따른 제1스토리지노드콘택, 제2스토리지노드콘택 및 스토리지노드간의 배치를 살펴보기 위한 평면도이다.
제1실시예와 다르게 제2실시예는 제2스토리지노드콘택(141A)이 좌측방향으로 기울어진 형태를 갖는다. 도면부호는 제1실시예와 동일하고, 제2스토리지노드콘택(141A)의 기울어진 방향만 다르다.
본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상 기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 캐패시터의 스토리지노드와 접속되는 제2스토리지노드콘택(SNC2)을 기울어진 형상으로 제작하여 제2스토리지노드콘택의 단면적을 줄일 수 있고, 또한 이웃하는 제2스토리지노드콘택간의 간격을 넓힐 수 있어 인접한 제2스토리지노드콘택 간의 브릿지 발생을 방지할 수 있는 효과가 있다.

Claims (11)

  1. 삭제
  2. 제1스토리지노드콘택이 마련된 기판을 제공하는 단계;
    상기 기판 상부에 제1절연막을 형성하는 단계;
    상기 제1절연막을 식각하여 상기 제1스토리지노드콘택을 노출시키면서 입구에서 바닥으로 갈수록 면적이 좁아지는 콘택홀을 형성하는 단계;
    상기 콘택홀 내부에 매립되는 도전막패턴을 형성하는 단계;
    상기 도전막패턴 중 일부를 식각하여 어느 한쪽으로 기울어진 형태의 제2스토리지노드콘택을 형성하는 단계;
    상기 제2스토리지노드콘택에 의해 형성된 홈 내부를 매립하는 제2절연막을 형성하는 단계; 및
    상기 제2스토리지노드콘택 상에 캐패시터의 스토리지노드를 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 콘택홀을 형성하는 단계와 상기 도전막패턴의 일부를 식각하는 단계는, 각각
    경사식각으로 진행하는 반도체소자의 제조 방법.
  4. 제3항에 있어서,
    상기 콘택홀을 형성하는 단계에서,
    상기 제1절연막은 산화막이고, 상기 콘택홀 형성을 위한 산화막의 경사식각은 CHF3 가스, CF4 가스 및 아르곤 가스의 혼합가스를 이용하는 반도체소자의 제조 방법.
  5. 제3항에 있어서,
    상기 제2스토리지노드콘택을 형성하는 단계에서,
    상기 도전막패턴은 폴리실리콘이고, 상기 어느 한쪽으로 기울어진 형태의 제2스토리지노드콘택을 위한 경사식각은 Cl2 가스, BCl3 가스 및 SF6가스를 혼합하여 진행하는 반도체소자의 제조 방법.
  6. 제2항에 있어서,
    상기 제1 및 제2절연막은, 산화막으로 형성하는 반도체소자의 제조 방법.
  7. 제2항에 있어서,
    상기 제1 및 제2스토리지노드콘택은, 폴리실리콘 또는 금속막인 반도체소자의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020070007497A 2007-01-24 2007-01-24 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법 KR100940360B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070007497A KR100940360B1 (ko) 2007-01-24 2007-01-24 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법
US11/985,489 US20080173979A1 (en) 2007-01-24 2007-11-15 Semiconductor device with leaning storage node contact and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007497A KR100940360B1 (ko) 2007-01-24 2007-01-24 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법

Publications (2)

Publication Number Publication Date
KR20080069811A KR20080069811A (ko) 2008-07-29
KR100940360B1 true KR100940360B1 (ko) 2010-02-04

Family

ID=39640428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007497A KR100940360B1 (ko) 2007-01-24 2007-01-24 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법

Country Status (2)

Country Link
US (1) US20080173979A1 (ko)
KR (1) KR100940360B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI358793B (en) * 2008-08-25 2012-02-21 Nanya Technology Corp Method of fabricating storage node of stack capaci
JP2011181844A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 電極構造体及びその製造方法、並びに半導体装置
US10692872B2 (en) * 2017-12-12 2020-06-23 Varian Semiconductor Equipment Associates, Inc. Device structure for forming semiconductor device having angled contacts
US11515204B2 (en) 2020-12-29 2022-11-29 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems
US11574842B2 (en) 2021-04-14 2023-02-07 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256506A (ja) * 1997-03-14 1998-09-25 Nippon Steel Corp 半導体装置及びその製造方法
KR20040008708A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 장치의 제조방법
US6753208B1 (en) 1998-03-20 2004-06-22 Mcsp, Llc Wafer scale method of packaging integrated circuit die
US20050224854A1 (en) 2003-05-26 2005-10-13 Samsung Electronics Co., Ltd. Semiconductor memory device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638711B2 (ja) * 1996-04-22 2005-04-13 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2007510174A (ja) * 2003-10-27 2007-04-19 スペイシャル フォトニックス， インコーポレイテッド 高コントラストの空間光変調器および方法
KR100568515B1 (ko) * 2004-12-06 2006-04-07 삼성전자주식회사 저항 소자를 구비한 반도체소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256506A (ja) * 1997-03-14 1998-09-25 Nippon Steel Corp 半導体装置及びその製造方法
US6753208B1 (en) 1998-03-20 2004-06-22 Mcsp, Llc Wafer scale method of packaging integrated circuit die
KR20040008708A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 장치의 제조방법
US20050224854A1 (en) 2003-05-26 2005-10-13 Samsung Electronics Co., Ltd. Semiconductor memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US20080173979A1 (en) 2008-07-24
KR20080069811A (ko) 2008-07-29

Similar Documents

Publication Publication Date Title
KR100382729B1 (ko) 반도체 소자의 금속 컨택 구조체 및 그 형성방법
KR100505658B1 (ko) ＭＩＭ(Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ-Ｍｅｔａｌ)커패시터를 갖는 반도체 소자
US8471305B2 (en) Semiconductor device and method of manufacturing the same
KR102400320B1 (ko) 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
US6835970B2 (en) Semiconductor device having self-aligned contact pads and method for manufacturing the same
KR100940360B1 (ko) 기울어진 스토리지노드콘택을 구비한 반도체 소자 및 그의제조 방법
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
US9607885B2 (en) Semiconductor device and fabrication method
KR100819636B1 (ko) 반도체소자의 저장전극 형성방법
KR20070019134A (ko) 반도체 장치 및 이의 제조 방법
KR101149053B1 (ko) 반도체 소자의 스토리지노드 콘택 형성방법
KR100484261B1 (ko) 반도체소자 및 그 제조 방법
KR101035644B1 (ko) 반도체 소자의 제조방법
KR100571627B1 (ko) 반도체 소자 제조 방법
KR20090025402A (ko) 반도체 소자 및 그 제조방법
KR100839527B1 (ko) 반도체 소자의 자기 정렬 콘택홀 형성방법
KR101093621B1 (ko) 반도체 장치 제조방법
KR100358568B1 (ko) 반도체 소자의 제조 방법
KR100562329B1 (ko) 콘택 형성 방법 및 이를 이용한 반도체 소자
KR100546165B1 (ko) 반도체 소자의 캐패시터 형성 방법
US7943053B2 (en) Method of forming a micro pattern in semiconductor device
KR20070031678A (ko) 반도체 메모리 소자 및 그 제조 방법
KR20060072382A (ko) 반도체 소자의 콘택홀 형성 방법
KR20040003960A (ko) 반도체 장치의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee