TW201004132A - Amplifier with gain expansion stage - Google Patents

Amplifier with gain expansion stage Download PDF

Info

Publication number
TW201004132A
TW201004132A TW098120696A TW98120696A TW201004132A TW 201004132 A TW201004132 A TW 201004132A TW 098120696 A TW098120696 A TW 098120696A TW 98120696 A TW98120696 A TW 98120696A TW 201004132 A TW201004132 A TW 201004132A
Authority
TW
Taiwan
Prior art keywords
amplifier
gain
coupled
bias current
circuit
Prior art date
Application number
TW098120696A
Other languages
English (en)
Inventor
Chiewcharn Narathong
Sankaran Aniruddhan
Wen-Jun Su
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201004132A publication Critical patent/TW201004132A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3276Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H03F1/308Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022CMOS common source output SEPP amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/453Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30099Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull transistor being gated by a switching element
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30132Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor being gated by a switching element
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7231Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

201004132 六、發明說明: 【發明所屬之技術領域】 本揭示案係關於積體電路(ic),且更具體言之,係關於 用於1C放大器設計之增益線性化技術。 【先前技術】 放大器為積體電路(1C)器件(諸如,通信傳輸器及接收 器)中之重要構建區塊。放大器通常經設計以在一預定信 號範圍(稱為線性操作範圍)内提供相對恆定之增益給輸入 f 信號。當放大器輸入信號落入線性操作範圍之外時,放大 器增益可能顯著偏離標稱增益,從而導致放大器輸出處之 非吾人所樂見之非線性及失真。 對於可攜式通信器件(諸如,行動電話)而言,較低電壓 電源之趨勢已使設計具有適當線性操作範圍之放大器變得 愈加困難。當遞送高輸出功率時,此等放大器中之組成電 晶體的增益可能降低,從而造成放大器之增益壓縮。 將需要提供用於設計具有增強的線性操作範圍之放大器 ^ j * 之新穎技術。 【發明内容】 ' 在一態樣中,提供一種裝置,其包含:一第一放大器 • 級,其具有一輸入信號及一輸出信號;及一增益擴大放大 器級,其具有一輸入信號及一輸出信號,該增益擴大放大 器級之該輸出信號耦合至該第一放大器級之該輸入,該增 益擴大放大器級量值提供一第一增益給一第一輸入信號且 提供一第二增益給一第二輸入信號量值,該第二輸入信號 141148.doc 201004132 量值大於該第一輸入信號量值,該第二增益大於該第一增 益;且該增益擴大放大器級包含一 B類放大器或一 AB類放 大器。 在另一態樣中,提供一種用於放大一放大器輸入信號以 產生一放大器輸出信號之方法,該方法包含:使用具有一 輸入信號及一輸出信號之一增益擴大放大器級來放大該放 大器輸入信號,該增益擴大放大器級提供一第一增益給一 第一增益擴大輸入信號量值且提供一第二增益一第二增益 擴大輸入信號量值,該第二增益擴大輸入信號量值大於該 第一增益擴大輸入信號量值,該第二增益大於該第一增 益;將該增益擴大放大器級之該輸出信號耦合至一第一放 大器級,該第一放大器級之該輸出信號耦合至該放大器輸 出信號;且該增益擴大放大器包含一 B類放大器或一 AB類 放大器。 在又一態樣中,提供一種用於放大一放大器輸入信號以 產生一放大器輸出信號之裝置,該裝置包含:一第一放大 器級,其具有一輸入信號及一輸出信號;及用於根據輸入 信號量值擴大應用至輸入信號之增益的增益擴大構件,該 增益擴大構件之輸出信號耦合至該第一放大器級之輸入信 號。 【實施方式】 詞「例示性」在本文中用以意謂「充當一實例、例項或 說明」。本文中被描述為「例示性」之任何實施例未必應 解釋為相比其他實施例較佳或有利。 141148.doc -6- 201004132 下文結合隨附圖式闡述之實施方式意欲作為本發明之例 不性貫施例的描述,而並不意欲表示可實踐本發明之僅有 只她例。貫施方式包括為了提供對本發明之例示性實施例 之斌底理解的具體細節。熟習此項技術者將顯而易見,可 在無此等具體細節之情況下實踐本發明之例示性實施例。 在一些例項中,以方塊圖形式展示熟知結構及器件以便避 免'昆淆本文中呈現之例示性實施例之新穎性。 圖1描繪使用數位反相器或「推挽式」架構之放大器1 之先前技術實施例。放大器100基於輸入信號…之電壓位 準而經由電晶體MN1及MP1選擇性地吸入並提供電流。詳 口之电日日體MP 1及MN1之閘極AC耦合至輸入信號in ,且 MP1及MN1之汲極經由輸出匹配11〇而耦合至輸出信號 out。電晶體^〇^及]^1^串聯耦合至mni及Μρι,且視情 況經提供以基於控制信號EN及互補控制信號EN,而啟用或 停用放大器。在一項實施例中,放大器1〇〇可為用於放大 通信傳輸器信號鏈中之信號之射頻(RF)驅動放大器(DA)。 在另一實施例中,放大器100可為射頻功率放大器。 在圖1中,電晶體MP 1經由電阻器RFB自偏壓,而電晶體 MNi藉由電壓源vb-偏壓m給定放大器設計之 要求之h况下,電壓Vbias通常經選擇以確保放大器1〇〇之 操作在充分大的輸人及輸出電壓範圍内保持於線性操作範 圍中。若輸入電壓之量值(亦即,絕對振幅)超過線性操作 範圍,則放大器可能經歷增益壓縮’如圖丨八進一步說明。 圖1A說明作為放大器輸入功率(pin)之函數的典型放大 141148.doc 201004132 器增益(相對於標稱增益,以dB為單位)之曲線。在圖1A 中可見增組在輸入功率位準Pin小於位準p 1時大致對應 於標稱增益值,而在輸入功率位準pin進一步增加超過ρι 時降低。放大器增益隨輸入功率增加之此降低被稱為增益 壓縮,且可能係歸因於(例如)電晶體Μρι及mn丨之隨輸入 功率位準增加之增加的閑極電容(例如,CgjCgd)及/或電 晶體MP1及MN1之受限的輸出電壓裕度。 為了降低增益壓縮並擴展放大器之線性操作制,本揭 示案提供-種併有-前置放大器及一主放大器之兩級放大 器。圖2說明根據本揭示案之例示性實施例。在圖2中,將 增益擴大放大器220與展現常見增益壓縮特性之放大器21〇 串聯提供,以提供具有改良之線性特性之一總體放大器 2 00 ’如下文所描述。 為了說明放大器200之操作,在圖2A中分職繪增益擴 大放大益220、放大器21〇及總體放大器2〇〇之增益特性 220a、21〇a及200a。自增益特性22〇a,可見增益擴大放大 器220之增益隨輸入功率位準pin增加而增加,直至位準 P3。結合放大器210之增益特性21〇a,可見總體放大器 之總體增益特性200a保持大致恆定直至功率位準p2,?2大 於如先前參看圖1A所描述的與典型增益壓縮放大器相關聯 之位準P1。 圖3A描繪根據本揭示案之增益擴大放大器22〇之例示性 實施例300。放大器300併有具有互補iPM〇s電晶體Mp& NMOS電晶體MN之一推挽式電路。視為該放大器選擇之偏 141148.doc 201004132 電壓VA及VB而定,該放大器可經組態以用於B類或AB類 操作。 對於B類操作而言,可各自切斷電晶體MP及MN歷時輸 入信號之整個循環之一半,其中當輸出電壓增加時MP提 供電流且當輸出電壓降低時MN吸入電流。一般熟習此項 技術者將暸解,可藉由設定VA及VB使得在IN之信號量值 為0時穿過電晶體MP及MN之電流接近於0來達成B類操 作。 在本文中參看圖3B描述驅動負載阻抗Z1之B類放大器之 增益擴大特性。在圖3B中,假設B類放大器中之電晶體的 W/L比足夠小,且負載阻抗Z1足夠高使得放大器展現本文 中所描述之增益擴大特性。在一例示性實施例中,B類增 益擴大放大器中之主動NMOS電晶體之W/L比可為約數 千,較佳兩千。此比率可選擇為足夠大以使得增益擴大放 大器220可適當地驅動後續增益壓縮放大器210,但足夠小 以使得增益擴大放大器220仍展現增益擴大特性。一般熟 習此項技術者將意識到,可基於主動NMOS電晶體之尺寸 相應地選擇B類增益擴大放大器中之對應主動PMOS電晶體 的W/L比。 在圖3B中,描繪放大器增益與放大器輸入電壓IN之量 值。在B類操作中,當IN之量值小於臨限值V0時,電晶體 MP及MN幾乎均切斷且放大器增益保持相對低。臨限值V0 可為(例如)十分之幾毫伏(mV)。當IN之量值大於V0但小於 位準VI時,電晶體MP及MN均可在飽和區中操作。在該飽 141148.doc 201004132 和區中,可展示電晶體MP及MN兩者之增益皆隨IN增加而 增加。當IN之量值大於V1且小於V2時,放大器增益之增 加變得平穩,其中該等電晶體中之一者進入三極體區且另 一電晶體傳導較少電流。當IN進一步增加超過V2時,該等 電晶體中之一者完全斷開,而另一電晶體處於三極體區 中,從而導致放大器增益降低。 圖3C說明由B類放大器放大以產生輸出信號300.1B之輸 入信號300.1A的實例。在圖3C中,可見輸出信號300.1B為 輸入信號300.1A之放大版本,其中輸入信號量值之值愈 大,則提供至輸入信號之增益愈大。亦可見輸出信號 3 00.1B含有圖中所指示之「空值(null)」週期,在該等 「空值」週期期間MP及MN均不傳導電流。在此等空值週 期期間,應注意,B類放大器不提供所要增益擴大給輸入 信號。此等空值週期導致偏離所要增益擴大特性,且可能 造成增益擴大-增益壓縮放大器組合之總體特性中的非線 性。 為了確保在輸入信號量值接近於0時輸入信號之增益擴 大,可將增益擴大放大器替代地實施為AB類放大器。在 AB類操作中,電晶體MP及MN經偏壓以使得其各自經接通 歷時多於輸入信號之一半循環但小於整個循環。圖3D及圖 3E分別說明AB類放大器之增益特性及輸入-輸出信號實 例。如在圖3D中可見,AB類放大器之增益隨IN之量值增 加而增加,直至值V3。類似地,在超過電壓位準V4時, 可見AB類放大器之增益降低。圖3E說明由AB類放大器放 141148.doc -10- 201004132 大以產生輸出信號320.1B之輸入信號320_1 A的實例。 因為AB類放大器中之至少一個電晶體始終傳導電流, 所以AB類放大器之輸出不經受先前參看B類放大器而描述 的空值週期。然而,AB類放大器通常不如B類放大器功率 主動,因為即使當輸入信號IN之量值為0時,AB類放大器 亦耗散D C電流。 圖4描繪併有並聯耦合之B類放大器400及AB類放大器 4 1 0兩者之增益擴大放大器320的例示性實施例。增益擴大 放大器320可有利地組合B類放大器之功率有效性與類 放大器之一貫增益擴大特性。在例示性實施例中,可藉由 圖3A中所展示之電路拓撲來設計B類放大器400及AB類放 大器410兩者,其中B類放大器400經偏壓以傳導2 μΑ之電 流,且ΑΒ類放大器410經偏壓以傳導200 μΑ之電流。在例 示性實施例中,可使Β類放大器400中之電晶體的大小大於 或小於ΑΒ類放大器410中之電晶體的大小,以相比一種類 型之放大器強調另一類型放大器之特性。舉例而言,可使 Β類放大器400之電晶體ΜΡ及ΜΝ為ΑΒ類放大器410之對應 電晶體的二倍大。 圖5描繪用於圖3 Α中所展示之放大器拓撲之放大器設計 及電流偏壓方案的例示性實施例。該偏壓方案設定穿過主 放大器5 1 0之偏電流,該偏電流在輸入及輸出電壓、溫 度、製程或供電電壓變化時保持相對恆定。因為放大器增 益視偏電流而定,所以該偏壓方案確保主放大器5 10之增 益擴大特性之準確性。視所選擇之偏電流而定,放大器可 141148.doc -11 - 201004132 經偏壓以用於B類操作或AB類操作,如下文中所描述。 在圖5中,主放大器510包括主動電晶體MP2及MP3。節 點A及B分別支援耦合至電晶體MP2及MP3之閘極之電壓 VA及VB(未圖示)。藉由將MP3之閘極經由電阻器RP1耦合 至對應於電晶體MP3之汲極的節點C來設定電壓VB。電壓 VA係導出自偏電流穩定化電路520。 注意,在替代例示性實施例(未圖示)中,麵合至電晶體 MP2之閘極的電壓VA可替代地藉由耦合至節點C而偏壓, 且電壓VB係導出自適當修改的替代偏電流穩定化電路。 預期此等例示性實施例處於本揭示案之範疇内。 主放大器5 10進一步包括用於選擇性啟用或停用放大器 5 10之電晶體MP1及MP4。放大器輸入電壓IN經由電容器 CP1及CP2而AC耦合至MP2及MP3之閘極,而放大器輸出 電壓OUT係經由電容器CP4自電晶體MP2及MP3之汲極導 出。 偏電流穩定化電路520包括經設計以複製主放大器5 1 0之 電特性之複本偏壓電路520.1。藉由為第一複本電路520.1 之電晶體提供與主放大器510相同之拓撲、大小比及偏 壓,可在不載入主放大器5 1 0之操作的情況下藉由對第一 複本電路520.1之對應參數進行取樣來判定該主放大器5 10 之電參數。舉例而言,主放大器5 1 0之節點C處的電壓可藉 由對第一複本電路520· 1中之對應節點D進行取樣而判定。 可在2008年4月7曰申請之題為「Amplifier design with biasing and power control aspects」之美國專利申請案第 141148.doc 12 201004132 12/098,936號中找到複本偏壓的進一步細節,該申請案已 讓與給本揭示案之受讓人,且其内容以全文引用之方式併 入本文中。 在典型放大器之操作期間,放大器之偏電流可視所使用 的溫度、製程及/或供電電壓而改變,藉此使視DC偏電流 而定之增益擴大特性變得不可預測。如下文中所描述,偏 壓穩定化電路520藉由感測節點C處之電壓VC(之複本)(其 與偏電流有關)並適應地調整電晶體MP2之偏電壓VA以使 得主放大器510的DC偏電流保持恆定來改良主放大器510 之增益之可預測性。 在圖5中,電壓VA經由電阻器RP0而耦合至複製主放大 器5 1 0中之電晶體MP2的電晶體MP2r之閘極。因為第一複 本電路520.1中之電晶體MP2r的偏電壓匹配主放大器510中 之電晶體MP2之偏電壓,且因為按照設計複本電晶體特性 另外匹配主放大器的電晶體特性,所以預期節點D處之DC 電壓VD匹配節點C處之電壓VC。 在例示性實施例中,電壓VD經取樣且提供至一操作放 大^該插作放大驅動偏電流電路中之電晶體的閘極偏 壓以在該偏電流電路中之對應節點處具有大致相同之電壓 VD。該偏電流電路經設計以支援自穩定電流源導出之恆 定偏電流。根據本揭不案’主放大益5 10可措由自偏電流 電路導出的電壓來加偏壓,該電壓又可由來自穩定電流源 之電流設定。 詳言之,在圖5中,將電壓VD提供至操作放大器(op- 141148.doc -13- 201004132 amp)AP之負端子。將AP之正端子輛合至偏電流電路520.2 中之節點F。操作放大器AP放大在正輸入端子與負輸入端 子之間所偵測到的電壓差,並輸出經由電阻器RP2及RP0 而回饋至電晶體MP2r及MP2之閘極之電壓。亦將AP之輸 出電壓提供至偏電流電路520.2中之電晶體MP2B之閘極。 在操作放大器AP之輸出處亦提供一充電電容器CP3。 該偏電流電路5 2 0.2經設計以鏡射由參考電流棋組5 3 0提 供之偏電流I b i a s 1。可由偏電流電路5 2 0.2中之電晶體 MP3B及MP4B鏡射流經電晶體MP3A及MP4A之電流 Ibiasl。一般熟習此項技術者將瞭解,藉由調整電晶體 MP3B及MP4B與MP3A及MP4A之間的大小比,電流源中之 電流Ibiasl可相應地以一固定乘法因子增加。在例示性實 施例中,可使用不同大小比來達成B類操作(低偏電流)與 AB類操作(較高偏電流)之不同電流位準。 在例示性實施例中,電流Ibias 1可導出自帶隙電流源, 該帶隙電流源之輸出電流在溫度、製程及供電電壓變化時 保持穩定。對於一般熟習此項技術者而言,帶隙電流源之 設計為熟知的且將不在本文中進行進一步描述。 在下文中描述圖5中之電路之操作。處於平衡時,主放 大器5 1 0中之節點C處於電壓位準VC 1。出於說明目的,假 設條件(例如,溫度、供電電壓或另一機制)之改變導致節 點C處之電壓下降至小於VC1之位準VC2。假設第一複本 電路520.1中之電晶體MPlr至MP4r與主放大器510中之電晶 體MP1至MP4充分匹配,則複製VC之電壓VD亦將下降。 141148.doc -14- 201004132 由操作放大器AP在其負(-)輸入端子處感測電壓VD之下 降。 回應於在其負輸入端子處之電壓減小,操作放大器AP 藉由(例如)供應暫態電流至電容器CP3而升高其輸出電壓 VE。電壓VE之升高使偏電流電路520.2中之電晶體MP2B 的閘極過驅動降低,此又使節點F或至AP之正(+)輸入端子 處之電壓VF降低。當電壓VF降低至位準VD時,電路再次 處於平衡。 注意,處於平衡時,主放大器510中之電壓VA及VC匹配 偏電流電路520.2中之電壓VE及VF。因為偏電流電路520.2 經設計以支援穩定DC電流Ibias 1或其倍數,所以主放大器 5 1 0亦將鏡射相同DC電流。藉由動態地調整並穩定化主放 大器510之DC偏電流,所描述偏壓電路增強主放大器510 之增益擴大特性的可預測性。 一般熟習此項技術者將瞭解,僅出於說明目的而提供圖 5中所展示之增益擴大放大器例示性實施例之偏壓電路, 且亦可使用替代電路(未圖示)來實施所描述功能性。預期 此等例示性實施例處於本揭示案之範疇内。 圖6描繪用於併有AB類放大器610A及B類放大器610B兩 者之增益擴大放大器600的偏壓方案之例示性實施例。在 圖6中,偏壓穩定化電路620A包括用於AB類放大器610A之 第一複本電路6 2 0.1A及偏電流電路6 2 0 · 2 A,而偏壓穩定化 電路620B包括用於B類放大器610B之第一複本電路620.1B 及偏電流電路620.2B。在圖6中所展示之例示性實施例 141148.doc -15- 201004132
中’偏電流模組630可產生電流Ibias 1,偏電流電路62〇 2A 可以比率5鏡射該電流’且偏電流電路62〇 2]8可以比率〇 1 鏡射該電流。 已在上文中描述了用於設計圖2中之具有可預測増益擴 大特性之增益擴大放大器220的技術。下文中進一步描述 將常見增益壓縮放大器210設計成具有類似可預測增益壓 縮特性以使得串聯組合之放大器220及210可在操作範圍中 一貫地產生所要增益(如先前參看圖2A所描述)的技術。 圖7描繪用於增益壓縮放大器710之偏壓方案之例示性實 施例。在圖7中,假設B類放大器中之電晶體之W/L比大得 足以驅動相對低的負載阻抗Z2,其中該阻抗Z2可低於本文 中先前參看圖3B而描述之阻抗Z1。在例示性實施例中,阻 抗Z2可與晶片外SAW濾波器及/或功率放大器相關聯。因 為其較大電晶體大小,增益壓縮放大器71〇亦具有較大相 關聯之輸入電容,包括閘極至源極電容Cgs及閉極至汲極 電容Cgd。歸因於其較大輸入電容及較低負載阻抗,放大 态710可經歷處於比(例如)增益擴大放大器51〇低得多之輸 入量值位準之增益壓縮。 在例示性實施例中,B類增益壓縮放大器中之主動 NMOS電晶體的w/L比可比本文中先前描述之B類增益擴大 放大器中之主動NMOS電晶體的W/L比大出約四至十倍。 在例不性實施例中,B類增益壓縮放大器中之主動NM〇s 電晶體之W/L比大於五千。 如關於圖5中描繪之例示性實施例所描述,在圖7中,穿 141148.doc • 16 - 201004132 過主放大器710之偏電流係(例如)使用複本電路720.1、偏 電流電路720.2及參考電流模組730經由電晶體MP2而建 立。在例示性實施例中,根據本文中先前參看圖5而描述 之電流偏壓技術,增益壓縮放大器亦可經偏壓以用於AB 類操作。在例示性實施例中,加偏壓於AB類增益壓縮放 大器之電流可為約800 μΑ。 主放大器71 0進一步對於主動電晶體MP3利用獨立偏壓 方案,該主動電晶體MP3的閘極偏電壓經由電阻器RP3耦 合至操作放大器ΑΡ2之輸出。操作放大器ΑΡ2感測第一複 本電路720.1之節點D處的電壓VD,並調整MP3之偏壓以將 節點D處之VD驅動至接近於電壓Vref。在例示性實施例 中,Vref可選擇為供電電壓之一半或VDD/2。因為電壓VC 經設計以複製電壓VD,所以在製程、供電電壓及溫度變 化時,圖7之偏壓方案將主放大器710之輸出電壓有效地設 定為Vref。此使主放大器71 0之增益壓縮特性穩定。 在例示性實施例(未圖示)中,電流Ibias2可在一帶隙(補 償之溫度)電流源與一與絕對溫度成比例(PTAT)之電流源 之間切換。可内建並提供一溫度感測器以自動量測電路之 溫度並基於該所量測溫度在電流源之間切換。在此例示性 實施例中,當所量測之溫度高於室溫時,Ibias2可導出自 PTAT電流源,以在較高溫度下補償降低之MOS轉導(gm)。 當所量測之溫度為室溫或低於室溫時,Ibias2可導出自帶 隙電流源,以減少主放大器7 1 0之增益壓縮上的變化。 圖8描繪根據本揭示案的呈用於傳輸器電路之前置驅動 141148.doc 17 201004132 放大器/驅動放大益之形式的放大器之例示性實施例。在 圖8中,將基頻輸入信號BBj(同相)及bB_q(正交相)提供 至低通滤波器803 · 1及803.2。將該等低通濾波器之輸出信 號提供至混頻器804.1及804.2,混頻器804.1及804.2藉由將 經濾波之基頻信號分別乘以本端振盪器信號L〇 q 而將其調變至較高頻率。混頻器8〇4_ 1及804.2之差動輸出 經組合並提供至增益受動態控制之可變增益放大器 (VGA)804.5。接著將VGA 804 5之差動輸出耦合至平衡-不 平衡轉換器801之平衡_不平衡轉換器主元件8〇11。平衡_ 不平衡轉換器801亦包括一電磁耦合至平衡—不平衡轉換器 主元件801.1之平衡_不平衡轉換器次元件8〇12。平衡-不 平衡轉換器8〇1用以將跨越平衡_不平衡轉換器主元件8〇ΐ ι 之差動信號轉換成在平衡_不平衡轉換器次元件8 〇丨· 2之節 點8〇1.2a處的單端型信號’其中平衡_不平衡轉換器次元件 801.2之另-節點8Gl.2b_合至接地電壓。在圖8中,平衡_ 不平衡轉換器主元件及次元件展示為互耗合之電感器,但 本揭示案並不限於作為互耗合之電感器的平衡_不平衡轉 換态之實施例。在圖8中’平衡-不平衡轉換器主電感咖1 經分接至DC供電雷懕vrm , η + τ 、 且在平衡-不平衡轉換器主電 感謝·1之任-節點處之AC信號通常可超過侧。 在圖中平衡-不平衡轉換器次元件8〇上.2之節點咖h 柄:至前置驅動放大器(pDA)8〇2,後續接著耦合至驅動故 λ 〇在例不性實施例中可使用μ⑽之輸出 來驅動功率放大器fpA、 )及/或另一晶片外電路。在替代例示 141148.doc -18- 201004132 性實施例(未圊示)中,;DA 803之輸出可在無額外放大級之 情況下直接驅動晶片外天線以用於進行無線信號傳輸。根 據本揭示案,PDA 802可為增益擴大放大器,且DA 8〇3可 為常見增益擴大放大器。在例示性實施例中,可使用上文 中所描述之穩定化技術來加偏壓於pDA 8〇2及DA 8〇3。
圖9描繪根據本揭示案之方法之例示性實施例。在步驟 900中,將一放大器輸入信號提供至具有如先前在上文中 描述之特性之一增益擴大放大器。在步驟91〇處,將增益 擴大放大器輸出耦合至增益壓縮放大器輸入。在步驟92〇 處,將增益壓縮放大器輸出耦合至放大器輸出信號。 注意,僅出於說明目的而展示圖8中所描繪之傳輸器架 構。-般熟習此項技術者將意識到,替代傳輸器架構可省 略所展示之元件中的一些或併有未展示之其他元件。預期 本揭不案之技術適用於此等替代傳輸器架構。 熟習此項技術者應理解,可使用各種不同技藝及技術中 之任一者來表示資訊及信號。舉例而言,可藉由電壓、電 流、電磁波、磁場或磁粒子、光場或光粒子,或其任何組 合來表示在以上描述中始終參考之資料、指令、命令、資 訊、信號、位元、符號及碼片。 y噃解,結合本文所揭 熟習此項技術者將 • 〜,'1 Ί口"|、〜員娜 例所描述之各種說明性邏輯區塊、模組、電路及演算法步 驟可實施為電子硬體、電腦軟體或兩者之組合。為了清^ 地說明硬體與軟體之此可互換性,各種說明性紅件:區 塊、模組、電路及步驟已在上文大體按其功能性加以描 141148.doc 19 201004132 述。將此功能性實施為硬體還是軟體視特定應用及外加於 整個系統之設計約束而定。熟習此項技術者可以變化的方 式針對每一特定應用實施所描述之功能性,但此等實施決 策不應解釋為會導致脫離本發明之例示性實施例之範疇。 可使用以下各者來實施或執行結合本文中所揭示之實施 例而描述的各種說明性邏輯區塊、模組及電路:通用處理 器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、 場可程式化閘陣列(FPGA)或經設計以執行本文中所描述之 功能的其他可程式化邏輯器件、離散閘或電晶體邏輯、離 散硬體組件,或其任何組合。通用處理器可為微處理器, 但在替代例中,處理器可為任何習知處理器、控制器、微 控制器或狀態機。亦可將處理器實施為計算器件之組合, 例如,DSP與微處理器之組合、複數個微處理器、結合一 DSP核心之一或多個微處理器,或任何其他此組態。 結合本文中所揭示之實施例而描述之方法或演算法的步 驟可直接以硬體、以由處理器執行之軟體模組或以兩者之 組合來體現。軟體模組可駐留於隨機存取記憶體(RAM)、 快閃記憶體、唯讀記憶體(ROM)、電可程式化ROM (EPROM)、電可抹除可程式化ROM(EEPROM)、暫存器、 硬碟、可移除式碟片、CD-ROM或此項技術中已知之任何 其他形式的儲存媒體中。將一例示性儲存媒體耦合至處理 器,使得該處理器可自該儲存媒體讀取資訊及將資訊寫入 至該儲存媒體。在替代例中,儲存媒體可整合至處理器。 處理器及儲存媒體可駐留於ASIC中。ASIC可駐留於使用 141148.doc -20- 201004132 者終端機中。在替代例中,處理器及儲 組件而駐留於使用者終端機令。 、且了作為離政 在一或多個例示性實施 軟體、勒體或其任何組合來^所W之功能可以硬體、 功能作為一或夕彻北 來只轭。右以軟體實施,則可將 電腦可讀媒二媒體上或㈣ 通信媒體(包括促進將電*程式ν-υ:存Γ及 何媒體)兩者。錯存媒體可_ 2至另-處之任 —_、二::::=可包含⑽、 哭—4具他先碟儲存器、磁碟儲在 二、他磁性錯存器件,或可用於以 構 Π或儲存所要程式碼且可由電腦存取的:二 使Γ當地將任何連接稱為電腦可讀媒體。舉例 崎ΓΛΓ轴電境、光纖㈣、雙絞線、數位用戶= 服器或:他°广無線電及微波之無線技術自網站、飼 絞線:…端源傳輪軟體’則同轴電規、光_、雙 ’ dsl或諸如紅外、無線電及微波之&線技衔勺括 媒體之定義中。於本文中使用時,磁碟及:=:於 碟(⑶)、雷射㈣1 果及先碟包括緊密光 磁碟及藍光光碟二==:用光碟(DVD)、軟性 ϋ μ & 上谷物之組合亦庫白 括於電腦可讀媒體之範疇内。 心 ==書=專利應理解,當一元件被稱 連接至」或_合至」另一元件時,其可直接連接至 14I148.doc •21 · 201004132 或耦合至該另一元件或可存在介入元件。相比之下,當一 元件被稱作「直接連接至」或「直接耦合至」另件 時,不存在介入元件。 提供所揭示例示性實施例之先前描述以使熟習此項技術 者能夠製造或使用本發明。對此等例示性實施例之各種修 改對於熟習此項技術者而言將易為顯而易見的,且可在= 脫離本發明之精神或範疇的情況下將本文中所界定之—般 原理應用於其他實施例。因&,本發明不意欲限於本文所 展示之實施例,而應符合與本文所揭示之原理及新穎特徵 一致的最廣範®壽。 【圖式簡單說明】 圖1描繪使用數位反相器或「推挽式」架構之先前技術 放大器之實施例; 圖1A描述作為放大器輸入功率(pin)之函數之典型放大 器增益的特徵; 圖2及圖2 A 5兒明本揭示案之例示性實施例; 圖3 A描繪根據本揭示案之增益擴大放大器22〇之例示性 實施例; 圖3B說明所描繪的B類放大器之增益與放大器輸入電壓 IN之量值; 圖3C說明由B類放大器放大以產生輸出信號3〇〇 ib之輸 入信號3 0 0 · 1A的實例; 圖3 D及圖3 E分別說明a b類放大器之增益特性及輸入輸 出信號實例; 141148.doc -22· 201004132 圖4描繪併有並聯耦合之B類放大器400及AB類放大器 41 0兩者之增益擴大放大器3 2 0的例示性實施例; 圖5描繪用於圖3 A中所展示之放大器拓撲之放大器設計 及電流偏壓方案的例示性實施例; 圖6描螬用於併有AB類放大器610A及B類放大器610B兩 者之增益擴大放大器600的偏壓方案之例示性實施例; 圖7描繪用於增益壓縮放大器7 10之偏壓方案之例示性實 施例; 圖8描繪根據本揭示案的呈用於傳輸器電路之前置,驅動 放大器/驅動放大器之形式的放大器之例示性實施例;及 圖9描鳍·根據本揭示案之方法之例示性實施例。 【主要元件符號說明】 100 200 200a 210 210a 220 220a 300 300.ΙΑ 300.IB 320 320.ΙΑ 放大器 總體放大器 總體增益特性 增益壓縮放大器 增益特性 增益擴大放大器 增益特性 放大器 輸入信號 輸出信號 增益擴大放大器 輸入信號 141148.doc -23- 201004132 3 20. IB 輸出信號 400 B類放大器 410 AB類放大器 510 主放大!§' 520 偏電流穩定化電路 520.1 複本偏壓電路/第一複本電路 520.2 偏電流電路 530 參考電流模組 600 增益擴大放大器 610A AB類放大器 610B B類放大器 620A 偏壓穩定化電路 620B 偏壓穩定化電路 620.ΙΑ 第一複本電路 620.IB 第一複本電路 620.2A 偏電流電路 620.2B 偏電流電路 ^ 630 偏電流核組 710 增益壓縮放大器 720.1 複本電路 720.2 偏電流電路 730 參考電流模組 801 平衡-不平衡轉換器 801.1 平衡-不平衡轉換器主元件 141148.doc • 24· 201004132 801.2 平衡-不平衡轉換器次元件 801.2a 節點 801.2b 節點 802 前置驅動放大器 803 驅動放大器 803.1 低通;慮波器 803.2 低通濾波器 804.1 混頻 804.2 混頻器 804.5 可變增益放大器 A 節點 AP 操作放大器 AP2 操作放大器 B 節點 BB_I 基頻輸入信號 BB—Q 基頻輸入信號 C 節點 CPI 電容器 CP2 電容器 CP3 充電電容器 CP4 電容器 D 節點 EN 控制信號 EN' 互補控制信號 141148.doc -25- 201004132 F ΛΛ- 即 點 Ibias1 偏 電 流 Ibias2 偏 電 流 IN 輸 入 信 號 LO_I 本端振 蘯 器 信 號 LO_Q 本端振 盪 器 信 號 MN NMOS 電 晶 體 MN1 電 晶 體 MNE 電 曰 a曰 體 MP PMOS 電 a 體 MP1 電 晶 體 MPlr 電 晶 體 MP2r 電 晶 體 MP2 主 動 電 晶 體 MP2B 電 晶 體 MP3 主 動 電 晶 體 MP3r 電 晶 體 MP3A 電 曰 曰曰 體 MP3B 電 晶 體 MP4 電 晶 體 MP4r 電 晶 體 MP4A 電 晶 體 MP4B 電 晶 體 MPE 電 晶 體 141148.doc -26- 201004132
C OUT 輸出信號 PI 位準 P2 位準 P3 位準 Pin 放大器輸入功率 RFB 電阻器 RPO 電阻器 RP1 電阻器 RP2 電阻器 RP3 電阻器 PA 功率放大器 VO 臨限值 VI 位準 V2 位準 V3 位準 V4 電壓位準 Vbias 電壓源 VA 偏電壓 VB 偏電壓 VDD 供電電壓 141148.doc -27-

Claims (1)

  1. 201004132 七、申請專利範圍: 1. 一種裝置,其包含: 一第一放大器級,其具有一輸入信號及一輸出信 號;及 一增益擴大放大器級,其具有一輸入信號及一輸出信 號,該增益擴大放大器級之該輸出信號耦合至該第一放 '大器級之該輸入,該增益擴大放大器級提供一第一增益 給一第一輸入信號量值且提供一第二增益給一第二輸入 € 信號量值,該第二輸入信號量值大於該第一輸入信號量 值,該第二增益大於該第一增益;且 該增益擴大放大器級包含一 B類放大器或一 AB類放大 器。 2. 如請求項1之裝置,該第一放大器級包含反相器耦合之 電晶體。 3. 如請求項2之裝置,該第一放大器級進一步包含與該等 反相器耦合之電晶體串聯耦合以選擇性地啟用或停用該 U 弟一放大器級之電晶體。 4. 如請求項1之裝置,該增益擴大放大器級包含並聯耦合 ' 至一 AB類放大器之一B類放大器。 5. 如請求項4之裝置,該增益擴大放大器級進一步包含一 偏電流穩定化電路,該偏電流穩定化電路包含: 一偏電流電路,其複製該增益擴大電路中之一 B類或 AB類主放大器,該偏電流電路支援一偏電流Ibias 1,該 偏電流電路中之一第一偏壓電晶體的偏電壓耦合至該主 141148.doc 201004132 放大器中之一對應電晶體之閘極偏壓。 6. 如請求項5之裝置,該偏電流Ibiasl係導出自一帶隙參考 電壓。 7. 如請求項5之裝置,該偏電流穩定化電路進一步包含: 一第一複本電路,其複製該增益擴大電路中之該主放 大器,該第一複本電路包含具有耦合至該主放大器中的 對應電晶體之該等偏電壓之偏電壓的電晶體;及 一差異放大器,其放大第一輸入端子電壓與第二輸入 端子電壓之間的一差異,該第一輸入端子耦合至該偏電 流電路之一輸出電壓,該第二輸入端子耦合至該第一複 本電路之一輸出電壓,該差異放大器產生耦合至該第一 偏壓電晶體之一輸出電壓。 8. 如請求項7之裝置,該主放大器進一步包含一第二主動 電晶體,該第二主動電晶體之汲極耦合至該第二主動電 晶體之閘極。 9. 如請求項7之裝置,該增益擴大放大器級包含並聯耦合 至一 AB類放大器之一 B類放大器,該增益擴大放大器級 中之每一放大器包含一偏電流穩定化電路。 10. 如請求項2之裝置,該第一放大器級進一步包含一偏電 流穩定化電路,該偏電流穩定化電路包含: 一偏電流電路,其複製該第一放大器級中之一主放大 器,該偏電流電路支援一偏電流Ibias2,該偏電流電路 中之一第一偏壓電晶體的該偏電壓耦合至該主放大器中 之一對應電晶體之該閘極偏壓; 141148.doc 201004132 一第一複本電路,其複製該第一放大器級中之該主放 大器,該第一複本電路包含具有耦合至該主放大器中的 對應電晶體之該等偏電壓之偏電壓的電晶體;及 一第一差異放大器,其放大第一輸入端子電壓與第二 輸入端子電壓之間的一差異,該第一輸入端子耦合至該 偏電流電路之一輸出電壓,該第二輸入端子耦合至該第 一複本電路之一輸出電壓,該第一差異放大器產生耦合 至該第一偏壓電晶體之一輸出電壓。 11. 如請求項2之裝置,當該裝置之一溫度小於一參考溫度 時,該偏電流Ibias2係導出自一帶隙參考電壓。 12. 如請求項7之裝置,當該裝置之一溫度大於一參考溫度 時,該偏電流Ibias2與絕對溫度成比例。 13. 如請求項12之裝置,該第一放大器級進一步包含一輸出 電壓穩定化電路,該輸出電壓穩定化電路包含一第二差 異放大器,該第二差異放大器放大第一輸入端子電壓與 第二輸入端子電壓之間的一差異,該第一端子耦合至該 第一複本電路之一輸出電壓,該第二輸入端子耦合至一 參考電壓,該第二差異放大器產生經耦合以加偏壓於該 第一放大器級之該主放大器中之一第二主動電晶體的一 輸出電壓。 14. 如請求項13之裝置,該參考電壓為供電電壓之一半。 1 5.如請求項1之裝置,該增益擴大放大器級為一傳輸器裝 置中之一前置驅動放大器級,該第一放大器級為一傳輸 器裝置中之一驅動放大器級。 141148.doc 201004132 i 6. —種用於放大一放大器輸入信號以產生一放大器輸出信 號之方法,該方法包含: 使用具有一輸入信號及一輸出信號之一增益擴大放大 器級來放大該放大器輸入信號,該增益擴大放大器級提 供一第一增益給一第一增益擴大輸入信號量值且提供一 第二增益給一第二增益擴大輸入信號量值,該第二增益 擴大輸入信號量值大於該第一增益擴大輸入信號量值, 該第二增益大於該第一增益; 將該增益擴大放大器級之該輸出信號耦合至一第一放 大器級,該第一放大器級之輸出信號耦合至該放大器輸 出信號;且 該增益擴大放大器包含一 B類放大器或一 AB類放大 器。 1 7.如請求項16之方法,該第一放大器級包含反相器搞合之 電晶體。 18. 如請求項17之方法,該第一放大器級進一步包含與該等 反相器耦合之電晶體串聯耦合以選擇性地啟用或停用該 第一放大器級之電晶體。 19. 如請求項16之方法,該增益擴大放大器級包含並聯耦合 至一 AB類放大器之一 B類放大器。 20. 如請求項17之方法,該增益擴大放大器級進一步包含一 偏電流穩定化電路,該偏電流穩定化電路包含: 一偏電流電路,其複製該增益擴大電路中之一 B類或 AB類主放大器,該偏電流電路支援一偏電流Ibias 1,該 141148.doc 201004132 偏電流電路中之一第一偏壓電晶體的偏電壓耦合至該主 放大器中之一對應電晶體之閘極偏壓。 21. 如請求項2〇之方法,該偏電流Ibiasl係導出自一帶隙參 考電壓。 22. 如請求項20之方法,該偏電流穩定化電路進一步包含: 一第一複本電路,其複製該增益擴大電路中之該主放 大器,該第一複本電路包含具有耦合至該主放大器中的 對應電晶體之該等偏電壓之偏電壓的電晶體;及 一差異放大器,其放大第一輸入端子電壓與第二輸入 端子電壓之間的一差異,該第一輸入端子耦合至該偏電 流電路之一輸出電壓,該第二輸入端子耦合至該第一複 本電路之一輸出電壓,該差異放大器產生耦合至該第一 偏壓電晶體之一輸出電壓。 23. 如請求項22之方法,該主放大器進一步包含一第二主動 電晶體,該第二主動電晶體之汲極耦合至該第二主動電 晶體之閘極。 24. 如請求項22之方法,該增益擴大放大器級包含並聯耦合 至一 AB類放大器之一 B類放大器,該增益擴大放大器級 中之每一放大器包含一偏電流穩定化電路。 25. 如請求項17之方法,該第一放大器級進一步包含一偏電 流穩定化電路,該偏電流穩定化放大器包含: 一偏電流電路,其複製該第一放大器級中之一主放大 器,該偏電流電路支援一偏電流Ibias2,該偏電流電路 中之一第一偏壓電晶體的該偏電壓耦合至該主放大器中 141148.doc 201004132 之一對應電晶體之該閘極偏壓; 一第一複本電路,其複製該第一放大器級中之該主放 大器,該第一複本電路包含具有耦合至該主放大器中的 對應電晶體之該等偏電壓之偏電壓的電晶體;及 一第一差異放大器,其放大第一輸入端子電壓與第二 輸入端子電壓之間的一差異,該第一輸入端子耦合至該 偏電流電路之一輸出電壓,該第二輸入端子耦合至該第 一複本電路之一輸出電壓,該第一差異放大器產生耦合 至該第一偏壓電晶體之一輸出電壓。 26. 如請求項25之方法,當一量測之溫度小於一參考溫度 時,該偏電流Ibias2係導出自一帶隙參考電壓。 27. 如請求項26之方法,當該量測之溫度大於一參考溫度 時,該偏電流Ibias2與絕對溫度成比例。 28. 如請求項27之方法,該第一放大器級進一步包含一輸出 電壓穩定化電路,該輸出電壓穩定化電路包含一第二差 異放大器,該第二差異放大器放大第一輸入端子電壓與 第二輸入端子電壓之間的一差異,該第一端子耦合至該 第一複本電路之一輸出電壓,該第二輸入端子耦合至一 參考電壓,該第二差異放大器產生經耦合以加偏壓於該 第一放大器級之該主放大器中之一第二主動電晶體的一 輸出電壓。 29. 如請求項28之方法,該參考電壓為供電電壓之一半。 30. 如請求項16之方法,該增益擴大放大器級為一傳輸器裝 置中之一前置驅動放大器級,該第一放大器級為一傳輸 141148.doc 201004132 器裝置中之一驅動放大器級。 31. —種用於放大一放大器輸入信號以產生一放大器輪出产 號之裝置,該裝置包含: 一第一放大器級’其具有一輪入信號及一輪出信 號;及 用於根據輸入信號量值擴大應用至一輸入信號之增益 的增益擴大構件,該增益擴大構件之輸出信號耦合至該 弟一放大益級之該輸入信號。 3 2.如睛求項3 1之裝置,其進一步包含用於在該增益擴大構 件中設定一恆定偏電流之構件。 33. 如叫求項32之裝置,其進—步包含用於在該第一放大器 級中設定一溫度相依性偏電流的構件。 34. :請求項33之裝置,其進—步包含用於設定該第一放大 器級之一恆定輸出電壓之構件。 141148.doc
TW098120696A 2008-06-20 2009-06-19 Amplifier with gain expansion stage TW201004132A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/143,669 US8035443B2 (en) 2008-06-20 2008-06-20 Amplifier with gain expansion stage

Publications (1)

Publication Number Publication Date
TW201004132A true TW201004132A (en) 2010-01-16

Family

ID=41057608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098120696A TW201004132A (en) 2008-06-20 2009-06-19 Amplifier with gain expansion stage

Country Status (7)

Country Link
US (1) US8035443B2 (zh)
EP (1) EP2340612A1 (zh)
JP (1) JP5479464B2 (zh)
KR (1) KR101232407B1 (zh)
CN (1) CN102067443B (zh)
TW (1) TW201004132A (zh)
WO (1) WO2009155566A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI474614B (zh) 2010-07-06 2015-02-21 Realtek Semiconductor Corp 功率放大器
US8665005B2 (en) * 2010-12-03 2014-03-04 Marvell World Trade Ltd. Process and temperature insensitive inverter
CN103270465B (zh) * 2010-12-23 2016-07-20 马维尔国际贸易有限公司 用于过程变化和电源调制的准确偏置跟踪
US9154079B2 (en) * 2012-10-24 2015-10-06 Qualcomm Incorporated Threshold tracking bias voltage for mixers
US9184707B2 (en) * 2013-01-17 2015-11-10 Qualcomm Incorporated Amplifier with switchable common gate gain buffer
EP2779456B1 (en) * 2013-03-15 2018-08-29 Dialog Semiconductor B.V. Method for reducing overdrive need in mos switching and logic circuit
CN103248326B (zh) * 2013-04-19 2016-11-02 广州市迪士普音响科技有限公司 一种功率放大器的输出级电路
WO2015066704A1 (en) * 2013-11-04 2015-05-07 Marvell World Trade, Ltd. Memory effect reduction using low impedance biasing
US9705463B2 (en) * 2013-11-26 2017-07-11 Qorvo Us, Inc. High efficiency radio frequency power amplifier circuitry with reduced distortion
CN106330111A (zh) * 2015-07-10 2017-01-11 福州瑞芯微电子股份有限公司 音频设备驱动放大器
US9843292B2 (en) * 2015-10-14 2017-12-12 Knowles Electronics, Llc Method and apparatus for maintaining DC bias
US10333394B2 (en) * 2016-05-13 2019-06-25 Mediatek Inc. Switched-capacitor buffer and related methods
CN108809259B (zh) * 2017-05-05 2022-03-11 中芯国际集成电路制造(上海)有限公司 功率放大器电路及其形成方法
CN112564637B (zh) * 2019-09-26 2023-08-25 瑞昱半导体股份有限公司 放大器装置
US11888454B2 (en) * 2021-07-20 2024-01-30 The Chinese University Of Hong Kong, Shenzhen Blocking signal cancellation low noise amplifier system

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55128910A (en) * 1979-03-28 1980-10-06 Hitachi Ltd Complementary mis amplifying circuit
US5162753A (en) * 1991-11-27 1992-11-10 At&T Bell Laboratories Amplifier arrangement for use as a line driver
JP3458595B2 (ja) * 1996-05-15 2003-10-20 セイコーエプソン株式会社 半導体装置及び電子機器
JPH10135750A (ja) * 1996-11-01 1998-05-22 Mitsubishi Electric Corp マイクロ波帯アンプ
US6522197B2 (en) * 2000-04-21 2003-02-18 Paradigm Wireless Systems, Inc. Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices
JP2002111400A (ja) * 2000-10-03 2002-04-12 Nec Corp 電力増幅器
US6864742B2 (en) * 2001-06-08 2005-03-08 Northrop Grumman Corporation Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
US6525569B1 (en) * 2001-09-21 2003-02-25 International Business Machines Corporation Driver circuit having shapable transition waveforms
JP3613232B2 (ja) * 2001-11-26 2005-01-26 ソニー株式会社 増幅回路
JP4130317B2 (ja) * 2002-01-31 2008-08-06 三菱電機株式会社 高周波増幅器
US7444124B1 (en) * 2003-05-14 2008-10-28 Marvell International Ltd. Adjustable segmented power amplifier
US7250815B2 (en) * 2004-02-25 2007-07-31 Intel Corporation Amplifier distortion management apparatus, systems, and methods
US7199657B2 (en) * 2004-09-30 2007-04-03 Intel Corporation Amplification gain stages having replica stages for DC bias control
US7573329B2 (en) * 2006-02-09 2009-08-11 Vt Silicon, Inc. System and method for IM3 reduction and cancellation in amplifiers
US7477102B1 (en) * 2006-03-17 2009-01-13 Hrl Laboratories, Llc High efficiency linear microwave power amplifier
JP4866158B2 (ja) * 2006-06-20 2012-02-01 富士通セミコンダクター株式会社 レギュレータ回路
US7920027B2 (en) * 2008-04-07 2011-04-05 Qualcomm Incorporated Amplifier design with biasing and power control aspects

Also Published As

Publication number Publication date
US20090315621A1 (en) 2009-12-24
US8035443B2 (en) 2011-10-11
KR20110022066A (ko) 2011-03-04
JP5479464B2 (ja) 2014-04-23
CN102067443A (zh) 2011-05-18
KR101232407B1 (ko) 2013-02-12
WO2009155566A1 (en) 2009-12-23
JP2011525338A (ja) 2011-09-15
CN102067443B (zh) 2014-07-23
EP2340612A1 (en) 2011-07-06

Similar Documents

Publication Publication Date Title
TW201004132A (en) Amplifier with gain expansion stage
TWI325223B (en) Amplifier with common-mode feedback circuit
JP4738090B2 (ja) Btl方式の増幅回路
JP5268574B2 (ja) 半導体集積回路装置
US9685914B2 (en) Amplifier circuit
TW200908543A (en) Output circuits with class D amplifier
TWI521323B (zh) Voltage regulator
TWI358196B (en) High speed differential to single ended converting
JP2010239481A (ja) 半導体集積回路装置
US8841970B2 (en) Low GM transconductor
US20050151588A1 (en) Rejection circuitry for variable-gain amplifiers and continuous-time filters
JP5415623B2 (ja) 増幅器バイアス技術
JP2006314059A (ja) 半導体装置
Verma et al. Design of two-stage CMOS operational amplifier
TWI661670B (zh) 線性放大器
JP2007295566A (ja) 演算増幅器
JP2007116569A (ja) オペアンプの開放利得調整回路
JP2007060069A (ja) 差動出力回路
JP4867066B2 (ja) 増幅回路
US7518447B1 (en) Transimpedance amplifier
JP2006295551A (ja) 高出力増幅器および多段高出力増幅器
JPWO2003028210A1 (ja) 低消費電力の可変利得増幅器
JP4961163B2 (ja) 直流結合増幅回路
JP2010273284A (ja) 高周波増幅器
US20150171808A1 (en) Small signal amplifier circuit