TW201003090A - Sensor substrate and inspection apparatus - Google Patents

Description

,201003090 六、發明說明 【發明所屬之技術領域】 本發明是有關感測器基板及檢查裝置，例如使用於液 晶顯示面板的玻璃基板之類的顯示用基板的檢查之感測器 基板、和適用於以該感測器基板作爲構成要素的檢查裝 置。 【先前技術】 顯示用基板是例如分別被分割成液晶顯示面板之一方 的面具備複數的顯示用基板區域之取複數個的玻璃基板。 如圖39所示，各顯示用基板區域1是矩陣狀地具有多數 的畫素區域（亦即元件區域），其係具備：分別成矩形的畫 素電極2、及被連接至該畫素電極2的開關元件3。 各畫素電極2是形成與顯示用基板1平行的薄膜狀之 電極，例如具有與所對應的畫素區域大致同大小的矩形平 面形狀。各開關元件3是例如具有源極、汲極及閘極的場 效型薄膜電晶體（TFT)，汲極（或源極）是被連接至所對應 的畫素電極2。整列於X方向的開關元件3的閘極是被連 接至共通的閘極配線4，整列於Y方向的開關元件3的源 極（或汲極）是被連接至共通的配線5。 藉由閘極配線4的電壓控制’來使該列的開關元件3 形成開啓狀態’且藉由往配線5施加試驗用的高頻信號’ 來使該列的畫素電極2充放電等，可檢測出開關元件3、 閘極配線4、配線5的斷線等。畫素電極2是例如在X方 -5- 201003090 向（的一列）並設7 1 6 8個，對每一列實行斷線等的檢查。X 方向的一列是例如具有2 5 cm強的長度。 在專利文獻1中揭示有非接觸地使感測器基板對向於 檢查對象的畫素電極2的列來進行檢查的檢查裝置。 圖40是表示如此的檢查裝置的槪要構成，圖41是表 示感測器基板的槪略平面。 在感測器基板6是以和畫素電極2的X方向的配列 同樣的間距，整列有以1對1來使對向於畫素電極2的感 測器電極7。在畫素電極2與所對應的感測器電極7電磁 結合程度的非接觸的距離，使感測器基板6接近檢查對象 的畫素電極2的列’感測器電極7會拾取從畫素電極2放 射的信號（上述試驗用的高頻信號等），經由所對應的感測 器電路8 (參照專利文獻1的圖8 )來進行放大或整流等之 後，以能夠經由扁型配線（fl at c ab 1 e) 1 0在檢測器部1 1確 認信號的存在等之方式進行檢查。感測器電路8是含放大 電路，更亦可附加整流電路等。 檢查裝置12是具備一邊非接觸地保持顯示用基板1 及感測器基板6，一邊相對地搬送之檢查列可變機構1 3， 在控制部14的控制下’按照畫素電極2的γ方向的間 距，一邊使顯示用基板1及感測器基板6間歇性地相對移 動，一邊依序檢查畫素電極2的各列。 例如上述般’畫素電極2是在25cm強的長度並設 7 1 6 8個，所以形成於感測器基板6上的感測器電路8亦 必須在例如少許2 5 c m強的長度並設7 1 6 8個。因此，感 -6 - 201003090 測器電路8內的放大電路實用上是以s O G (多晶矽）所構 成，該放大電路爲了微小電容耦I合輸入，而被要求高輸入 阻抗，爲了可多數並列配置，而被要求即使元件的特性偏 差或25cm強長的電源線電阻所造成的電源電壓降下也不 會有放大器特性（增益、輸出偏壓等）偏差的情形，及1C 化時的實電路面積爲小面積，例如在各放大電路檢討利用 圖42所示那樣的源極接地放大電路。 在圖4 2中，源極接地放大電路2 0是在對該源極接地 放大電路2 0的輸入端子V i連接閘極的放大Μ Ο S電晶體 Ml的源極與負電源Vee之間連接負反饋用源極電阻RS， 在MOS電晶體Ml的汲極與正電源Vdd之間連接負荷電 阻RL，將負荷電阻RL的放大MOS電晶體Ml的汲極連 接端設爲該源極接地放大電路20的輸出端子Vo。源極接 地放大電路20的輸入端子Vi是被連接至信號源22的輸 出Vso。圖42是將上述感測器電極7所拾取的信號視爲 來自信號源22的信號，將信號源22以等效電路來表示 者。信號源22是直列連接輸入直流偏壓電源Vide及輸入 交流信號源Vs，將此直列電路的一端連接至接地，將另 一端設爲信號源輸出Vso。另外，正電源 Vdd、負電源 Vee、信號源22的輸入直流偏壓電源Vide的任一個可被 連接至0V(亦即接地）。 由於源極接地放大電路20是MOS電晶體Ml的閘極 爲形成源極接地放大電路2 0的輸入端子V i，所以在此輸 入端子V i不會有電流流動。 201003090 另一方面，以MOS電晶體Ml的直流源極電阻與負 反饋用源極電阻Rs的和來除輸入端子Vi與負電源Vee之 間的直流電位差之値的直流電流會流至：MOS電晶體Ml 的源極及汲極，且以MO S電晶體Μ1的交流源極阻抗與 負反饋用源極電阻Rs的和來除輸入交流信號源Vs的電壓 之値的交流電流（信號電流）會流至MOS電晶體Μ 1的該源 極及汲極。 然後，此汲極交流電流（輸出信號電流）與負荷電阻 RL的積會成爲輸出電壓。 以上，被連接至源極接地放大電路20的輸出Vo的 後段電路的輸入阻抗爲無限大時的電壓增益A是若將 MOS電晶體Ml的交流源極阻抗設爲RMls，則以式（1)來 表示。 A = RL/(RM1 s + Rs) ... ( 1 ) RMls与Rs時，放大MOS電晶體Ml的源極阻抗 RM 1 s的偏差會與增益的偏差直接關係。 在此，若R Μ 1 s比R s還要充分地小，則式（2)式會成 立’但一般是RM 1 s不能無視，以式（1 )來處理。 A = RL/Rs ...(2) [專利文獻1]特開2007-248202號公報 【發明內容】 -8 - 201003090 (發明所欲解決的課題） 然而，以往的源極接地放大電路20的式（1)所示的電 壓增益，是即使適用I C化技術等來作成感測器基板1 6而 使電路內的電阻比一致，還是會因爲放大MOS電晶體M1 的源極阻抗R Μ 1 s與電阻R s、R L是互相獨立變化，所以 形成偏差。 並且’將動作電流設爲I時，放大Μ Ο S電晶體Μ 1的 源極阻抗RM 1 s是以1 /VI來變化，負荷電阻RL及負反饋 用源極電阻Rs是以1 /1來變化。因此，爲了能夠無視源 極阻抗RMls，以負荷電阻RL與負反饋用源極電阻rs的 比來決定電壓增益，必須縮小動作電流I。 一旦縮小動作電流I，擴大負荷電阻RL及負反饋用 源極電阻Rs ’則該等電阻Rs、RL與放大MOS電晶體Ml 的汲極和閘極間電容等的時定數會變大，作爲放大電路的 高頻特性會劣化，且大的電阻在IC化時會使晶片面積増 大。 因此’被載置於感測器基板6的放大電路，被要求實 現以能夠確保放大電路的高頻特性的動作電流來動作，放 大用電晶體的源極阻抗的偏差（放大用電晶體的臨界値電 壓的偏差）不會影響電壓增益的偏差，且線形性良好的放 大電路。 在感測器基板6是需要將以往的源極接地放大電路 2 0多數並列連接於同一電源線間。如此的情形，因電源 線的電流及該電源線的電阻而位於遠離電源電極的位置的 -9- 201003090 源極接地放大電路20的電源電壓會降低，位於該位置的 源極接地放大電路20的電壓增益會變動。亦即’依設於 感測器基板6上的位置，即使是意圖同一構成的源極接地 放大電路20，電壓增益也會有所不同。 因此，搭載於感測器基板6的放大電路，會被要求實 現即使是發生如此的電源電壓的降低，照樣電壓增益不會 變化，且線形性良好的放大電路。 若使適用既存的SOG製程中沒有電阻生成工程，在 感測器電路內的放大電路含電阻元件的源極接地放大電路 2 0，則必須附加電阻生成工程，導致遮罩、工程增加，結 果，感測器基板的成本增加。 因此，搭載於感測器基板6的放大電路，會被要求實 現可不使用電阻元件來構成，且線形性良好的放大電路。 亦即，搭載特性等比以往的放大電路更加良好的放大 電路，其結果，可實現一種能夠實行比以往更高精度的檢 查之感測器基板或檢查裝置。 (用以解決課題的手段） 第1之本發明的感測器基板，係可非接觸、且電磁結 合地對向於檢查對象電極爲矩陣狀配列而可每一列驅動的 檢查對象基板之感測器基板，具有被整列的感測器電極、 及至少放大各感測器電極的捕捉信號之對應於各感測器電 極的感測器電路之感測器基板，其特徵爲： 設於上述各感測器電路內的放大電路分別具備： -10 - .201003090 (1 )放大單極電晶體，其係將閘極設爲該放大電路的 輸入端子； (2)負反饋源極阻抗用二極體化電晶體區塊，其係僅 有限個（含0個）直並列連接二極體化單極電晶體來構成 者，連接至上述放大單極電晶體的源極側，該二極體化單 極電晶體係連接閘極與汲極而將汲極與源極間設爲二極體 者； (3 )負荷用二極體化電晶體區塊，其係僅有限個直並 列連接二極體化單極電晶體來構成者，連接至述放大單極 電晶體的汲極側，該二極體化單極電晶體係連接閘極與汲 極而將汲極與源極間設爲二極體者；及 (4)電壓輸出端子，其係上述負荷用二極體化電晶體 區塊之連接至上述放大單極電晶體的汲極側端， (5 )並且，依據上述放大單極電晶體的源極阻抗與上 述負反饋源極阻抗用二極體化電晶體區塊的阻抗的和的阻 抗、與上述負荷用二極體化電晶體區塊的阻抗的比來決定 電壓增益。 第2之本發明的感測器基板，係可非接觸、且電磁結 合地對向於檢查對象電極爲矩陣狀配列而可每一列驅動的 檢查對象基板之感測器基板，具有被整列的感測器電極、 及至少放大各感測器電極的捕捉信號之對應於各感測器電 極的感測器電路之感測器基板，其特徵爲： 設於上述各感測器電路內的放大電路分別具備： (1)第1及第2差動放大單極電晶體，其係將一方的 201003090 閘極設爲該放大電路的正相輸入端子，且將另一方的閘極 設爲該放大電路的負相輸入端子； (2) 吸入定電流源，其係使上述第1及第2差動放大 單極電晶體的源極電流和成爲定電流； (3) 第1及第2負反饋源極阻抗用二極體化電晶體區 塊，其係僅有限個（含〇個）直並列連接二極體化單極電晶 體來構成者，連接至上述第1及第2差動放大單極電晶體 的源極側，該二極體化單極電晶體係連接閘極與汲極而將 汲極與源極間設爲二極體者； (4) 第1及第2負荷用二極體化電晶體區塊，其係僅 有限個直並列連接二極體化單極電晶體來構成者，連接至 上述第1及第2差動放大單極電晶體的汲極側，該二極體 化單極電晶體係連接閘極與汲極而將汲極與源極間設爲二 極體者；及 (5) 負相輸出端子，其係上述第1及第2負荷用二極 體化電晶體區塊的上述第1及第2差動放大單極電晶體的 汲極側端的一方之正相輸出端子及另一方之負相輸出端 子， (6) 並且，依據上述第1及第2差動放大單極電晶體 的各源極阻抗與上述第1及第2負反饋源極阻抗用二極體 化電晶體區塊的各阻抗的各和的阻抗、與上述第1及第2 負荷用二極體化電晶體區塊的各阻抗的比來決定電壓增 益。 第3之本發明的感測器基板，係可非接觸、且電磁結 -12 - 201003090 合地對向於檢查對象電極爲矩陣狀配列而可每一列驅動的 檢查對象基板之感測器基板，具有被整列的感測器電極、 及至少放大各感測器電極的捕捉信號之對應於各感測器電 極的感測器電路之感測器基板，其特徵爲： 設於上述各感測器電路內的放大電路分別具備： (1) 差動放大部，其係具有：（1 -1)將一方的閘極設爲 該放大電路的正相輸入端子，且將另一方的閘極設爲該放 大電路的負相輸入端子之第1及第2差動放大單極電晶 體、及（1-2)連接至上述第1及第2差動放大軍極電晶體 的源極側之第1及第2負反饋用源極電阻、及（1-3)連接 至上述第1及第2差動放大單極電晶體的汲極側之第1及 第2負荷電阻、及（卜4)上述第1及第2負荷電阻之上述 第1及第2差動放大單極電晶體的汲極側端的一方之正相 輸出端子及另一方之負相輸出端子； (2) 附加電路，其係具有分別在上述正相輸出端子及 上述負相輸出端子連接閘極的第1及第2源極隨耦器單極 電晶體； (3) 吸入定電流源，其係使上述第1及第2差動放大 單極電晶體的源極電流和成爲疋電流，及 (4) 電源電平位移二極體化電晶體，其係使往上述差 動放大部的電源電平位移， (5) 並且，使對上述差動放大部、及上述附加電路內 的單極電晶體的臨界値電壓的變動之輸出直流偏壓電壓補 償的機能附加於上述吸入定電流源及上述電源電平位移二 -13 - 201003090 極體化電晶體。 第4之本發明的檢查裝置，係使具有被整列的感測器 電極、及至少放大各感測器電極的捕捉信號之對應於各感 測器電極的感測器電路的感測器基板，對檢查對象電極爲 矩陣狀配列而可每一列驅動的檢查對象基板，可非接觸且 電磁結合地對向，使上述檢查對象基板的任意列的檢查對 象電極、與上述感測器基板上的感測器電極電磁結合，而 來檢查上述檢查對象基板之檢查裝置，其特徵爲： 上述感測器基板爲適用第1〜第3的本發明之任一 者。 [發明的效果] 若根據本發明，則可提供一種藉由適用一可減輕因高 輸入阻抗的確保及單極電晶體的臨界値的偏差或電源線電 阻電源電壓降低所造成的放大電路的放大增益的偏差及輸 出直流偏壓電壓的偏差，且可使1C化時的實電路面積小 面積化之放大電路，來使檢查精度可提升之感測器基板及 檢查裝置。 【實施方式】 (A)第1實施形態 以下’一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第1實施形態。 -14- 201003090 (A-1)第1實施形態的構成 第1實施形態的感測器基板及檢查裝置亦其槪略構成 與圖4 0或圖4 1所示的以往者同樣。但，設於感測器電路 8內的放大電路是與以往不同。 圖1是表示第1實施形態的源極接地放大電路的構成 的電路圖’對於和已述的圖面相同或對應部分附上相同或 對應符號顯示。 在圖1中’第1實施形態的源極接地放大電路3 0是 具有：放大MOS電晶體Ml、負反饋源極阻抗用二極體化 電晶體區塊（以下稱爲源極阻抗用二極體化電晶體區 塊）31、及負荷用二極體化電晶體區塊32。 源極阻抗用二極體化電晶體區塊3 1是取代以往的源 極接地放大電路（參照圖40)的負反饋用源極電阻RS來設 置者。源極阻抗用二極體化電晶體區塊3 1是只有限個（包 含〇個）直並列連接二極體化電晶體者，該二極體化電晶 體是連接閘極及汲極而以汲極及源極間作爲二極體。圖1 是只顯示1個二極體化電晶體，但2個以上時，亦可直列 連接該等，或並列連接該等，甚至亦可形成複數的直列電 路後並列連接該等直列電路，或形成複數的並列電路後直 列連接該等並列電路，複數的二極體化電晶體的連接方法 爲任意，在此說明書中是將如此的任意連接方法稱爲「直 並列連接」。 負荷用二極體化電晶體區塊3 2是取代以往的源極接 地放大電路（參照圖42)的負荷電阻rl來設置者。負荷用 -15- 201003090 二極體化電晶體區塊32是只有限個直並列連接二 電晶體來構成者’該二極體化電晶體是連接閘極及 以汲極及源極間作爲二極體。 在圖1是源極阻抗用二極體化電晶體區塊31 在放大MOS電晶體Ml的源極與負電源Vee之間 個的二極體化電晶體Ms者，負荷用二極體化電晶 32爲顯示在放大MOS電晶體Ml的汲極與正電源 間直列連接5個的二極體化電晶體ML 1〜ML5者。 將負荷用二極體化電晶體區塊3 2的放大MO S Μ 1的汲極連接端設爲第1實施形態的源極接地放 的輸出端子V〇。 (A-2)第1實施形態的動作 第1實施形態的感測器基板及檢查裝置的動作 往的感測器基板及檢查裝置的動作相同。 第1實施形態的源極接地放大電路3 0是取代 源極接地放大電路（參照圖4 2)的負反饋用源極電P」 而設置源極阻抗用一極體化電晶體區塊3 1 ’取代 源極接地放大電路的負荷電阻RL’而設置負荷用 化電晶體區塊3 2者’第1實施形態的源極接地放 3 0的基本動作是與以往的源極接地放大電路的 同，因此省略其說明。 有關增益特性’是可將上述式（1)的負反饋用 阻Rs置換成負反饋源極阻抗用二極體化電晶體區i 極體化 汲極而 爲顯示 連接1 體區塊 Vdd之 電晶體 大電路 是與以 以往的 i R s， 以往的 二極體 大電路 動作相 源極電 t 3 1的 -16- 201003090 阻抗，將負荷電阻RL置換成負荷用二極體化電晶體區塊 3 2的阻抗來計算。 被連接至第1實施形態的源極接地放大電路30的輸 出之後段電路的輸入電阻爲無限大的電壓增益A是若將 放大Μ Ο S電晶體Μ 1的源極阻抗設爲RM 1 s，將源極阻抗 用二極體化電晶體區塊3 1內的二極體化電晶體每1個的 阻抗設爲RMs，將源極阻抗用二極體化電晶體區塊3 1內 的電晶體直列連接個數設爲m(= 1 )，將負荷用二極體化電 晶體區塊 32內的二極體化電晶體每1個的阻抗設爲 RML，將負荷用二極體化電晶體區塊3 2內的電晶體直列 連接個數設爲n( = 5)，置換上述式（1)的各參數，則可取得 式（3)。 A = RMLxn/(RMl s + RMsxm) ... (3) 在此，若使放大MOS電晶體Ml與構成源極阻抗用 二極體化電晶體區塊3 1及負荷用二極體化電晶體區塊32 的電晶體（Ms、ML1〜ML5)的閘極寬及閘極長形成相同， 則因爲形成RML = RMs与RMls，所以可由式（3)來取得式 ⑷。 A^=n/(l+m) ... (4) 從式（4)可知，當n>(l+m)時，電壓增益A會形成比1 大，而成爲電壓放大動作。並且，可知在將源極阻抗用二 極體化電晶體區塊3 1及負荷用二極體化電晶體區塊3 2分 -17- 201003090 別以二極體化電晶體的直列電路來構成時，可藉由直列連 接個數m、n的選定來規定電壓增益A。 在上述各電晶體大小爲相同的條件下，因爲正電源 Vdd和源極接地放大電路30的輸出Vo的直流偏壓電壓的 電位差、與源極接地放大電路30的輸入電壓Vi所含的輸 入直流偏壓電源Vide和負電源Vee間的電位差的比是形 成與式（4)相同，所以若輸入直流偏壓電源Vide的電壓不 變動，則即使Μ Ο S電晶體（M s、ML 1〜M L 5 )的臨界値電壓 V t變動，源極接地放大電路的輸出V 〇的直流偏壓電壓也 不會變動。 一般，若將MO S電晶體的閘極寬設爲W，將閘極長 設爲L，將閘極與源極間電壓設爲Vgs，將臨界値電壓設 爲vt，比例定數k，則飽和動作時的汲極電流I是以式（5) 來表示是表示乘方）。 I = (kW/L) x(Vgs-Vt)* *2 ...(5) 若將式（5)以Vgs偏微分，則求得傳輸電導（transfer conductance)Gm。此傳輸電導 Gm的倒數是形成源極阻 抗。 放大MOS電晶體Ml的源極阻抗RM1 s是若將放大 MOS電晶體Ml的閘極寬設爲Wsl，將閘極長設爲Lsl， 新的比例定數K，則以式（6)來表示。 RMls = (K/Vl)xV(Lsl/Wsl) ...(6) -18- 201003090 假設連接放大MOS電晶體Ml的閘極與汲極而成爲 二極體，則以式（6)所算出的値爲二極體阻抗。 同樣，源極阻抗用二極體化電晶體區塊3 1內的MO S 電晶體Ms的二極體阻抗RMs是若將此MOS電晶體Ms 的閘極寬設爲Ws，將閘極長設爲Ls，則以式（7)來表示。 又，同樣，負荷用二極體化電晶體區塊32內的電晶體 ML1〜ML5的二極體阻抗RML是若將各MOS電晶體ML1 〜ML5的閘極寬設爲WL，將閘極長設爲LL，則以式（8) 來表示。 RMs = (K/Vl)x V(Ls/Ws) ...(7) RML = (K/Vl)xV(LL/WL) ...(8) 若將以上式（6)〜（8)的結果代入式（3)，則（K/V(I))的 項會消失，而取得式（9)，可知增益A是不受各MOS電晶 體的臨界値電壓Vt或偏壓電流的影響，形成各MOS電晶 體的閘極大小與個數的比。 A = nxV(LL/WL)/(V(Lsl/Wsl) + mxV(Ls/Ws)) ... (9) 例如，使用運算放大器的逆相輸出放大器時，雖增益 決定用的負反饋電阻會使作爲放大電路的輸入阻抗降低， 但就第1實施形態的源極接地放大電路3 0而言，因爲輸 入阻抗是MOS電晶體Ml的閘極輸入阻抗，所以可將作 爲放大電路的輸入阻抗維持於高阻抗。 由於上述二極體阻抗是各MOS電晶體的飽和動作時 -19- 201003090 的値’因此在各MOS電晶體視爲飽和動作的動作範圍 內，交流信號輸入動作的各瞬間，經常式（3 )〜（9)是成 立，線形性會被確保，不會產生波形變形。 又’若較大地取源極阻抗用二極體化電晶體區塊3 1 及負荷用二極體化電晶體區塊3 2內的二極體電壓’則動 作電流I對各MO S電晶體的臨界値電壓Vt的變動之變動 會變小，且上述線形性會被確保，輸出電壓範圍會擴大。 又，若能以式（4)來決定增益A的方式’使各MOS電 晶體的大小形成相同的話，則含於輸入信號源的直流偏壓 電源Vide的電壓與負電源Vee的電位差與正電源Vdd與 輸出電壓Vo的直流偏壓的電位差的比率會形成相同’即 使電晶體的臨界値電壓Vt變動’照樣輸出電壓V 0的直 流偏壓也不變動。 適用於上述感測器基板時，由感測器以微小電容稱合 的形式來取入交流信號至上述輸入端子V i，因此從正輸 入直流偏壓電源vidc通過高電阻（例如M0S電阻）來對輸 入端子V i供給直流偏壓而使動作（例如適用後述的圖2 7 的形式等）° (A-3)第1實施形態的效果 若根據第1實施形態的源極接地放大電路3 0 ’則可 取得以下的效果（a)〜（i )，其結果’若利用第1實施形態 的感測器基板及檢查裝置，則可實行比以往更高精度的檢 查。 -20- 201003090 (a) 增益不受各MOS電晶體的臨界値電壓Vt或 電晶體動作電流的影響，可實現以各MOS電晶體的 大小及電晶體個數的比所決定的源極接地放大電路。 例如，在少許25cm強的長度並設7168個之形 感測器基板上的放大電路時，即使以同一 IC化的工 生成源極接地放大電路，也恐有依感測器基板上的位 而使得Μ Ο S電晶體的臨界値電壓v t些微不同之虞。 因爲增益不受各Μ Ο S電晶體的臨界値電壓V t等的影 所以可使被並設的放大電路的增益一致。 (b) 由於輸入阻抗爲M0S電晶體的閘極輸入阻抗 此可將作爲放大電路的輸入阻抗維持於高阻抗。 (c) 雖利用二極體阻抗，但各MOS電晶體在視爲 動作的動作範圍，線形性會被確保，不會產生波形變 (d) 若使負荷用與源極阻抗用的MOS電晶體的構 致，則從低頻到高頻，負荷阻抗與源極側阻抗的比不 化，從低頻到高頻，可取得平坦的增益特性。 (e) 由於不需要像運算放大器電路那樣從輸出往 的迴路負反饋電路，因此不會有振盪之虞。 (f) 由於不需要從輸出往輸入的迴路負反饋電路 此可將輸入部的偏壓電壓、及輸出部的偏壓電壓設定 由的値。 (g) 由於可以N型（或P型）的單一型的電晶體 成，不使用電阻元件的電路，因此在1C化時，不需 型（或N型）的任一電晶體生成工程及電阻生成工程， MOS 閘極 成於 程來 置， 但， 響， ，因 飽和 形。 造一 會變 輸入 ，因 成自 所構 要P 可謀 -21 - 201003090 求低製造成本化、短交貨化。 (h) 由於未使用比MOS電晶體還需要大面 件，所以在1C化時’相較於以往使用電阻元 地放大電路，可小面積化（小形化）。 (i) 藉由將放大MOS電晶體Ml與構成源 極體化電晶體區塊31及負荷用二極體化電晶骨 電晶體的閘極寬及閘極長設爲相同’且將正電 極接地放大電路30的輸入電壓vi中所含的輸 電源Vide、負電源Vee設爲固定値（不變動）， MOS電晶體的臨界値電壓Vt變動，輸出Vo 電壓也不變動的源極接地放大電路。 若將各源極接地放大電路3 0的正電源端 子Vo之間的電位差、和輸入端子Vi與負電 電位差的比爲以各電晶體區塊的電晶體個數及 決定的構成之第1實施形態的源極接地放大1 圖2的模式所示，在正電源Vdd線與負電源 多段並列連接，使至各源極接地放大電路3 0 子與正電源Vdd連接端子的電源線電阻、和 地放大電路3 0的負電源端子與負電源Vee連 源線電阻的比配合前述電晶體區塊的電晶體個 比（配合電源線長/電源線寬的比），則流至該源 電路的Μ Ο S電晶體Μ 1的汲極的電流（來自正 電流）與流至源極的電流（流至負電源 V e e & 等，因此從正電源V d d連接端子到各源極接 積的電阻元 件的源極接 極阻抗用二 豊區塊32的 源Vdd、源 入直流偏壓 可實現即使 的直流偏壓 子與輸出端 源端子間的 大小的比所 t路 3 0，如 Vee線之間 的正電源端 至各源極接 接端子的電 數及大小的 極接地放大 電源V d d的 5電流）會相 地放大電路 -22- 201003090 30的正電源端子的電源線電壓降下、與從各源極接地 大電路3 0的負電源端子到負電源V e e連接端子的電源 電壓降下的比會與前述的電晶體個數及大小的比相等， 此，從正電源V d d連接端子到各源極接地放大電路3 0 輸出端子Vo的電壓降下、與從各源極接地放大電路 的輸入端子Vi(連接至正輸入直流偏壓電源Vide)到負 源Vee連接端子的電壓降下的比會與前述的電晶體個數 大小的比相等之輸入端子Vi是MOS電晶體Ml的閘極 在正輸入直流偏壓電源Vide供給電源線不會有直流偏 電流流動，因此連接至該電源線的各源極接地放大電 3 〇的輸入端子Vi的電位爲一定，其結果，各源極接地 大電路30的輸出端子V〇的電位會被保持於一定。 只要以各電源線電阻不會影響交流增益的方式，在 電源線中間部的適當位置與接地間連接電源電容，便會 成電壓增益與輸出偏壓電壓一致的結果。 (B)第2實施形態 其次’一邊參照圖面一邊說明本發明的感測器基板 檢查裝置的第2實施形態。 第2實施形態是僅感測器電路8內的放大電路與第 實施形態有所不同’以下說明第2實施形態的放大電路 圖3是表示第2實施形態的源極接地放大電路的構 的電路圖’對於和已述的圖面相同或對應部分附上相同 對應符號顯示。 放 線 藉 的 30 電 及 > 壓 路 放 各 形 及 1 〇 成 或 -23- 201003090 在圖3中，第2實施形態的源極接地放大電路3 0 A 是構成解除上述第1實施形態的源極接地放大電路3 0的 放大MOS電晶體Ml的汲極與輸出端子Vo的連接、及與 負荷用二極體化電晶體區塊3 2的連接，附加對正電源 Vdd連接共通端子之P通道的電流鏡電路33，對此電流 鏡電路3 3的輸入連接放大Μ Ο S電晶體Μ 1的汲極，且在 電流鏡電路3 3的輸出與第2負電源Vee 1之間連接負荷用 二極體化電晶體區塊3 2，將與此負荷用二極體化電晶體 區塊32的電流鏡電路33的連接端設爲此源極接地放大電 路30A的輸出端子Vo。 P通道的電流鏡電路33的具體構成爲任意，圖3是 顯示其一例。電流鏡電路3 3是連接P通道電流鏡電流基 準MOS電晶體Mpm及P通道電流鏡電流輸出MOS電晶 體M p m 1的各源極而成爲共通端子，連接p通道電流鏡電 流基準Μ 0 S電晶體M p m的汲極與閘極而成爲p通道電流 鏡電路3 3的輸入端子，以將閘極連接至此輸入端子的p 通道電流鏡電流輸出MOS電晶體Mpm 1的汲極作爲電流 鏡電路33的輸出端子。 在第2實施形態的源極接地放大電路3 0 A是使放大 MOS電晶體Μ 1的汲極輸出電流在電流鏡電路3 3折返於 第2負電源V e e 1方向’藉此改變源極接地放大電路3 〇 a 的輸出端子Vo的直流偏壓電位，且反轉此輸出端子v〇 的交流信號的極性。

在第2實施形態的源極接地放大電路3 0 A是可藉由P -24- 201003090 通道電流鏡電路3 3來電流放大，若將電流倍率 則負荷用二極體化電晶體區塊32內的各MOS電 〜ML5的二極體阻抗RML是形成Ι/Vk，在電流 增益A是形成Vk倍。亦即，第2實施形態的源 大電路30A的增益A並非是上述式（9)，而是可 來表示。 A = VkxnxV(LL/WL)/(V(Lsl/Wsl) + mx V(Ls/Ws)) ... ( 1 0) 藉由第2實施形態，也可達成與第1實施形 效果。 (C)第3實施形態 其次，一邊參照圖面一邊說明本發明的感測 檢查裝置的第3實施形態。第3實施形態是僅感 8內的放大電路與已述的實施形態有所不同，以 3實施形態的放大電路。 圖4是表示第3實施形態的放大電路的構 圖，對於和已述的圖面相同或對應部分附上相同 號顯示。 在圖4中，第3實施形態的放大電路是對源 大電路3 0B附加具有作爲源極隨耦器電路或整流 的源極隨耦器·整流電路3 4者。 另外，亦可對第1實施形態的源極接地放# 設爲k ’ 晶體ML1 倍率k， 極接地放 以式（10) 態同樣的 器基板及 測器電路 下說明第 成的電路 或對應符 極接地放 電路機能 :電路3 0 -25- 201003090 或第2實施形態的源極接地放大電路3 0 A附加具有作爲 源極隨耦器電路或整流電路機能的源極隨耦器·整流電路 3 4 〇 第3實施形態的源極接地放大電路3 Ο B是對於第1實 施形態的源極接地放大電路3 〇而言具有以下那樣的異 同。 在第3實施形態的源極接地放大電路3 Ο B中，是解除 第1實施形態的源極接地放大電路3 0的放大Μ 0 S電晶體 Ml的汲極與輸出端子Vo的連接，將輸出端子Vo連接至 疊接（cascode)MOS電晶體M2的汲極’將疊接MOS電晶 體M2的閘極連接至疊接閘極偏壓電源 Vb，將該疊接 Μ Ο S電晶體Μ 2的源極連接至放大Μ Ο S電晶體Μ 1的汲 極，在放大MOS電晶體Ml的源極與接地間連接高域補 償電容元件（以下稱爲高域補償電容）Cp(包含電容0)，在 輸出端子Vo與接地間連接高域去除電容元件（以下稱爲高 域去除電容）CL(包含電容0)。 在此，高域補償電容Cp是除了上述的連接點以外， 亦可連接至源極阻抗用二極體化電晶體區塊3 1內的任一 個的二極體化電晶體的端子，同樣，高域去除電容CL亦 可連接至負荷用二極體化電晶體區塊3 2內的任一個的二 極體化電晶體的端子。依電容的連接位置及電容値，高域 補償特性及高域去除特性會改變。 第3實施形態的源極接地放大電路3 0B的動作，基本 上是與第1實施形態的源極接地放大電路3 0同樣。但， -26- 201003090 在第3實施形態的源極接地放大電路30B是從放大MO S 電晶體Μ 1的汲極預估負荷用二極體化電晶體區塊3 2側 的阻抗爲形成疊接MOS電晶體M2的源極阻抗，因此藉 由將源極阻抗設定成比負荷用二極體化電晶體區塊3 2的 阻抗RMLxn更小，可改善放大MOS電晶體Ml的鏡電容 效果之高域頻率特性的劣化。 當放大MOS電晶體Μ1的鏡電容效果不成問題時， 亦可附加疊接MOS電晶體M2。亦可對上述第1實施形態 的源極接地放大電路3 0或第2實施形態的源極接地放大 電路30Α附加疊接MOS電晶體M2。 在第3實施形態的源極接地放大電路3 0 Β中’高域補 償電容C ρ與源極阻抗用二極體化電晶體區塊31的阻抗 RMsxm之時定數以上的頻率區域，是連接至放大MOS電 晶體Μ 1的源極側的交流阻抗會降低，而電壓增益會増 大。藉由適當設定時定數’可補償高域側的增益降低。 在此，若將源極阻抗用二極體化電晶體區塊31的阻 抗RMsxm設定成比放大MOS電晶體Ml的源極阻抗 RMls更充分地大，則在以Cp及RMsxm所決定的時定數 以下的頻率，是式（1 1)成立’在以CP及RM 1 s所決定的 時定數以上的頻率，是式（12)成立，若將以CP及RMsXm 所決定的時定數設定於1 /f雜訊區域附近’則可減輕此 i/f雜訊。 A = RMLxn/RMs xm …⑴） A 与 RMLxn/RMls …（12) -27- 201003090 並且，因爲以咼域去除電容CL及負荷用二極體化電 晶體區塊32的阻& RMLxn來構成低通爐波器(LpF)，所 以可f曰由適虽设定此時定數來除去不要的高域頻率成分 (雜訊）。 力外’呈闻域補償不需要時’亦可省略高域補償電容 Cp’田问域去除不需要時’亦可省略高域去除電容 對於上述第1實施形態的源極接地放大電路3 〇或第2實 施形％的源極接地放大電路3 〇 A，亦可附加高域補償電容 Cp或高域去除電容CL。 又，爲了縮小直流偏壓電流I對Μ Ο S電晶體的臨界 値電壓Vt的變動之變動，可增加源極阻抗用二極體化電 晶體區塊31內的MOS電晶體個數m，對應於MOS電晶 體個數m的増加來擴大源極接地放大電路30B的輸入電 壓Vi中所含的輸入直流偏壓電源Vidc與負電源Vee間的 電壓。 一旦增加源極阻抗用二極體化電晶體區塊3 1內的 MOS電晶體個數m，則增益會降低，因此若將高域補償 電容Cp設爲在通過信號域形成充分低阻抗的電容値’將 源極阻抗用二極體化電晶體區塊3 1內的電容的連接位置 設爲可確保增益的位置，則可抑制直流偏壓電流1對M 0 S 電晶體的臨界値電壓Vt的變動之變動’且可確保增益° 在第3實施形態的源極接地放大電路3 0 B的輸出V 〇 連接源極隨耦器.整流電路34的輸入端子VU。 -28- 201003090 具有作爲源極隨耦器電路或整流電路機能的源極隨耦 器電路或具有作爲整流電路機能的源極隨耦器·整流電路 34是構成將對此源極隨耦器·整流電路34的輸入端子Vi 1 連接閘極的源極隨耦器MOS電晶體M3的汲極連接至第2 正電源Vddl，在源極隨耦器MOS電晶體M3的源極與接 地間並列連接源極隨耦器負荷定電流源Ida及電壓保持電 容元件（以下稱爲電壓保持電容）Ch，將源極隨耦器MOS 電晶體M3的源極設爲源極隨耦器·整流電路34的輸出 Vo 1。另外，亦可將源極隨耦器負荷定電流源Ida及電壓 保持電容Ch的任一個的値設爲0。又，亦可將源極隨耦 器負荷定電流源Ida置換成固定電阻。 源極隨耦器·整流電路3 4是當源極隨耦器負荷定電流 源Ida所流動的定電流Ida十分大，電壓保持電容Ch十 分小時，作爲高輸入阻抗、低輸出阻抗的電壓緩衝電路 (源極隨耦器電路）動作，且具有使直流電位位移的電平位 移電路機能。 相反的’源極隨耦器負荷定電流源Ida所流動的定電 流Ida十分小’電壓保持電容Ch十分大時，是形成高輸 入阻抗的峰値保持電路。 若適當地選擇源極隨耦器負荷定電流源Ida所流動的 定電流Ida的大小’及電壓保持電容Ch的電容値，則源 極隨耦器·整流電路34的輸出Vol會追隨信號源（第3實 施形態的源極接地放大電路3 0 B )的交流信號的振幅峰値 的包絡線’形成與A Μ變調信號的檢波電路同樣的動作。 -29- 201003090 若依據第3實施形態的放大電路，則可達成與第 施形態的放大電路（源極接地放大電路30)同樣的效果 可達成以下的效果（a)〜（e)，其結果，若利用第3實 態的感測器基板及檢查裝置，則可實行比以往更高精 檢查。 (a) 藉由設置疊接MOS電晶體M2，可改善高域 特性的劣化。 (b) 藉由設置高域補償電容Cp，可補償高域側的 降低。 (c) 藉由設置尚域去除電容CL，可除去不要的商 率成分（雜訊）。 (d) 增加源極阻抗用二極體化電晶體區塊3 1內的 電晶體個數m，將高域補償電容Cp設爲在通過信號 成充分低阻抗的電容値，將源極阻抗用二極體化電晶 塊3 1內的電容的連接位置設爲可確保增益的位置， 抑制直流偏壓電流I對MOS電晶體的臨界値電壓Vt 動之變動，且可確保增益。 (e) 藉由設置源極隨耦器·整流電路34，可適當選 檢測器部的信號波形等。 (D)第4實施形態 其次，一邊參照圖面一邊說明本發明的感測器基 檢查裝置的第4實施形態。第4實施形態是僅感測器 8內的放大電路與已述的實施形態有所不同，以下說 1實 ，更 施形 度的 頻率 增益 域頻 MOS 域形 體區 藉此 的變 擇往 板及 電路 明第 -30- 201003090 4實施形態的放大電路。第4實施形態的放大電路是電晶 體差動放大電路（以下簡稱爲差動放大電路）。 (D-1)第4實施形態的構成 圖5是表示第4實施形態的差動放大電路的構成的電 路圖’對於和已述的圖面相同或對應部分附上相同或對應 符號顯示。 在圖5中，第4實施形態的差動放大電路40是可由 不平衡型的差動信號源25來輸入不平衡的信號。圖5是 以等效電路來表示信號源2 5。 信號源25是直列連接輸入直流偏壓電源Vide與輸入 交流信號源V s，將一端連接至接地，將另一端設爲該信 號源25的正輸出Vsop的同時，將上述輸入直流偏壓電源 Vide的輸出設爲該信號源25的負輸出Vson。 第4實施形態的差動放大電路40是在將閘極設爲該 差動放大電路40的正相輸入端子Vip的第1差動放大 M0S電晶體Mia的源極與吸入定電流源Is之間連接第1 源極阻抗用二極體化電晶體區塊41a，在第1差動放大 M0S電晶體Mia的汲極與正電源Vdd之間連接第1負荷 用二極體化電晶體區塊42a，且在將閘極設爲該差動放大 電路40的負相輸入端子Vin的第2差動放大MOS電晶體 Μ 1 b的源極與吸入定電流源I s之間連接第2源極阻抗用 一極體化電晶體區塊41b，在第2差動放大MOS電晶體 Mlb的汲極與正電源Vdd之間連接第2負荷用二極體化 201003090 電晶體區塊42b，將第1負荷用二極體化電晶體區塊42a 的第1差動放大MOS電晶體Mia的（汲極）連接端設爲該 差動放大電路40的負相輸出端子Von，將第2負荷用二 極體化電晶體區塊42b的第2差動放大MOS電晶體Mlb 的（汲極）連接端設爲該差動放大電路40的正相輸出端子 V op ° 第1及第2源極阻抗用二極體化電晶體區塊41 a及 4 1 b是分別僅有限個（包含0個）直並列連接二極體化電晶 體來構成者，該二極體化電晶體是連接閘極與汲極而將汲 極與源極間設爲二極體。就圖5的例子而言，第1及第2 源極阻抗用二極體化電晶體區塊4 1 a及4 1 b是分別以1個 的二極體化的MOS電晶體Msa、Msb來構成者。 第1及第2負荷用二極體化電晶體區塊42a及42b是 分別僅有限個直並列連接二極體化電晶體來構成者，該二 極體化電晶體是連接閘極與汲極而將汲極與源極間設爲二 極體。就圖5的例子而言，第1及第2負荷用二極體化電 晶體區塊42a及42b是分別直列連接4個的二極體化的 MOS電晶體MLla〜ML4a、MLlb〜ML4b來構成者。 (D-2)第4實施形態的動作 在圖5中，差動放大電路40的輸入端子Vip及Vin 爲第1及第2差動放大MOS電晶體Mia及Mlb的閘極， 因此在輸入端子V i p、V i η不會流動電流。 在第1及第2源極阻抗用二極體化電晶體區塊41a及 -32- 201003090 4 1b是按照流動於輸入端子Vip與Vin間的差動輸入電壓 來流動電流，但因爲第1及第2源極阻抗用二極體化電晶 體區塊4 1 a及4 1 b的連接點是被連接至吸入定電流源Is， 所以此連接點（吸入定電流源Is連接端子）的電位會適當地 變化，以流至第1及第2源極阻抗用二極體化電晶體區塊 4 1 a及4 1 b的電流的和會經常與吸入定電流源Is所流動的 定電流値I s相等的方式動作。 亦即，流至第1源極阻抗用二極體化電晶體區塊4 1 a 的電流増加（減少）的部分，形成流至第2源極阻抗用二極 體化電晶體區塊4 1 b的電流減少（増加）的動作，在該等第 1及第2源極阻抗用二極體化電晶體區塊4 1 a及4 1 b是流 動對應於輸入端子Vip及Vin的差動電壓的差動電流。 在第1負荷用二極體化電晶體區塊42a是流動與第1 源極阻抗用二極體化電晶體區塊4 1 a的電流相等的電流， 在第2負荷用二極體化電晶體區塊42b是流動與第2源極 阻抗用二極體化電晶體區塊4 1 b的電流相等的電流，在正 相輸出端子Vop與負相輸出端子v〇n之間產生差動輸出 電壓。 該差動放大電路40的第1及第2差動放大MOS電晶 體Μ 1 a及Μ 1 b的動作偏壓電流是不依輸入直流偏壓電源 Vide ’該等MOS電晶體Mla及Mlb的動作偏壓電流的和 是形成吸入定電流源I s所流動的定電流値I s。 該差動放大電路4 0的後段側的負荷電阻爲無限大時 的差動電壓增益A是可想成與第1實施形態的源極接地 -33- 201003090 放大電路30同樣，若將第1及第2差動放大MOS電晶體 Μ 1 a及Μ 1 b的源極阻抗分別設爲RM 1 sa及RM 1 sb ’將第 1及第2源極阻抗用二極體化電晶體區塊4 1 a、4 1 b內的 二極體化電晶體每一個的阻抗設爲RMsa、RMsb ’將第1 及第2源極阻抗用二極體化電晶體區塊41a、41b內的電 晶體直列連接個數設爲ma、mb，將第1及第2負荷用二 極體化電晶體區塊42a、42b內的二極體化電晶體每一個 的阻抗設爲RMLa、RMLb ’將第1及第2負荷用二極體化 電晶體區塊42a、42b內的電晶體直列連接個數設爲na、 nb，則可以式（13)來表示。但，式（13)是表示像RMlsa = RMlsb = RMls那樣，第1及第2差動放大MOS電晶體 Mia及 Mlb 爲同樣的構成，像 RMsa = RMsb = Rms、 ma = mb = m那樣，第1及第2源極阻抗用二極體化電晶體 區塊41a及41b爲同樣的構成，像RMLa = RMLb = RML、 na = nb = n那樣第1及第2負荷用二極體化電晶體區塊42a 及42b爲同樣的構成時。 A = RMLxn/(RMls + RMsxm) ...(13) 與第1實施形態的情形同樣，若使構成該差動放大電 路40的MOS電晶體的形狀一致，則因爲形成RML = RMls与RMs，所以式（13)是可像式（14)那樣變形，當 η > (1 + m)時，形成電壓放大動作。 Α=?η/(1+πι) …（14) •34- 201003090 與第1實施形態的情形同樣’第1及第2放大MO S 電晶體Mia及Mlb的第1及第2源極阻抗RMlsa及 RMlsb是若將第1及第2放大MOS電晶體Mia及Mlb的 閘極寬設爲Wsl’將閘極長設爲Lsl’新的比例定數K’ 則可以式（15)來表示。 RMls^(K/Vl)xV(Lsl/Wsl) …（15) 若連接閘極與汲極而成爲二極體，則以式（1 5 )所算出 的値會形成二極體阻抗。 同樣，第1及第2源極阻抗用二極體化電晶體區塊 41a、41b內的電晶體Msa及Msb的二極體阻抗RMs是若 將電晶體M s的閘極寬設爲W s，將閘極長設爲L s，則可 以式（16)來表示，第1及第2負荷用二極體化電晶體區塊 42a、42b內的電晶體MLla〜ML4a及MLlb〜ML4b的二 極體阻抗RML是若將該等電晶體MLla〜ML4a及MLlb 〜ML4b的閘極寬設爲WL，將閘極長設爲LL，則可以式 (17)來表示。 RMs = (K/Vl)x V(Ls/Ws) ...(16) RML = (K/Vl)xV(LL/WL) ...(17) 若將式（15)〜（17)的結果代入式（13)，則可知（K/V( 1)) 的項會消失，而可取得式（18)，增益A是不受各MOS電 晶體的臨界値電壓Vt或偏壓電流的影響，形成各MOS電 晶體的閘極大小與個數的比。 -35- 201003090 A = nxV(LL/WL)/(V(Lsl/Wsl) + mxV(Ls/Ws)) …（18) 使用運算放大器的逆相輸出放大器時，雖增益決定用 的負反饋電阻會使作爲放大電路的輸入阻抗降低，但就第 4實施形態的差動放大電路4 0而言，因爲輸入阻抗是 MOS電晶體的閘極輸入阻抗，所以可將作爲放大電路的 輸入阻抗維持於高阻抗。 各MOS電晶體在視爲飽和動作的動作範圍內，與第 1實施形態同樣，經常式（13)〜（18)成立，因此線形性會 被確保而不產生波形變形。 因爲增益是不受各MOS電晶體的臨界値電壓Vt或偏 壓電流的影響，形成僅各MOS電晶體的閘極大小及個數 的函數，所以該差動放大電路40是像圖 6的模式圖那 樣，在電源線間多段並列連接，即使因爲電源線電流及電 源線電阻所造成的電壓降下，遠離電源端子的放大電路 4 0的電源電壓降低，電源電流減少，還是可取得多段全 部的差動放大電路4 0 —樣的電壓增益。 在電源線間多段並列連接時，即使電源電壓降低，電 源電流減少，還是可取得一樣的電壓增益的點，是在第1 〜第3實施形態的源極接地放大電路30、30A、30B中也 同樣（參照式（9))，在第4實施形態時，可排除差動放大動 作所造成的直流偏壓的影響，更可達成一樣的電壓增益。 如上述般，使用於顯示用基板的檢查之感測器基板， 如圖6所示，需要多數、在同一電源線間並列連接放大電 -36- 201003090 路。 就第4實施形態的差動放大電路40而言，第1及第 2差動放大Μ 0 S電晶體的動作電流是不依輸入直流偏壓 電源V i d C的電壓’而是根據上述吸入定電流源〗s來決 定，因此即使電晶體的臨界値電壓Vt變動，照樣第1及 第2放大MOS電晶體Ml及M2的動作電流I不會變動， 容易兼顧高增益及動作電流的高安定。 又’如圖6所示，在電源線間多段並列連接放大電路 時’第1〜第3實施形態的源極接地放大電路3 〇、3 〇 a、 30B是一旦輸出振幅變大，則電路電流的波動會變大，恐 有就那樣形成正電源V d d及直流源極偏壓電源V i d c的電 源電流的波動（成電源線雜訊）之虞，但在第4實施形態的 差動放大電路40，藉由正相負荷電流及負相負荷電流相 抵，電源電流波動會變小，電源線雜訊的發生會變小。 適用於上述感測器基板時，在上述正相或負相的輸入 端子Vip或Vin的任一個，由微小電容耦合感測器僅交流 信號被取入，因此對於從正輸入直流偏壓電源Vide經由 高電阻（例如Μ Ο S電阻）來取入交流信號的正相或負相的 輸入端子供給直流偏壓，未取入交流信號側的輸入端子是 直接連接至正輸入直流偏壓電源V i d c來使動作（例如適用 後述的圖2 8〜圖3 1等的形式）。 (D - 3 )第4實施形態的效果 若根據第4實施形態的差動放大電路4 0，則可取得 -37- 201003090 以下的效果（a)〜（k)，其結果，若利用第4實施形態的感 測器基板及檢查裝置’則可實行比以往更高精度的檢查。 (a) 增益不受各MOS電晶體的臨界値電壓Vt或偏壓 電流的影響，可實現以各MO S電晶體的閘極大小及電晶 體個數的比所決定的差動放大電路。 例如，對於在少許25cm強的長度並設7168個之形 成於感測器基板上的感測器電路內的放大電路，適用第4 實施形態的差動放大電路時，即使在同一 1C化的工程生 成差動放大電路，也恐有依感測器基板上的位置，而使得 MOS電晶體的臨界値電壓Vt些微不同之虞。但，因爲增 益不受各MOS電晶體的臨界値電壓Vt等的影響，所以可 使被並設之讀出用的放大電路的增益一致。 (b) 在使用運算放大器的逆相輸出放大器時，雖增益 決定用負反饋電阻會使作爲放大電路的輸入阻抗降低，但 就第4實施形態的放大電路而言，因爲輸入阻抗是MOS 電晶體的閘極輸入阻抗，所以可將作爲放大電路的輸入阻 抗維持於高阻抗。 (c) 雖利用二極體阻抗，但各MOS電晶體在視爲飽和 動作的動作範圍，線形性會被確保，不會產生波形變形。 (d) 若使負荷用與源極阻抗用的MOS電晶體的構造一 致’則從低頻到高頻，負荷阻抗與源極側阻抗的比不會變 化’從低頻到高頻，可取得平坦的增益特性。 (e) 由於不需要像運算放大器電路那樣從輸出往輸入 白勺迴路負反饋電路，因此不會有振盪之虞。 -38- 201003090 (〇由於不需要從輸出往輸入的迴路負反饋電路，因 此可將輸入部的偏壓電壓、及輸出部的偏壓電壓設定成自 由的値。 (g) 由於可以N型（或P型）的單一型的電晶體所構 成，不使用電阻元件的電路’因此在IC化時，不需要P 型（或N型）的任一電晶體生成工程及電阻生成工程，可謀 求低製造成本化、短交貨化。 (h) 由於未使用比MOS電晶體還需要大面積的電阻元 件，所以在IC化時，相較於以往使用電阻元件的源極接 地放大電路，可小面積化（小形化）。 (i) 第1及第2差動放大MOS電晶體的動作電流I不 爲輸入直流偏壓電源V i d c的電壓所左右，根據吸入定電 流源Is來決定，因此不被電晶體的臨界値電壓Vt的變動 影響，高增益及動作電流的高安定容易倂存。 (j )藉由正相負荷電流與負相負荷電流來相抵，而電源 電流波動會變小，電源線雜訊的發生變小。 (k)在電源線間多段並列連接該差動放大電路，即使 遠離電源端子的差動放大電路的電源電壓依電源線電流及 電源線電阻而降低，照樣各段的差動放大電路皆可取得安 定的電壓增益。 (E)第5實施形態 其次，一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第5實施形態。第5實施形態是僅感測器電路 -39- 201003090 8內的放大電路與已述的實施形態有所不同，以下說 5實施形態的放大電路。第5實施形態的放大電路亦 動放大電路。 圖7是表示第5實施形態的差動放大電路的構成 路圖，對於和已述的圖面相同或對應部分附上相同或 符號顯不。 第5實施形態的差動放大電路40A是對第4實 態的差動放大電路40而言具有以下那樣的異同。 在圖7中，第5實施形態的源極接地放大電路 是構成解除第4實施形態的差動放大電路40之第1 2放大MOS電晶體Mia及Mlb的各汲極與該差動放 路的正負輸出端子V op及Von的連接、及與第1及 負荷用二極體化電晶體區塊42a、42b的連接，附加 電源Vdd連接共通端子之P通道的第1及第2電流 路43a及43b，對第1電流鏡電路43a的輸入連接第 大Μ Ο S電晶體Μ 1 a的汲極，在第1電流鏡電路4 3 a 出與第2負電源Veel之間連接第2負荷用二極體化 體區塊42b，將第2負荷用二極體化電晶體區塊42b 1電流鏡電路4 3 a的輸出連接端設爲該差動放大電路 的正輸出端子Vop，對第2電流鏡電路43b的輸入連 2放大Μ Ο S電晶體Μ1 b的汲極’在第2電流鏡電路 的輸出與第2負電源Veel之間連接第1負荷用二極 電晶體區塊42a，將第1負荷用二極體化電晶體區塊 的第2電流鏡電路4 3 b的輸出連接端設爲該差動放大 明第 爲差 的電 對應 施形 40A 及第 大電 第2 對正 鏡電 1放 的輸 電晶 的第 40A 接第 43b 體化 42a 電路 -40- 201003090 40A的負輸出端子Von。 由以上可明確，第5實施形態的差動放大電路40A 與第4實施形態的差動放大電路40的關係是和第2實施 形態的源極接地放大電路3 0 A與第1實施形態的源極接 地放大電路3 0的關係同樣，由第2實施形態的源極接地 放大電路3 0A及第4實施形態的差動放大電路40的說明 可理解動作，因此其動作說明省略。 但，針對第5實施形態的差動放大電路40A的增益 來簡單地補充說明。第5實施形態的差動放大電路40A 是可藉由第1及第2電流鏡電路43a及43b來電流放大， 若將電流倍率設爲k，則RML是形成Ι/Vk，在電流倍率 k，增益A是形成Vk倍，雖非上述式（18)，而是式（19)成 立，但與式（18)式時同樣，增益A是不受各MOS電晶體 的臨界値電壓Vt或偏壓電流的影響，對應於各M0S電晶 體的閘極大小與個數的比。 A = VkxnxV(LL/WL)/(V(Lsl/Wsl) + mxV(Ls/Ws)) ...(19) 藉由第5實施形態，亦可達成與第4實施形態同樣的效 果。 (F)第6實施形態 其次，一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第6實施形態。第6實施形態是僅感、測^胃足各 8內的放大電路與已述實施形態有所不同，以下f兌日月胃6 -41 - 201003090 實施形態的放大電路。 圖8是表示第6實施形態的放大電路的構成的 圖，對於和已述的圖面相同或對應部分附上相同或對 號顯示。 在圖8中，第6實施形態的放大電路是對差動放 路40B附加源極隨耦器電路44者。另外，亦可對第 施形態的差動放大電路40或第5實施形態的差動放 路40A附加源極隨耦器電路44。 第6實施形態的差動放大電路40B，對於第4實 態的差動放大電路40而言，是具有以下那樣的異同。 第6實施形態的差動放大電路40B是構成解除第 施形態的差動放大電路4 0的第1及第2放大Μ Ο S電 Mia及Ml b的汲極與負相輸出端子Von及正相輸出 Vop的連接，將負相輸出端子Von連接至第1疊接 電晶體Μ 2 a的汲極，將第1疊接Μ Ο S電晶體Μ 2 a的 連接至疊接閘極偏壓電源Vb，將第1疊接MOS電 M2a的源極連接至第1放大MOS電晶體Mia的汲極 正相輸出端子Vop連接至第2疊接MOS電晶體M2b 極，將第2疊接MOS電晶體M2b的閘極連接至疊接 偏壓電源Vb，將第2疊接MOS電晶體M2b的源極連 第2放大Μ Ο S電晶體Μ1 b的汲極，在第1及第2 MOS電晶體Mia及Mlb的源極間連接高域補償電容 在負相輸出端子Von與正相輸出端子Vop之間連接 去除電容CL。 電路 應符 大電 4實 大電 施形 4實 晶體 端子 MOS 聞極 晶體 ，將 的汲 閘極 接至 放大 Cp， 局域 -42- 201003090 另外’在不要高域補償時，亦可省略高域補償電容 Cp’在不要高域去除時，亦可省略高域去除電容cl。對 於上述第4實施形態的差動放大電路4 〇或第5實施形態 的差動放大電路40A，亦可附加高域補償電容Cp或高域 去除電容C L。 高域補償電容Cp亦可取代上述連接點的位置，連接 至第1及第2源極阻抗用二極體化電晶體區塊413及41b 內的任一個的二極體化電晶體的端子間，同樣，高域去除 用電容CL·亦可連接至第丨及第2負荷用二極體化電晶體 區塊42a及42b內的任一個的二極體化電晶體的端子間。 高域補償特性及高域去除特性會依照電容的連接位置及電 容値而變化。 高域補償電容Cp或高域去除電容CL的機能是與上 述第4實施形態者同樣。 在差動放大電路中，亦可對正輸出Vop端子及負輸 出V ο η端子附加源極隨耦器電路或整流電路，圖8是表 示連接源極隨耦器電路44的例子。 在差動放大電路40Β的正相輸出端子Vop連接源極 隨輔器電路44的正相輸入端子 Vipl，在差動放大電路 40B的負相輸出端子Von連接源極隨耦器電路44的負相 輸入端子Vinl。 源極隨耦器電路44是具有正相用及負相用的2個源 極隨耦器電路。 源極隨耦器電路44是構成將在此源極隨耦器電路44 -43- 201003090 的正相輸入端子Vipl及負相輸入端子Vinl的一方連接閘 極的源極隨耦器MO S電晶體M3 b、M3 a的汲極連接至第 2正電源Vddl，在源極隨耦器MOS電晶體M3b、M3a的 源極與接地間連接源極隨耦器負荷定電流源Ida、Idb，將 源極隨耦器MOS電晶體M3b的源極設爲源極隨耦器電路 44的正相輸出Vopl，將源極隨耦器MOS電晶體M3a的 源極設爲源極隨耦器電路44的負相輸出Von 1。另外，與 第3實施形態同樣，亦可在源極隨耦器負荷定電流源 Ida、Idb分別並列連接電壓保持電容。 第6實施形態的源極隨耦器電路44亦與第3實施形 態的源極隨耦器·整流電路3 4同樣，作爲高輸入阻抗、低 輸出阻抗的電壓緩衝電路動作，且具有使直流電位位移的 電平位移電路機能。 若依據第6實施形態，則有關差動放大動作面’可達 成與第4實施形態同樣的效果’有關高域補償電容C p或 高域去除電容C L的機能或源極隨耦器電路4 4的機能 面，可達成與第3實施形態同樣的效果。 (G)第7實施形態 其次，一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第7實施形態。第7實施形態是僅感測器電路 8內的放大電路與已述的實施形態有所不同’以下說明第 7實施形態的放大電路。 -44- 201003090 (G -1)第7實施形態的構成 圖9是表示第7實施形態的放大電路的構成的電路 圖，對於和已述的圖面相同或對應部分附上相同或對應符 號顯示。 在圖9中，第7實施形態的放大電路50是對具有差 動放大部52及吸入定電流源53的差動放大電路5 1附加 源極隨耦器電路4 4者。 以下是省略對源極隨耦器電路44的說明，針對差動 放大電路5 1來說明。 差動放大電路51是具有差動放大部52、吸入定電流 源53、及電源電平位移二極體化電晶體MLs。差動放大 部5 2是相當從差動放大電路構成去除吸入定電流源5 3的 部分。第7實施形態的吸入定電流源5 3及電源電平位移 二極體化電晶體MLs是具有對含源極隨耦器電路44內的 MOS電晶體M3 a、M3b的放大電路50內的電晶體的臨界 値電壓Vt的變動之輸出直流偏壓電壓補償的機能。 差動放大部52是在將閘極設爲該差動放大電路51的 正相輸入端子Vip之第1差動放大MOS電晶體Mia的源 極與吸入定電流源端子Is之間連接第1負反饋用源極電 阻Rsa，在第1差動放大MOS電晶體Mia的汲極與正電 源端子Vd之間連接第1負荷電阻RLa，在將閘極設爲該 差動放大電路50的負相輸入端子Vin之第2差動放大 MOS電晶體Mlb的源極與吸入定電流源端子Is之間連接 第2負反饋用源極電阻Rsb，在第2差動放大MOS電晶 -45 - 201003090 體Mlb的汲極與正電源端子vd之間連接第2負 RLb，將第1負荷電阻RLa的第1差動放大MOS Mia(汲極）連接端設爲該差動放大電路50的負相輸 Von，將第2負荷電阻RLb的第2差動放大MOS Μ 1 b (汲極）連接端設爲該差動放大電路5 1的正相輸 V ο p。 並且，在正電源Vdd與差動放大部52的正電 Vd之間，以連接閘極及汲極的電源電平位移二 Μ Ο S電晶體M L s能夠形成順方向偏壓的方式連接。 吸入定電流源5 3是構成在差動放大部5 2的吸 流源端子Is連接汲極的定電流源輸出MOS電晶體 源極與負電源V e e之間連接定電流設定電阻R s s， 流源輸出MOS電晶體Mis的閘極及定電流源電 Μ Ο S電晶體M i s s的源極連接至定電流源電平位移 偏壓定電流源Iss，在定電流源電平位移MOS M i s s的閘極連接定電流源電路閘極偏壓電源v b i， 流源電平位移Μ O S電晶體M i s s的汲極連接第3 Vdd2。 (G-2)第7實施形態的動作 有關第7實施形態的放大電路的差動放大動作 隨耦器電路動作是可由上述的說明來理解，因此 明。 以連接於正電源V d d與差動放大部5 2的正電 荷電阻 電晶體 出端子 電晶體 出端子 源端子 極體化 入定電 Mis的 將定電 平位移 電晶體 電晶體 在定電 正電源 及源極 省略說 源端子 -46- 201003090

Vd之間的電源電平位移二極體化MOS電晶體MLs的順方 向偏壓電壓、和對差動放大部52的吸入定電流源端子Is 連接汲極的定電流源輸出Μ Ο S電晶體M i s的閘極與源極 間的電壓能夠形成相等的方式設定，以連接於第1及第2 差動放大MO S電晶體Μ 1 a及Μ 1 b的各汲極與正電源端子 Vd之間的第1及第2負荷電阻RLa及RLb的無信號時的 端子間電壓、和定電流源輸出MO S電晶體M i s的源極與 負電源Vee之間定電流設定電阻RSS的端子間電壓能夠形 成相等的方式設定。 具體而言，在電源電平位移二極體化MOS電晶體 MLs與定電流源輸出MOS電晶體Mis是流有相同的電 流，所以同閘極寬、同閘極長、同臨界値電壓Vt的MOS 電晶體在第1及第2負荷電阻RLa及RLb是流有流至定 電流設定電阻 Rss的電流的一半的電流，所以爲 RLa = RLb = 2xRss。 藉由以上的設定，正電源Vdd與差動放大部52的正 負輸出端子Vop及Von之間的電位差、和定電流源電平 位移MOS電晶體Miss的源極電位Vblo與負電源Vee之 間的電位差，是無關電晶體的臨界値電壓Vt的變動，如 式（2 0)所示，經常形成相等。在以下是將式（20)的關係稱 爲條件1。

Vdd-Vop = Vdd-Von = Vblo-Vee ...(20)(條件 1) 又，若將定電流源電平位移Μ Ο S電晶體M i s s及第 -47- 201003090 1、第2源極隨耦器MOS電晶體M3a、M3b的閘極長 成相等，將第1、第2源極隨耦器MOS電晶體M3 a、 與定電流源電平位移MOS電晶體Miss的閘極寬比、 1、第2源極隨耦器負荷定電流源Ida、Idb的輸出 Ida、Idb與定電流源電平位移電晶體偏壓定電流源Is 輸出電流Iss的電流比設定成相等，則如式（21)所示 1及第2源極隨耦器MOS電晶體M3a、M3b的閘極 極間的電壓、和定電流源電平位移MOS電晶體Miss 極與源極間的電壓會形成相等。

Vipl-Vopl=Vinl-Vonl=Vbl-Vblo ...(21) 因爲 Vipl=Vop、Vinl=Von，所以式（21)可如式 那樣改寫。在以下是將式（22)的關係稱爲條件2。

Vop-Vopl=Von-Vonl=Vbl-Vblo ...(22)(條件 2) 若將上述式（20)及式（22)的各邊予以分別加算， 取得式（23)，若設爲 Vol=V〇pl=Vonl，則式（23)可 (2 4)那樣變形。

Vdd-Vopl=Vdd-Vonl=Vbl-Vee ...(23)

Vol=Vdd-Vbl+Vee ... (24) 亦即，無關電晶體的臨界値電壓Vt的變動，可 電源Vdd與源極隨耦器電路44的正負輸出端子Vo] V〇n 1之間的電位差經常相等於定電流源電路閘極偏 設定 M3b 和第 電流 ;s的 ，第 與源 的閘 (22) 則可 如式 使正 1及 壓電 -48 - 201003090 源Vb 1與負電源Vee間的電位差。 由於差動放大部5 2與吸入定電流源5 3間 補償（上述條件1 )、及對源極隨耦器電路4 4內 隨耦器電路的電平位移電壓之補償（上述條件 行，因此可使差動放大部5 2、吸入定電流源 耦器電路4 4的Μ Ο S電晶體最適大小化（性能） 將第7實施形態的放大電路’如圖6的模 源線間多數並列連接時，正電源Vd d的正電 電源V e e的負電源電流是處於比例關係，在定 閘極偏壓電源 Vb 1是未有電源電流流動。因 源電路閘極偏壓電源Vb 1的電源線的電壓在 樣。 另一方面，因爲在正電源Vdd線與負電ί 各電源電流流動，所以正電源線的電壓是隨 端，電位會藉電源線電流與電源線電阻的電 低，且負電源線的電壓是隨著離開給電端，電 線電流與電源線電阻的電壓降下而上昇（電流 正電源及負電源爲逆向），若設定成正電源線 電阻與負電源線的單位長的電阻的比、和流至 源線的電流比爲反比例，則正電源線的電壓 △ Vdd與負電源線的電壓上昇的電壓AVee會 若將此關係 AVdd = AVee適用於上述式（24)， (2 5 )，可知與來自給電端的距離無關，差動放 出偏壓Vo 1會形成一定，亦即與電晶體的臨 1的偏壓電壓 的2個源極 2)可獨立進 5 3及源極隨 〇 :式般，在電 源電流與負 :電流源電路 此，定電流 哪裡都是一 原V e e線有 著離開給電 壓降下而降 位會藉電源 的方向是在 的單位長的 該等正負電 下降的電壓 形成相等。 則可取得式 大電路的輸 界値電壓V t -49- 201003090 的變動及來自給電端的距離無關，差動放大電路的輸出偏 壓Vol會形成一定。

Vol=Vdd-AVdd-Vbl+Vee + AVee = Vdd-Vb 1 +Vee ... (25) (G-3)第7實施形態的效果 若根據第7實施形態的放大電路5 0，則可取得以下 的效果（a)〜（c)，其結果，若利用第7實施形態的感測器 基板及檢查裝置，則可實行比以往更高精度的檢查。 (a) 即使MOS電晶體的臨界値電壓Vt變動’還是可 取得無輸入時的整流輸出直流偏壓電壓經常一定的差動放 大電路。 (b) 在電源線間多段並列連接差動放大電路時’可取 得一雖因電源線電流及電源線電阻所造成的電壓降下’遠 離電源端子的放大電路的電源電壓會降低’但對於此電源 電壓降低，無輸入時的輸出直流偏壓電壓不會變動之差動 放大電路。 (c) 由於對MOS電晶體的臨界値電壓Vt的變動之差 動放大部52與吸入定電流源53間的偏壓電壓補償（上述 條件1)、及對源極隨耦器電路4 4內的2個源極隨稱器電 路的電平位移電壓之補償（上述條件2)可獨立進行’因lit 可使差動放大部52、吸入定電流源53及源極隨親器電路 44的MOS電晶體最適大小化（性能）。 -50- 201003090 (Η)第8實施形態 其次’一邊參照圖面一邊說明本發明的感測器基 檢查裝置的第8實施形態。第8實施形態是僅感測器 8內的放大電路與已述的實施形態有所不同，以下說 8實施形態的放大電路。 圖1 〇是表示第8實施形態的放大電路的構成的 圖，對於和已述的圖面相同或對應部分附上相同或對 號顯示。 第8實施形態的放大電路50Α與第7實施形態 大電路作比較，是具有以下那樣的異同。 在第8實施形態的放大電路5 0 Α中，是除去第 施形態的放大電路50的差動放大部52的第1負反饋 極電阻Rsa，將第1差動放大MOS電晶體Μ1 a的源 爲第1吸入定電流源端子Isa，且除去差動放大部52 2負反饋用源極電阻Rsb，將第2差動放大MOS電 Μ1 b的源極設爲第2吸入定電流源端子Isb，在第1 2差動放大Μ Ο S電晶體Μ 1 a及Μ 1 b的源極間連接源 阻Rs，而構成差動放大部52A。 並且，在第8實施形態的放大電路5 〇 A中，是 第7實施形態的放大電路50的定電流源輸出MOS電 Mis及定電流設定電阻Rss，在第1吸入定電流源端g 連接汲極的第1定電流源輸出MOS電晶體Misa的源 負電源Vee之間連接第1定電流設定電阻Rssa，且在 吸入定電流源端子Isb連接汲極的第2定電流源輸出

板及 電路 明第 電路 應符 的放 7實 用源 極設 的第 晶體 及第 極電 除去 晶體 -Isa 極與 第2 MOS -51 - 201003090 電晶體Mi sb的源極與負電源Vee之間連接第2定電流設 定電阻Rssb，將第1及第2定電流源輸出MOS電晶體 Misa及Misb的各閘極及定電流源電平位移MOS電晶體 Miss的源極連接至定電流源電平位移電晶體偏壓定電流 源I s s，而構成吸入定電流源5 3 A。 在第8實施形態的放大電路50A中，設定成電源電 平位移二極體化Μ Ο S電晶體M L s的順方向偏壓電壓與第 1、第2定電流源輸出MOS電晶體Misa、Misb的各閘極 與源極間的電壓會形成相等，設定成第1、第2負荷電阻 RLa、RLb的無信號時的端子間電壓與第1及第2定電流 設定電阻R s s a、R s s b的端子間電壓會形成相等。 具體而言，流至電源電平位移二極體化MOS電晶體 ML s的電流的一半的電流會流至第1及第2定電流源輸出 MOS電晶體Misa及Misb，所以將電源電平位移二極體化 MOS電晶體MLs的閘極寬設定成第1及第2定電流源輸 出Μ Ο S電晶體M i s a及M i s b的閘極寬的2倍，設爲同閘 極長、同臨界値電壓Vt的M OS電晶體，使能夠流動等於 第1及第2負荷電阻RLa及RLb、和第1及第2定電流設 定電阻Rssa及Rssb的電流，設成RLa = RLb = Rssa = Rssb。 藉由以上的設定，正電源Vdd與差動放大部的正負 輸出端子V ο p及V ο η之間的電位差、和定電流源電平位 移Μ 0 S電晶體M i s s的源極電位V b 1 〇與負電源V e e之間 的電位差，是無關電晶體的臨界値電壓Vt的變動，經常 形成相等，上述的條件1會成立。 -52- 201003090 第8實施形態的放大電路5 Ο A亦與第7實 放大電路5 0同樣，條件2是成立。 若使上述條件1與條件2同時成立，則與第 態的放大電路50同樣，可使正電源Vdd與第1 極隨耦器電路的正負輸出端子Vopl及Von 1之 差，無關電晶體的臨界値電壓Vt的變動，可經 電流源電路閘極偏壓電源 Vb 1與負電源 Vee 差。 根據第8實施形態也可取得與上述第7實施 的效果。 (I)第9實施形態 其次，一邊參照圖面一邊說明本發明的感測 檢查裝置的第9實施形態。第9實施形態是僅感 8內的放大電路與已述的實施形態有所不同，以 9實施形態的放大電路。 圖1 1是表示第9實施形態的放大電路的構 圖，對於和已述的圖面相同或對應部分附上相同 號顯示。 第9實施形態的放大電路5 0B與第7實施形 電路5 0作比較，是具有以下那樣的異同。 在第9實施形態的放大電路5 0 B中，是除去 形態的放大電路50的定電流源輸出MOS電晶體 電流設定電阻Rss與定電流源電平位移電晶體偏 施形態的 7實施形 及第2源 間的電位 常等於定 間的電位 形態同樣 器基板及 測器電路 下說明第 成的電路 或對應符 態的放大 第7實施 M i s、定 壓定電流 -53- 201003090 源Iss、及源極隨耦器電路44的第1及第2源極隨耦器負 荷定電流源Ida及Idb。 在第9實施形態的放大電路50B中，是對定電流源電 平位移MOS電晶體Miss的源極連接第2基準定電流設定 電阻Rsss的一端，對此第2基準定電流設定電阻Rsss的 另一端連接：（1 )連接成爲電流鏡電路的輸入端子的閘極 及汲極，對負電源Vee連接成爲該電流鏡電路的共通端子 的源極之定電流設定二極體化MOS電晶體Mi si、（2)對差 動放大部53的吸入定電流源端子Is連接汲極，將閘極連 接至該電流鏡電路的輸入端子，將源極連接至該電流鏡電 路的共通端子之第1電流鏡電流輸出MOS電晶體Mm 1、 (3)對第1源極隨耦器MOS電晶體M3a的源極連接汲極， 將閘極連接至該電流鏡電路的輸入端子，將源極連接至該 電流鏡電路的共通端子之第2電流鏡電流輸出MOS電晶 體Mm2、及（4)對第2源極隨耦器MOS電晶體M3b的源 極連接汲極，將閘極連接至該電流鏡電路的輸入端子，將 源極連接至該電流鏡電路的共通端子之第3電流鏡電流輸 出MOS電晶體Mm3。 在第9實施形態的放大電路5 0B中，將電源電平位移 二極體化Μ Ο S電晶體M L s的順方向偏壓電壓與電流鏡電 路的定電流設定二極體化MOS電晶體Misl的順方向偏壓 電壓設定成相等，將第1及第2負荷電阻RLa及RLb的 無信號時的端子間電壓與第2基準定電流設定電阻Rsss 的端子間電壓設定成相等。 -54- 201003090 或，將第1及第2源極隨耦器MOS電晶體M3a及 Μ 3 b的閘極與源極間的電壓、和電流鏡電路的定電流設定 二極體化Μ 〇 S電晶體M i s 1的順方向偏壓電壓設定成相 等，將電源電平位移二極體化M 〇 S電晶體M L s的順方向 偏壓電壓、和定電流源電平位移M〇S電晶體Miss的聞極 與源極間的電壓設定成相等’將第1及第2負荷電阻RLa 及RLb的無信號時的端子間電壓、和第2基準定電流設 定電阻Rsss的端子間電壓設定成相等。 具體而言’使電晶體的閘極長及臨界値電壓V t形成 相同，閘極寬是與所欲流動的電流値成比例變大，電阻値 是形成所欲流動的電流比之反比例。 藉由以上，與第7實施形態的放大電路50同樣’可 使正電源 Vdd與源極隨耦器電路· 44B的正負輸出端子

Vopl及Vonl之間的電位差，無關電晶體的臨界値電壓 Vt的變動，經常等於定電流源電路閘極偏壓電源Vb 1與 負電源V e e間的電位差。 (J)第1 〇實施形態 其次，一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第1 〇實施形態。第1 0實施形態是僅感測器電 路8內的放大電路與已述的實施形態有所不同’以下說明 第1 〇實施形態的放大電路。第1 0實施形態的放大電路是 附全波整流電路的差動放大電路。 -55- 201003090 (J-1)第10實施形態的構成 圖1 2是表示第1 〇實施形態的放大電路的構成的電路 圖，對於和已述的圖面相同或對應部分附上相同或對應符 號顯示。 第1 〇實施形態的放大電路6 0是將第7實施形態的放 大電路50的源極隨耦器電路44置換成全波整流電路61 的附全波整流電路的差動放大電路。亦即，將被連接至差 動放大部52的正負輸出V op及Von之源極隨耦器電路44 置換成從第1及第2輸入端子Vinl及V ip 1輸入的全波整 流電路6 1。 全波整流電路6 1是除去源極隨耦器電路44的第2源 極隨耦器負荷定電流源Idb，連接第1及第2源極隨耦器 MOS電晶體M3a及M3b的源極間而作爲全波整流輸出端 子Vo 1，在此全波整流輸出端子Vo 1與接地間，附加連接 電壓保持電容Ch者。 (J-2)第10實施形態的動作 有關第1 〇實施形態的放大電路60之差動放大電路動 作、或對MOS電晶體的臨界値電壓Vt變動（全波整流輸 出Vo 1的無輸入時）之直流偏壓電位的補償動作，是與上 述第7實施形態的放大電路5 0同樣，省略其詳細說明。 此第1 〇實施形態的全波整流電路6 1是融合對應於第 1輸入端子Vinl的源極隨耦器.整流電路（參照上述圖4) 與對應於第2輸入端子Vipl的源極隨耦器·整流電路者。 -56- 201003090 亦即’結合2個的源極隨耦器·整流電路的輸出，將2個 的源極隨耦器負荷定電流源Ida及Idb彙整成1個，而重 新設爲Ida，同樣，將2個的電壓保持電容Cha及Chb彙 整成1個’而重新設爲電壓保持電容Ch者，2個的輸入 電壓Vilp及Viln的高電位會形成有效，而形成低的電位 側被無視的動作，由於2個的輸入電壓V i 1 p及V i 1 η爲差 動信號，因此形成全波整流動作。 與第7實施形態同樣，由於對MOS電晶體的臨界値 電壓Vt的變動之差動放大部52與吸入定電流源53間的 偏壓電壓補償（上述條件1 )、及對全波整流電路6 1的源極 隨耦器MOS電晶體的電平位移電壓之補償（上述條件2)可 獨立進行，因此可使差動放大部52、吸入定電流源53及 全波整流電路6 1的Μ Ο S電晶體最適大小化（性能）。 又，如圖13的模式所示，在電源線間多段並列連接 第1 〇實施形態的放大電路60時，雖因電源線電流及電源 線電阻所造成的電壓降下，遠離電源端子的放大電路60 的電源電壓會降低，但與在第7實施形態所說明同樣，對 於電源電壓降低，全波整流輸出 Vo 1的無輸入時的直流 偏壓電位會被補償而不變動，形成差動放大動作、全波整 流動作。 (J-3)第10實施形態的效果 若根據第1 〇實施形態的放大電路6 0，則可取得以下 的效果U)〜（c)，其結果，若利用第7實施形態的感測器 -57- 201003090 基板及檢查裝置，則可實行比以往更高精度的檢查。 (a) 可對即使差動放大電路5 1的Μ 0 S電晶體的臨界 値電壓V t變動’無輸入時的整流輸出直流偏壓電壓還是 會經常一定的差動放大動作附加全波整流動作。 (b) 在電源線間多段並列連接第1 〇實施形態的放大電 路60時，可對雖因電源線電流及電源線電阻所造成的電 壓降下，遠離電源端子的放大電路的電源電壓會降低，但 對於此電源電壓降低，無輸入時的輸出直流偏壓電壓不會 變動之差動放大動作附加全波整流動作。 (c) 由於對MOS電晶體的臨界値電壓Vt的變動之差 動放大部5 2與吸入定電流源5 3間的偏壓電壓補償（上述 條件1 )、及對全波整流電路6 1的源極隨耦器MO S電晶體 的電平位移電壓之補償（上述條件2)可獨立進行，因此可 使差動放大部52、吸入定電流源53及全波整流電路61 的Μ Ο S電晶體最適大小化（性能）。 (J-4)第10實施形態的變形實施形態 第1 〇實施形態的放大電路60是將第7實施形態的放 大電路50的源極隨耦器電路44置換成全波整流電路61 者，但亦可將第8或第9實施形態的放大電路5 0 A、5 0Β 的源極隨耦器電路44、44B置換成全波整流電路。 雖詳細說明省略，但圖1 4是表示將第8實施形態的 放大電路50A的源極隨耦器電路44置換成全波整流電路 61者，圖15是表示將第9實施形態的放大電路5 0B的源 -58- 201003090 極隨耦器電路44B置換成全波整流電 (K)第1 1實施形態 其次，一邊參照圖面一邊說明本 檢查裝置的第11實施形態。第π實 路8內的放大電路與已述的實施形 1 1實施形態的放大電路。第11實施 峰値保持電路的差動放大電路。所被 是附復位。 (K-1)第1 1實施形態的構成 圖16是表示第11實施形態的放 圖，對於和已述的圖面相同或對應部 號顯示。 第1 1實施形態的放大電路60 C 放大電路50的源極隨耦器電路44 62的附峰値保持電路的差動放大電 至差動放大部52的正負輸出Vop及 路44置換成從第1及第2輸入端子 峰値保持電路6 2。 第1 1實施形態的放大電路60C 的放大電路50的源極隨耦器電路44 耦器負荷定電流源Ida及Idb，連接j 器MOS電晶體M3a及M3b的源極間 路61B者。 發明的感測器基板及 施形態是僅感測器電 態相異，以下說明第 形態的放大電路是附 附加的峰値保持電路 大電路的構成的電路 分附上相同或對應符 是將第7實施形態的 置換成峰値保持電路 路。亦即，將被連接 Von之源極隨耦器電 Vinl及Vipl輸入的 是除去第7實施形態 的第1及第2源極隨 第1及第2源極隨耦 而設爲峰値保持輸出 -59- 201003090 端子V ο 1 ’在此峰値保持輸出端子V Ο 1與接地間，附加連 接電壓保持電容Ch，且附加連接根據來自開關驅動脈衝 信號源VpL的脈衝信號’間歇性地將連接至峰値保持輸 出端子Vol的電壓保持電容Ch的端子連接至峰値保持復 位偏壓電源V b 3的開關電路S w與限制此開關電路S w的 電流的電阻R〇之直列電路。 亦即，在第1 1實施形態的放大電路6 0 C是設置一將 源極隨耦器負荷定電流源Ida(參照圖1 2)所流動的定電流 Ida設爲0(削除），取而代之，根據來自開關驅動脈衝信號 源V p L的脈衝信號，間歇性地將連接至峰値保持輸出端 子Vo 1的電壓保持電容Ch的端子連接至峰値保持復位偏 壓電源Vb3之開關電路Sw。 圖1 6所示的附復位峰値保持電路6 2是模式性地顯示 者，具體的電路並非限於圖1 6所示的構成。 在第1 1實施形態的放大電路6 0 C是第1及第2源極 隨耦器MOS電晶體M3a及M3b的閘極與源極間的電壓會 大致從MOS電晶體的臨界値電壓Vt開始整流動作，因此 定電流源電平位移MOS電晶體Miss的閘極與源極間的電 壓也必須大致設爲Μ Ο S電晶體的臨界値電壓V t，將定電 流源電平位移電晶體偏壓定電流源I s s的輸出電流I s s儘 可能設爲小電流，且使定電流源電平位移MOS電晶體 Miss的閘極寬儘可能變大。 (K-2)第1 1實施形態的動作 -60- 201003090 有關第1 1實施形態的放大電路60 C之差動放大電路 動作、或對MOS電晶體的臨界値電壓Vt變動（峰値保持 輸出Vol的無輸入時）之直流偏壓電位的補償動作，是與 上述第7實施形態的放大電路50同樣，省略其詳細說 明。 此第1 1實施形態是將第7實施形態的放大電路5 0的 源極隨耦器電路44置換成峰値保持電路62，因此實行對 差動放大部5 2的輸出之附復位峰値保持動作。在開關電 路Sw的關閉時，保持差動放大部52的輸出Vop及Von 的峰値（檢測出峰値），在開關電路S w的開啓時，將峰値 檢測輸出復位成峰値保持復位偏壓電源Vb3的輸出電壓 値。另外，電阻R〇是用以在開關電路Sw形成開啓狀態 時，將流於此開關電路S w的復位電流限制於適當値者。 與第7實施形態同樣，由於對MO S電晶體的臨界値 電壓Vt的變動之差動放大部5 2與吸入定電流源5 3間的 偏壓電壓補償（上述條件1)、及對峰値保持電路62的源極 隨耦器MOS電晶體的電平位移電壓之補償（上述條件2)可 獨立進行，因此可使差動放大部5 2、吸入定電流源5 3及 峰値保持電路6 2的MO S電晶體最適大小化（性能）。 又，如上述圖1 3的模式所示，在電源線間多段並列 連接第1 1實施形態的放大電路60C時，雖因電源線電流 及電源線電阻所造成的電壓降下，遠離電源端子的放大電 路60的電源電壓會降低，但與在第3實施形態所說明同 樣，對於此電源電壓降低，峰値保持輸出Vo 1的無輸入 -61 - 201003090 時的直流偏壓電位會被補償而不變動，形成差動放大動 作、峰値保持動作。 (K-3)第1 1實施形態的效果 若依據第1 1實施形態的放大電路60C，則可達成以 下的效果（a)〜（c)，其結果，若利用第1 1實施形態的感測 器基板及檢查裝置，則可實行比以往更高精度的檢查。 (a) 即使差動放大電路51的MOS電晶體的臨界値電 壓Vt變動，還是可對無輸入時的峰値保持輸出的直流偏 壓電壓爲經常一定的差動放大動作附加峰値保持動作。 (b) 在電源線間多段並列連接第1 1實施形態的放大電 路6 0 C時，可對雖因電源線電流及電源線電阻所造成的電 壓降下，遠離電源端子的放大電路的電源電壓會降低，但 對於電源電壓降低，無輸入時的輸出直流偏壓電壓不會變 動之差動放大動作附加峰値保持動作。 (c) 由於對MOS電晶體的臨界値電壓Vt的變動之差 動放大部52與吸入定電流源53間的偏壓電壓補償（上述 條件1)、及對峰値保持電路62的源極隨耦器MOS電晶體 的電平位移電壓之補償（上述條件2)可獨立進行，因此可 使差動放大部52、吸入定電流源53及峰値保持電路62 的Μ Ο S電晶體最適大小化（性能）。 (Κ-4)第1 1實施形態的變形實施形態 第1 1實施形態的放大電路60C是將第7實施形態的 -62- 201003090 放大電路50的源極隨耦器電路44置換成峰値保持電路 6 2者，但雖圖示省略，亦可將第8或第9實施形態的放 大電路50A、50B的源極隨耦器電路44A、44B置換成峰 値保持電路6 2。 (L)第12實施形態 其次，一邊參照圖面一邊說明本發明的感測器基板及 檢查裝置的第1 2實施形態。第1 2實施形態是僅感測器電 路8內的放大電路與已述的實施形態相異，以下說明第 1 2實施形態的放大電路。第1 2實施形態的放大電路是將 第7實施形態的放大電路的電阻置換成二極體化電晶體區 塊者。 (L-1)第12實施形態的構成 圖1 7是表示第1 2實施形態的放大電路的構成的電路 圖’對於和已既述的圖面相同或對應部分附上相同或對應 符號顯示。 在圖17中，第12實施形態的放大電路70是對具有 差動放大部72及吸入定電流源73的差動放大電路7 1附 加源極隨耦器電路44者。 以下是對源極隨耦器電路44的說明省略，而說明有 關差動放大電路71。 差動放大電路71是與圖9所示的第7實施形態的差 動放大電路5 1同樣，具有差動放大部72、吸入定電流源 -63- 201003090 73、及電源電平位移二極體化電晶體MLs。 差動放大部72是具有與將第7實施形態的差動放大 部52的第1及第2負反饋用源極電阻Rsa及Rsb置換成 僅有限個（含〇個）直並列連接二極體化電晶體（連接閘極 與汲極而將汲極與源極間設爲二極體）來構成的第1及第 2源極阻抗用二極體化電晶體區塊4 1 a及4 1 b的同時，將 第7實施形態的差動放大部5 2的第1及第2負荷電阻 RLa及RLb置換成僅有限個直並列連接二極體化電晶體 (連接閘極與汲極而將汲極與源極間設爲二極體）來構成的 第1及第2負荷用二極體化電晶體區塊42a及42b同樣的 構成。 又，吸入定電流源7 3是具有與將第7實施形態的吸 入定電流源5 3的定電流設定電阻R s s置換成僅有限個直 並列連接二極體化電晶體（連接閘極與汲極而將汲極與源 極間設爲二極體）來構成的吸入定電流設定用二極體化電 晶體區塊7 4同樣的構成。 (L-2)第1 2實施形態的動作 以下簡單言及有關第1 2實施形態的放大電路70的特 徴動作。 電壓增益是與上述第4 (〜第6)的實施形態同樣’以 MOS電晶體的閘極大小、及各二極體化電晶體的個數來 決定，對於MO S電晶體的臨界値電壓Vt的變動不變動’ 且與第7(〜第9)的實施形態同樣，藉由使所對應的元件 -64 - 201003090 間的電壓降下一致，與第7 (〜第9)的實施形態同樣’即 使MOS電晶體的臨界値電壓Vt變動’也可取得無輸入時 的整流輸出直流偏壓電壓經常一定的差動放大電路。 以上的動作是與第4(〜第6)實施形態或第7(〜第9) 實施形態同樣，在電源線間多段並列連接第1 2實施形態 的放大電路7 0時（參照圖6 )，可取得一雖因電源線電流及 電源線電阻所造成的電壓降下，遠離電源端子的放大電路 的電源電壓會降低，但對於此電源電壓降低，電壓增益及 無輸入時的輸出直流偏壓電壓不會變動之放大電路’其結 果，在多段的全部放大電路70可取得一樣的電壓增益。 (L-3)第12實施形態的效果 若依據第1 2實施形態的放大電路70，則可達成以下 的效果（a)〜（i)，其結果，若利用第1 2實施形態的感測器 基板及檢查裝置，則可實行比以往更高精度的檢查。下記 的一部分效果是根據已述的實施形態所說明的理由而達成 者。 (a) 增益不受各MOS電晶體的臨界値電壓Vt或偏壓 電流的影響，可實現以各MO S電晶體的閘極大小及電晶 體個數的比所決定的差動放大動作。 (b) 在使用運算放大器的逆相輸出放大器時，雖增益 決定用負反饋電阻會使作爲放大電路的輸入阻抗降低，但 就此實施形態的放大電路而言，因爲輸入阻抗是MO S電 晶體的閘極輸入阻抗，所以可將作爲放大電路的輸入阻抗 -65- 201003090 維持於高阻抗。 (c) 雖利用二極體阻抗，但各M〇S電晶體 動作的動作範圍，線形性會被確保，不會產生 (d) 若使負荷用與源極阻抗用的MOS電晶 致’則從低頻到高頻，負荷阻抗與源極側阻抗 化，從低頻到高頻，可取得平坦的增益特性。 (e) 由於不需要像運算放大器電路那樣從 的迴路負反饋電路，因此不會有振盪之虞。 (f) 由於不需要從輸出往輸入的迴路負反 此可將輸入部的偏壓電壓、及輸出部的偏壓電 由的値。 (g) 由於可以N型（或P型）的單一型的 成’不使用電阻元件的電路，因此在IC化時 型（或N型）的任一電晶體生成工程及電阻生成 求低製造成本化、短交貨化。 (h) 與第4(〜第6)實施形態的實施形態同 所對應的元件間的電壓降下一致，即使MO S 界値電壓Vt變動，還是可取得無輸入時的整 偏壓電壓經常一定的差動放大電路。 (i) 在電源線間多段並列連接此實施形態 時，可取得一雖因電源線電流及電源線電阻所 降下，遠離電源端子的放大電路的電源電壓會 於該電源電壓降低，電壓增益及無輸入時的輸 電壓不會變動之放大電路。 在視爲飽和 波形變形。 體的構造一 的比不會變 輸出往輸入 饋電路，因 壓設定成自 電晶體所構 ，不需要P 工程，可謀 樣，藉由使 電晶體的臨 流輸出直流 的放大電路 造成的電壓 降低，但對 出直流偏壓 -66 - 201003090 (L-4)第12實施形態的變形實施形態 圖18是表示將第12實施形態的放大電路70部分變 形的放大電路70A的電路圖。 放大電路7〇A是在第12實施形態的放大電路70 中，將連接正電源Vdd與差動放大部72的正電源端子Vd 之間所連接的閘極及汲極的電源電平位移二極體化MO S 電晶體ML s分成第1及第2電源電平位移二極體化MO S 電晶體MLs a及ML sb，且予以分別作爲負荷元件，附加 於各個第1及第2負荷用二極體化電晶體區塊42a及 42b ° 藉由此放大電路70A，亦可達成與第12實施形態的 放大電路70同樣的效果。 圖1 9是表示將第1 2實施形態的放大電路70部分變 形的放大電路7 0 B的電路圖。 放大電路70B是與放大電路7 0A同樣，將第12實施 形態的放大電路70的電源電平位移二極體化MOS電晶體 MLs分成第1及第2電源電平位移二極體化MOS電晶體 MLsa 及 MLsb。 並且’放大電路70B是在放大電路70A中，除去（1) 定電流源輸出MOS電晶體Mis、及有限個直並列連接二 極體化電晶體Mis 1〜Mis3來構成的吸入定電流設定用二 極體化電晶體區塊74、及定電流源電平位移電晶體偏壓 定電流源Iss、及源極隨耦器電路44的第1、第2源極隨 -67- 201003090 耦器負荷定電流源Ida、I db，取而代之’（2)對定電流源 電平位移MOS電晶體Miss的源極連接有限個直並列連接 二極體化電晶體M i s 2〜M i s 4 (連接閘極與汲極而將汲極與 源極間設爲二極體）來構成的基準定電流設定用二極體化 電晶體區塊75的一端，（3)對基準定電流設定用二極體化 電晶體區塊75的另一端連接：（3-1)連接成爲電流鏡電路 的輸入端子的閘極及汲極，對負電源Vee連接成爲此電流 鏡電路的共通端子的源極之定電流設定二極體化MOS電 晶體MiSl、（3-2)對差動放大部72A的吸入定電流源端子 Is連接汲極，將閘極連接至該電流鏡電路的輸入端子，將 源極連接至該電流鏡電路的共通端子的第1電流鏡電流輸 出MOS電晶體Mml、（3-3)對第l源極隨耦器MOS電晶 體M3 a的源極連接汲極，將閘極連接至該電流鏡電路的 輸入端子，將源極連接至該電流鏡電路的共通端子之第2 電流鏡電流輸出MOS電晶體Mm2、及（3-4)對第2源極隨 耦器MOS電晶體M3b的源極連接汲極，將閘極連接至該 電流鏡電路的輸入端子，將源極連接至該電流鏡電路的共 通端子之第3電流鏡電流輸出MOS電晶體Mm3，而構 成。 基準定電流設定用二極體化電晶體區塊7 5是對應於 圖1 1所示的第9實施形態的基準定電流設定電阻R s s s 者。 因此，放大電路7 0 B的吸入定電流源7 3 B及源極隨 耦器電路4 4 B的作用效果是與第9實施形態同樣。 -68- 201003090 (Μ)第13實施形態 其次，一邊參照圖面一邊說明本發 檢查裝置的第1 3實施形態。第1 3實施 路8內的放大電路與已述的實施形態 1 3實施形態的放大電路。 圖20是表示第1 3實施形態的放大 圖，對於和已述的圖面相同或對應部分 號顯示。 第1 3實施形態的放大電路8 0是將 實施形態的第1變形實施形態的放大霄 耦器電路44置換成全波整流電路61者 全波整流電路61是具有與圖12戶月 態的放大電路60的全波整流電路6 1同 樣的作用效果。 即使MOS電晶體的臨界値電壓Vt 益及無輸入時的整流輸出直流偏壓電壓 作是與第1 2實施形態或其變形實施形 至差動放大部72A的正負輸出Vop及 電路44置換成從第1及第2輸入端子 的全波整流電路6 1，藉此由單純的差丨 附全波整流電路的差動放大電路的動作 與第1 2實施形態或其變形實施形 間多段並列連接放大電路時（參照圖1 3 ) 明的感測器基板及 形態是僅感測器電 相異，以下說明第 電路的構成的電路 附上相同或對應符 圖1 8所示的第1 2 i路7 0 A的源極隨 〇 :示的第1 〇實施形 樣的構成，達成同 變動，照樣電壓增 經常形成一定的動 態同樣，將被連接 Von之源極隨耦器 V i η 1及V i p 1輸入 勖放大動作變更成 〇 態同樣，在電源線 ，可取得一雖因電 -69- 201003090 源線電流及電源線電阻所造成的電壓降下，遠離電源端子 的放大電路的電源電壓會降低，但對於此電源電壓降低’ 電壓增益及無輸入時的輸出直流偏壓電壓不會變動之附全 波整流電路的差動放大電路。 藉由第13實施形態的放大電路80，也可達成與第12 實施形態同樣的效果，且可將輸出設爲全波整流輸出’其 結果，若利用第1 3實施形態的感測器基板及檢查裝置’ 則可實行比以往更高精度的檢查。 第1 3實施形態的放大電路8〇是將圖1 8所示的第1 2 實施形態的第1變形實施形態的放大電路7 0 A的源極隨 耦器電路4 4置換成全波整流電路6 1者，但亦可進行往其 他電路的置換。 圖2 1是表示將第1 2實施形態的第2變形實施形態的 放大電路70B的源極隨耦器電路44B置換成全波整流電 路61B的放大電路80 A (對第13實施形態的第1變形實施 形態），圖22是表示將第1 2實施形態的第1變形實施形 態的放大電路7 0 A的源極隨耦器電路4 4置換成附復位峰 値保持電路62的放大電路80B(對第13實施形態的第2 變形實施形態）。 有關圖21所示的放大電路80A或圖22所示的放大 電路80B的動作或作用效果，可由已述的實施形態的說明 容易理解，因此其說明省略。 (N)其他的實施形態 -70- 201003090 在上述各實施形態的說明中’雖亦言及各種的變形實 施形態，但更可舉以下例示那樣的變形實施形態。 (N -1)對差動放大電路附加源極隨耦器電路、全波整 流電路或附復位峰値保持電路等的附加電路之放大電路是 只要符合以下的條件等即可’並非限於已述的實施形態' 或已述實施形態的變形實施形態。 在附加附加電路的放大電路中，對於Μ Ο S電晶體的 臨界値電壓vt、以及正負電源電壓Vdd及Vee的變動而 言，上述式（23)〜（2 5)經常成立爲重點，其前提是式（2 0) 及（22)所示的條件1及條件2成立。以下，再登載式（23) 〜（25)式、式（20)及（22)。

Vdd-Vopl=Vdd-Vonl=Vbl-Vee ... (23)

Vo 1 =Vdd-Vb 1 +Vee ... (24)

Vol=Vdd-AVdd-Vbl+Vee + AVee = Vdd-Vb 1 +Vee ... (25)

Vdd-Vop = Vdd-Von = Vblo-Vee ...(20)(條件 1) Vop-Vopl=Von-Vonl=Vbl-Vblo ...(22)(條件 2) 只要是使以上的條件1及條件2成立的電路構成，並非限 於上述放大電路的實施形態或其變形實施形態。 例如像圖2 3所示的第1 4實施形態的放大電路9 0那 樣’若將定電流源電平位移電晶體偏壓定電流Iss的値與 差動放大部的吸入定電流Is的値設爲同値，將定電流源 輸出MOS電晶體Mis的任務設成使兼具定電流源電平位 -71 - 201003090 移電晶體Miss的構成，則第1及第2源極隨耦器MOS電 晶體M3 a及M3b的各閘極與源極間電壓’並非是定電流 源電平位移電晶體M i s s的閘極與源極間的電壓’而是與 定電流設定用二極體化電晶體區塊（在圖23是Misl〜 Mis4)的任一個的二極體電壓相等’剩下的定電流設定用 二極體化電晶體的二極體電壓與定電流源電平位移電晶體 Miss的閘極與源極間的電壓的和是只要與負荷用二極體 化電晶體區塊（在圖23是MLsa〜ML3a、或MLsb〜ML3b) 的二極體電壓的和相同即可。 又，亦可爲定電流源電平位移電晶體M i s s的閘極與 源極間的電壓、和第1及第2源極隨耦器MOS電晶體 M3a及M3b的各閘極與源極間電壓形成相同，定電流設 定用二極體化電晶體區塊（在圖23是從Misl〜Mis4)的二 極體電壓和、與負荷用二極體化電晶體區塊（在圖23是 MLsa〜ML3a、或MLsb〜ML3b)的二極體電壓和形成相同 之構成。 又，亦可例如圖24所示的第1 5實施形態的放大電路 9 1那樣，相反的，從往差動放大部之吸入定電流Is的生 成電路的定電流I s，利用電流鏡電路來生成定電流源電平 位移電晶體偏壓定電流Iss、或第1及第2源極隨親§5 MOS電晶體M3a及M3b的源極隨耦器負荷定電流Ida及 I d b 0 又，當輸出部不是源極隨耦器輸出電路構成’而是全 波整流電路構成、或附復位峰値保持電路時’第1及第2 -72- 201003090 源極隨耦器MOS電晶體M3 a及M3b的源極隨耦器負荷電 流Ida會形成微小電流，因此定電流源電平位移Μ0 S電 晶體miss的定電流Iss也會形成微小電流。如此的情況， 像圖2 5所示的第1 6實施形態的放大電路9 2那樣，亦可 附加一第2基準定電流生成電路，其係生成差動放大部之 比較大的吸入定電流Is與微小電流之定電流源電平位移 MOS電晶體miss的定電流Iss的中間性的第2基準定電 流Isss’利用電流鏡電路，根據此第2基準電流Isss來生 成差動放大部的吸入定電流I s、定電流源電平位移MO S 電晶體M i s s的定電流I s s、及第1及第2源極隨耦器 MOS電晶體M3a及M3b的源極隨耦器負荷電流Ida。 圖2 5所示的第1 6實施形態的放大電路92的想法， 亦可適用於第4〜第9實施形態那樣的電阻與MOS電晶 體混在時，圖2 6是表示所適用的第1 7實施形態的放大電 路93。在放大電路93是配合差動放大電路吸入定電流源 側的第2基準定電流設定電阻RSSS的電壓降下與負荷側 的電阻RLa及RLb的電壓降下，且在差動放大電路吸入 定電流源側的定電流源電平位移MOS電晶體Miss的源極 電位Vblo與負電源Vee間，連接第2定電流源電平位移 MOS電晶體Misss與電流鏡電流基準MOS電晶體Misl、 及2個的Μ Ο S電晶體，因此配合於此，負荷側的電源電 平位移二極體化MOS電晶體也連接MLsl與MLs2、及2 個分的MOS電晶體。 在條件1及條件2之中，最好所對應的電晶體的汲極 -73- 201003090 與源極間的偏壓電壓也配合。 (N-2)給予信號至本發明的感測器基板所設置的放大 電路的信號源，亦非限於上述各實施形態者’亦可適用以 下例示般的信號源。例如，將上述感測器基板上的感測器 電極所拾取的信號供給至放大電路時’只要是可視爲來自 以下所顯示等效電路的信號源的信號’而使能夠供給至放 大電路即可。 圖27所示的信號源是將對輸出連接輸入偏壓電阻Ri 的輸入直流偏壓電源Vide、及對輸出連接輸入DC去耦 (Decoupling)電容Ci的輸入交流信號源Vs予以並列連接 於接地與信號源輸出Vso之間的構成者。以該等電阻以 及電容Ci來構成高通濾波器。 圖2 8所示的信號源是將圖2 7所示的信號源的輸出設 爲正輸出Vspo，將輸入直流偏壓電源vidc的輸出設爲信 號源的負輸出Vsiio之不平衡型的差動信號源。 圖27及圖28所示的信號源的輸入偏壓電阻Ri亦可 爲輸入偏壓MOS電阻或輸入偏壓電阻用二極體化M0S電 晶體。圖2 9是將圖2 8所示的信號源的輸入偏壓電阻Ri 置換成輸入偏壓MOS電阻者。圖30是將圖28所示的信 號源的輸入偏壓電阻Ri構成爲輸入偏壓電阻用二極體化 MO S電晶體的直列電路者，圖3 1是將圖2 8所示的信號 源的輸入偏壓電阻Ri構成爲輸入偏壓電阻用二極體化 MOS電晶體的並列電路者。 具有差動放大部的上述各實施形態的放大電路是表示 -74- 201003090 放大來自交流信號源爲單相信號的不平衡型的差動信號源 的信號者’但亦可適用於放大來自交流信號源爲具有正相 輸出及負相輸出的平衡型的差動信號源的信號者。 在圖32〜圖36是顯示對應於上述各種不平衡型的差 動信號源之平衡型的差動信號源的構成。 (N-3)在上述各實施形態中，說明各種電流鏡電路， 但當然亦可適用其他構成的電流鏡電路。 例如’亦可適用圖3 7所示那樣的構成者。圖3 7是在 定電流源輸出Μ Ο S電晶體M i s的源極與負電源V e e之 間，連接以連接汲極與閘極而二極體化的複數個MO S電 晶體Mis 1〜Mi S3 (不限於3個）所構成的定電流設定用二極 體化電晶體區塊，將所被生成的定電流I s s流至連接閘極 與汲極而二極體化的電流鏡電流基準電晶體Mi s 1，對此 電流鏡電流基準電晶體Mis 1的閘極連接閘極，對該電流 鏡電流基準電晶體Mis 1的源極連接源極，對以由汲極輸 出定電流的電流鏡電流輸出MOS電晶體Mm 1〜Mm2所構 成的電流鏡電路更附加疊接Μ Ο S電晶體M i s 2、M m 1 a及 Mm2a之電流鏡電路，不限於該等的構成。 (N-4)上述各實施形態是顯示從第1及第2差動放大 MOS電晶體Mia及Mlb側吸入定電流的吸入定電流源爲 1個者，但如圖3 8所示，亦可爲具有2個的定電流源 者。 在圖3 8中，是將相當於以往的第1及第2負反饋用 源極電阻Rsa及Rsb的和的値之源極電阻Rs連接至第1 -75- 201003090 及第2差動放大MOS電晶體Mia及Mlb的源極 一的吸入定電流源分成2個，分別設爲流動以往 値Is的一半的吸入定電流之第丨及第2吸入定1 及Isb，連接至第1及第2差動放大M0S電晶; Mlb的各個源極而構成者。 在適用圖3 8所示那樣的2段積構成時，也 條件1及條件2成立。 若可置換上述各實施形態所示的吸入定電流 置換成其他實施形態所示的吸入定電流源。 進行與吸入定電流源近似的動作之電路，有 第2負反饋用源極電阻Rsa及Rsb的連接端與負 之間連接高電阻者，可予以適用。 (N - 5 )上述各實施形態的放大電路的各種電 一爲0V(接地連接），同電壓時，可共用1個的電 (N - 6 )亦可使上述各實施形態的放大電路的名 晶體的PN極性形成相反，即使使電源電壓關 反，還是可同樣動作。 (N-7)對於不含第1及第2疊接電晶體M2a 高域補償電容Cp或高域去除電容CL的各種實 構成，亦可附加第1及第2疊接電晶體M2a及 域補償電容Cp或高域去除電容CL。 (N-8)亦可對於正相及負相的2輸出的上述 態的放大電路，消除Vop端子或Von端子、或 子或Vonl端子的任一個而設爲單相輸出。亦ΐ 間，將單 的定電流 靈流源I s a Μ 1 a 及 要使上述 源，則可 在第1及 [電源V e e 源，可任 I源。 r MOS 電 係形成相 及Msb或 施形態的 Msb或高 各實施形 Vop11 端 按照檢測 -76- 201003090 器部11的構成來適當設爲單相輸出。 在如此單相輸出時，亦可省略不需要側的要素， 第1或第2負荷用二極體化電晶體區塊、或源極隨親 路內的2個源極隨親器電路部分的一方等。 一旦單相輸出化，則電路元件數會減少，在IC 可縮小晶片面積。 (N-9)亦可省略上述各實施形態的全波整流電 或、附復位峰値保持電路的第1及第2源極隨耦器 電晶體Μ 3 a及Μ 3 b的任一個，設爲附加半波整流電 或、附復位半波峰値保持電路的放大電路。 (N-10)上述以外，若能組合，則亦可組合上述各 形態的技術思想來適用。 (N-1 1 )在上述各實施形態，電晶體爲顯示利用 型的場效電晶體（FET)者，但亦可利用MES型或MIS 場效電晶體等其他的單極電晶體。 (N-12)在上述的說明是將本發明的感測器基板利 顯示用基板的檢查時，但檢查對象基板並非是限於顯 基板，只要是電極配列成矩陣狀，可每一列驅動的基 可。 【圖式簡單說明】 圖1是表示第1實施形態的源極接地放大電路的 的電路圖。 圖2是表示多段連接第丨實施形態的源極接地放 例如 器電 化時 路、 MOS 路、 實施 MOS 型的 用於 示用 板即 構成 大電 -77- 201003090 路時的方塊圖。 圖3是表示第2實施形態的源極接地放大電路的構成 的電路圖。 圖4是表示第3實施形態的放大電路的構成的電路 圖。 圖5是表示第4實施形態的差動放大電路的構成的電 路圖。 圖6是表示多段連接第4實施形態的差動放大電路時 的方塊圖。 圖7是表示第5實施形態的差動放大電路的構成的電 路圖。 圖8是表示第6實施形態的放大電路的構成的電路 圖。 圖9是表示第7實施形態的放大電路的構成的電路 圖。 圖1 〇是表示第8實施形態的放大電路的構成的電路 圖。 圖11是表示第9實施形態的放大電路的構成的電路 圖° 圖12是表示第10實施形態的放大電路的構成的電路 圖。 圖1 3是表示多段連接第1 0實施形態的放大電路時的 方塊圖。 圖1 4是表示第1 0實施形態的變形實施形態（其一）的 -78- 201003090 放大電路的構成的電路圖。 圖1 5是表示第1 0實施形態的變形實施形態（其二）的 放大電路的構成的電路圖。 圖1 6是表示第1 1實施形態的放大電路的構成的電路 圖。 圖1 7是表示第1 2實施形態的放大電路的構成的電路 圖。 圖1 8是表示第1 2實施形態的變形實施形態（其一）的 放大電路的構成的電路圖。 圖19是表示第12實施形態的變形實施形態（其二）的 放大電路的構成的電路圖。 圖20是表示第1 3實施形態的放大電路的構成的電路 圖。 圖2 1是表示第1 3實施形態的變形實施形態（其一）的 放大電路的構成的電路圖。 圖22是表示第1 3實施形態的變形實施形態（其二）的 放大電路的構成的電路圖。 圖23是表示第1 4實施形態的放大電路的構成的電路 圖。 圖24是表示第1 5實施形態的放大電路的構成的電路 圖。 圖2 5是表示第1 6實施形態的放大電路的構成的電路 圖。 圖26是表示第1 7實施形態的放大電路的構成的電路 -79- 201003090 圖 圖27是表示信號源的其他構成（其一）的電路圖。 圖28是表示信號源的其他構成（其二）的電路圖。 圖29是表示信號源的其他構成（其三）的電路圖。 圖30是表示信號源的其他構成（其四）的電路圖。 圖31是表示信號源的其他構成（其五）的電路圖。 圖32是表示信號源的其他構成（其六）的電路圖。 圖3 3是表示信號源的其他構成（其七）的電路圖。 圖3 4是表示信號源的其他構成（其八）的電路圖。 圖35是表示信號源的其他構成（其九）的電路圖。 圖3 6是表示信號源的其他構成（其十）的電路圖。 圖37是表示電流鏡電路的其他構成的電路圖。 圖3 8是表示吸入定電流源的其他構成的電路圖。 圖3 9是顯示用基板的說明圖。 圖4 〇是表示利用感測器基板的檢查裝置的槪要構成 的方塊圖。 圖41是表示具有感測器基板的感測器電極的面的槪 略平面圖。 圖4 2是表示以往的源極接地放大電路的構成的電路 圖。 【主要元件符號說明】

Ml、Mia、Mlb:放大MOS電晶體 M2a、M2b :疊接電晶體 -80- 201003090 M3、M3a、M3b:源極隨耦器MOS電晶體 MLs、MLsl、MLs2 :電源電平位移二極體化電晶體 M i s、M i s a、M i s b :定電流源輸出Μ Ο S電晶體

Misl :定電流設定二極體化MOS電晶體 M i s s :定電流源電平位移Μ Ο S電晶體

Mm 1〜Mm3 :電流鏡電流輸出MO S電晶體

Cp :高域補償電容 C L :局域去除電容 C h :電壓保持電容 RLa、RLb :負荷電阻

Rs、Rsa、Rsb:負反饋用源極電阻

Rss、Rssa、Rssb:定電流設定電阻

Rsss:第2基準定電流設定電阻

Iss :定電流源電平位移電晶體偏壓定電流源

Ida、Idb :源極隨耦器負荷定電流源

VpL :開關驅動脈衝信號源 5 w :開關電路 1 :顯示用基板 2 :畫素電極 6 :感測器基板 7 :感測器電極 8 :感測器電路 1 2 :檢查裝置 22 :信號源 -81 - 201003090 2 5 :差動信號源 30、30A、30B:源極接地放大電路 3 1、4 1 a、4 1 b :源極阻抗用二極體化電晶體區塊 32、 42a、42b :負荷用二極體化電晶體區塊 33、 43a、43b:電流鏡電路 3 4 :源極隨耦器·整流電路 40、51、51A、51B:差動放大電路 44、44B:源極隨耦器電路 50 、 50A 、 50B 、 60 、 60A 、 60B 、 60C 、 70 、 70A 、 70B、80A、80B、80C、90 〜93:放大電路 52、52A、72、72A :差動放大部 Is、53、53A、53B、73、73B :吸入定電流源 6 1、6 1 B :全波整流電路 62 :附復位峰値保持電路 74 :吸入定電流設定用二極體化電晶體區塊 75 :基準定電流設定用二極體化電晶體區塊 -82-

Claims (1)

1. 201003090 七、申請專利範圍 1 · 一種感測器基板，係可非接觸、且電磁結合地對向 於檢查對象電極爲矩陣狀配列而可每一列驅動的檢查對象 基板之感測器基板，具有被整列的感測器電極、及至少放 大各感測器電極的捕捉信號之對應於各感測器電極的感測 器電路之感測器基板，其特徵爲： 設於上述各感測器電路內的放大電路分別具備： 放大單極電晶體，其係將閘極設爲該放大電路的輸入 端子； 負反饋源極阻抗用二極體化電晶體區塊，其係僅有限 個（含〇個）直並列連接二極體化單極電晶體來構成者，連 接至上述放大單極電晶體的源極側，該二極體化單極電晶 體係連接閘極與汲極而將汲極與源極間設爲二極體者： 負荷用二極體化電晶體區塊，其係僅有限個直並列連 接二極體化單極電晶體來構成者，連接至上述放大單極電 晶體的汲極側，該二極體化單極電晶體係連接閘極與汲極 而將汲極與源極間設爲二極體者；及 電壓輸出端子，其係上述負荷用二極體化電晶體區塊 之連接至上述放大單極電晶體的汲極側端， 並且，依據上述放大單極電晶體的源極阻抗與上述負 反饋源極阻抗用二極體化電晶體區塊的阻抗的和的阻抗、 與上述負荷用二極體化電晶體區塊的阻抗的比來決定電壓 增益。 2.如申請專利範圍第1項之感測器基板，其中， -83- 201003090 在上述放大單極電晶體的源極與正電源或負電源的一 方的第1的第2極性電源之間，連接上述負反饋源極阻抗 用二極體化電晶體區塊， 在上述放大單極電晶體的汲極與正電源或負電源的另 一方的第1的第1極性電源之間，連接上述負荷用二極體 化電晶體區塊， 將上述負荷用二極體化電晶體區塊之上述放大單極電 晶體的汲極連接端設爲上述放大電路的電壓輸出端子。 3 .如申請專利範圍第1項之感測器基板，其中，具有 將共通端子連接至正電源或負電源的一方的第1的第1極 性電源之電流鏡電路， 對上述電流鏡電路的輸入連接上述放大單極電晶體的 汲極， 在上述電流鏡電路的輸出與正電源或負電源的另一方 的第2的第2極性電源之間，連接上述負荷用二極體化電 晶體區塊， 將上述負荷用二極體化電晶體區塊的上述電流鏡電路 連接端設爲上述放大電路的電壓輸出端子。 4.如申請專利範圍第1項之感測器基板，其中，具有 對疊接閘極偏壓電源連接閘極的疊接單極電晶體， 對上述疊接單極電晶體的汲極連接上述電壓輸出端 子，將上述疊接單極電晶體的源極連接至上述放大單極電 晶體的汲極。 5 .如申請專利範圍第1項之感測器基板，其中， -84- 201003090 在上述負反饋源極阻抗用二極體化電晶體區塊內的任 一個的二極體化電晶體的端子與接地間連接高域補償電容 (含電容〇)， 在上述負荷用二極體化電晶體區塊內的任一個的二極 體化電晶體的端子與接地間連接高域去除電容（含電容 0) ° 6. 如申請專利範圍第1項之感測器基板，其中，對上 述電壓輸出端子連接具有作爲源極隨耦器電路及整流電路 的機能之源極隨耦器·整流電路。 7. 如申請專利範圍第1項之感測器基板，其中，對上 述電壓輸出端子連接附復位峰値保持電路。 8 . —種感測器基板，係可非接觸、且電磁結合地對向 於檢査對象電極爲矩陣狀配列而可每一列驅動的檢查對象 基板之感測器基板，具有被整列的感測器電極、及至少放 大各感測器電極的捕捉信號之對應於各感測器電極的感測 器電路之感測器基板，其特徵爲： 設於上述各感測器電路內的放大電路分別具備： 第1及第2差動放大單極電晶體，其係將一方的閘極 設爲該放大電路的正相輸入端子，且將另一方的閘極設爲 該放大電路的負相輸入端子； 吸入定電流源，其係使上述第1及第2差動放大單極 電晶體的源極電流和成爲定電流； 第1及第2負反饋源極阻抗用二極體化電晶體區塊’ 其係僅有限個（含〇個）直並列連接二極體化電晶體來構成 -85- 201003090 者，連接至上述第1及第2差動放大單極電晶體的源極 側，該二極體化電晶體係連接閘極與汲極而將汲極與源極 間設爲二極體者； 第1及第2負荷用二極體化電晶體區塊，其係僅有限 個直並列連接二極體化電晶體來構成者，連接至上述第1 及第2差動放大單極電晶體的汲極側，該二極體化電晶體 係連接閘極與汲極而將汲極與源極間設爲二極體者；及 負相輸出端子，其係上述第1及第2負荷用二極體化 電晶體區塊的上述第1及第2差動放大單極電晶體的汲極 側端的一方之正相輸出端子及另一方之負相輸出端子， 並且，依據上述第1及第2差動放大單極電晶體的各 源極阻抗與上述第1及第2負反饋源極阻抗用二極體化電 晶體區塊的各阻抗的各和的阻抗、與上述第1及第2負荷 用二極體化電晶體區塊的各阻抗的比來決定電壓增益。 9.如申請專利範圍第8項之感測器基板，其中， 在將閘極設爲該放大電路的正相輸入端子的上述第1 差動放大單極電晶體的源極與上述吸入定電流源之間連接 上述第1負反饋源極阻抗用二極體化電晶體區塊， 在上述第1差動放大單極電晶體的汲極與正電源或負 電源的一方的第1的第1極性電源之間連接上述第1負荷 用二極體化電晶體區塊， 在將閘極設爲該放大電路的負相輸入端子的上述第2 差動放大單極電晶體的源極與上述吸入定電流源之間連接 上述第2負反饋源極阻抗用二極體化電晶體區塊， -86- 201003090 在上述第2差動放大單極電晶體的汲極與上述第1的 第1極性電源之間連接上述第2負荷用二極體化電晶體區 塊。 1 〇 .如申請專利範圍第8項之感測器基板，其中，具 有對上述第1的第1極性電源連接共通端子的第1及第2 電流鏡電路， 對上述第1電流鏡電路的輸入連接上述第1放大單極 電晶體的汲極， 在上述第1電流鏡電路的輸出與正電源或負電源的另 一方的第2的第2極性電源之間，連接上述第2負荷用二 極體化電晶體區塊， 將上述第2負荷用二極體化電晶體區塊之與上述第1 電流鏡電路的連接端設爲正相輸出端子， 對上述第2電流鏡電路的輸入連接上述第2放大單極 電晶體的汲極， 在上述第2電流鏡電路的輸出與上述第2的第2極性 電源之間，連接上述第1負荷用二極體化電晶體區塊， 將上述第1負荷用二極體化電晶體區塊之與上述第2 電流鏡電路的連接端設爲負相輸出端子。 1 1 .如申請專利範圍第8項之感測器基板，其中，具 有對疊接閘極偏壓電源連接閘極的第1及第2疊接單極電 晶體， 對上述第1疊接單極電晶體的汲極連接負相輸出端 子， -87- 201003090 對上述第1疊接單極電晶體的源極連接上述第1放大 單極電晶體的汲極， 對上述第2疊接單極電晶體的汲極連接正相輸出端 子， 對上述第2疊接單極電晶體的源極連接上述第2放大 單極電晶體的汲極。 1 2 .如申請專利範圍第8項之感測器基板，其中， 在上述第1負反饋源極阻抗用二極體化電晶體區塊內 的任一個的二極體化電晶體的端子與上述第2負反饋源極 阻抗用二極體化電晶體區塊內的任一個的二極體化電晶體 的端子之間連接高域補償電容（含電容〇)， 在上述第1負荷用二極體化電晶體區塊內的任一個的 二極體化電晶體的端子與上述第2負荷用二極體化電晶體 區塊內的任一個的二極體化電晶體的端子之間連接高域去 除電容（含電容〇)。 1 3 . —種感測器基板，係可非接觸、且電磁結合地對 向於檢查對象電極爲矩陣狀配列而可每一列驅動的檢查對 象基板之感測器基板，具有被整列的感測器電極、及至少 放大各感測器電極的捕捉信號之對應於各感測器電極的感 測器電路之感測器基板，其特徵爲： 設於上述各感測器電路內的放大電路分別具備： 差動放大部，其係具有：將一方的聞極設爲該放大電 路的正相輸入端子，且將另一方的閘極設爲該放大電路的 負相輸入端子之第1及第2差動放大單極電晶體、及連接 -88- 201003090 至上述第1及第2差動放大單極電晶體的源極側之第丨及 第2負反饋用源極電阻、及連接至上述第1及第2差動放 大單極電晶體的汲極側之第1及第2負荷電阻、及上述第 1及第2負荷電阻之上述第1及第2差動放大單極電晶體 的汲極側端的一方之正相輸出端子及另一方之負相輸出端 子； 附加電路，其係以第1及第2源極隨耦器電路所成， 該第1及第2源極隨稱器電路係具有分別在上述正相輸出 端子及上述負相輸出端子連接閘極的第1及第2源極隨耦 器單極電晶體； 吸入定電流源，其係使上述第1及第2差動放大單極 電晶體的源極電流和成爲定電流；及 電源電平位移二極體化電晶體，其係使往上述差動放 大部的電源電平位移， 並且，使對上述差動放大部、及上述附加電路內的單 極電晶體的臨界値電壓的變動之輸出直流偏壓電壓補償的 機能附加於上述吸入定電流源及上述電源電平位移二極體 化電晶體。 14.如申請專利範圍第13項之感測器基板，其中， 在將閘極設爲該放大電路的正相輸入端子的上述第1 差動放大單極電晶體的源極與吸入定電流源端子之間，連 接上述第1負反饋用源極電阻， 在上述第1差動放大單極電晶體的汲極與第1極性電 源端子之間，連接上述第1負荷電阻， -89- 201003090 在將閘極設爲該放大電路的負相輸入端子的上述第2 差動放大單極電晶體的源極與吸入定電流源端子之間，連 接上述第2負反饋用源極電阻， 在上述第2差動放大單極電晶體的汲極與上述第1極 性電源端子之間，連接上述第2負荷電阻， 將上述第1負荷電阻之上述第1差動放大單極電晶體 的汲極連接端設爲上述差動放大部的負相輸出端子， 將上述第2負荷電阻之上述第2差動放大單極電晶體 的汲極連接端設爲上述差動放大部的正相輸出端子’ 將把汲極連接至第2的第1極性電源的上述第1源極 隨耦器單極電晶體的閘極連接至上述差動放大部的負相輸 出端子， 對形成上述附加電路的第1輸出端子的上述第1源極 隨耦器單極電晶體的源極連接上述附加電路的要素之第1 源極隨耦器負荷定電流源， 將把汲極連接至上述第2的第1極性電源的上述第2 源極隨耦器單極電晶體的閘極連接至上述差動放大部的正 相輸出端子， 對成爲上述附加電路的第2輸出端子的上述第2源極 隨耦器單極電晶體的源極連接上述附加電路的要素之第2 源極隨耦器負荷定電流源， 在第1的第1極性電源與上述差動放大部的上述正電 源端子之間’以連接閘極與汲極的電源電平位移二極體化 單極電晶體能夠成爲順方向偏壓的方式連接， -90- 201003090 上述吸入定電流源係具有定電流源輸出單極電晶體、 定電流設定電阻、定電流源電平位移單極電晶體及定電流 源電平位移電晶體偏壓定電流源， 在對上述差動放大部的吸入定電流源端子連接汲極的 上述定電流源輸出單極電晶體的源極與第1的第2極性電 源之間連接上述定電流設定電阻， 將上述定電流源輸出單極電晶體的閘極及上述定電流 源電平位移單極電晶體的源極連接至上述定電流源電平位 移電晶體偏壓定電流源， 對上述定電流源電平位移單極電晶體的閘極連接定電 流源電路閘極偏壓電源， 對上述定電流源電平位移單極電晶體的汲極連接第3 的第1極性電源。 1 5 .如申請專利範圍第1 4項之感測器基板，其中， 取代上述第1及第2負反饋用源極電阻，適用僅有限 個（含〇個）直並列連接二極體化電晶體來構成的第1及第 2負反饋源極阻抗用二極體化電晶體區塊，該二極體化電 晶體係連接閘極與汲極而將汲極與源極間設爲二極體者， 取代上述第1及第2負荷電阻，適用僅有限個直並列 連接二極體化電晶體來構成的第1及第2負荷用二極體化 電晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲 極與源極間設爲二極體者； 取代上述各定電流設定電阻，適用僅有限個直並列連 接二極體化電晶體來構成的吸入定電流設定用二極體化電 -91 - 201003090 晶體區塊，該二極體化電晶體係連接閘極與汲極而將汲極 與源極間設爲二極體者。 1 6 .如申請專利範圍第1 5項之感測器基板，其中，將 上述電源電平位移二極體化單極電晶體分成第1及第2電 源電平位移二極體化單極電晶體’分別作爲負荷元件’連 接至上述第1及第2負荷阻抗用二極體化電晶體區塊的各 個。 1 7 .如申請專利範圍第1 5項之感測器基板，其中，除 去上述第2源極隨耦器電路的第2源極隨耦器負荷定電流 源， 連接上述第1及第2源極隨耦器單極電晶體的源極間 而作爲全波整流輸出端子，在上述全波整流輸出端子與接 地間連接電壓保持電容， 將上述附加電路設爲全波整流電路。 1 8 .如申請專利範圍第1 5項之感測器基板，其中，除 去上述第1及第2源極隨耦器電路的第1及第2源極隨耦 器負荷定電流源， 連接上述第1及第2源極隨耦器單極電晶體的源極間 而作爲峰値保持輸出端子，在上述峰値保持輸出端子與接 地間連接電壓保持電容，且 具有藉由開關驅動脈衝信號源的驅動來將上述峰値保 持輸出端子間歇性地連接至峰値保持復位偏壓電壓的開 關， 將上述附加電路設爲附復位峰値保持電路。 -92- 201003090 1 9 .如申請專利範圍第1 3項之感測器基板，其中，上 述差動放大部係取代上述第1及第2負反饋用源極電阻， 具有連接於上述第1及第2差動放大單極電晶體的源極間 的源極電阻，且將上述第1及第2差動放大單極電晶體的 源極設爲第1及第2吸入定電流源端子， 上述吸入定電流源係具有第1及第2定電流源輸出單 極電晶體、第1及第2定電流設定電阻、定電流源電平位 移單極電晶體及定電流源電平位移電晶體偏壓定電流源， 在對上述第1吸入定電流源端子連接汲極的上述第1 定電流源輸出單極電晶體的源極與第1的第2極性電源之 間連接上述第1定電流設定電阻， 在對上述第2吸入定電流源端子連接汲極的上述第2 定電流源輸出單極電晶體的源極與上述第1的第2極性電 源之間連接第2定電流設定電阻， 將上述第1及第2定電流源輸出單極電晶體的各閘極 及上述定電流源電平位移單極電晶體的源極連接至上述定 電流源電平位移電晶體偏壓定電流源。 20.如申請專利範圍第13項之感測器基板，其中，上 述吸入定電流源係具有定電流源電平位移單極電晶體、第 2基準定電流設定電阻、定電流設定二極體化單極電晶體 及第1電流鏡電流輸出單極電晶體， 上述附加電路係具有上述第1及第2源極隨耦器單極 電晶體、以及第2及第3電流鏡電流輸出單極電晶體， 對上述定電流源電平位移單極電晶體的源極連接上述 -93- 201003090 第2基準定電流設定電阻的一端， 對上述第2基準定電流設定電阻的另一端連接成爲電 流鏡電路的輸入端子之上述定電流設定二極體化單極電晶 體的閘極及汲極，且對第1的第2極性電源連接成爲上述 電流鏡電路的共通端子之上述定電流設定二極體化單極電 晶體的源極， 對上述差動放大部的吸入定電流源端子連接上述第1 電流鏡電流輸出單極電晶體的汲極，將上述第1電流鏡電 流輸出單極電晶體的閘極連接至上述電流鏡電路的輸入端 子，將上述第1電流鏡電流輸出單極電晶體的源極連接至 上述電流鏡電路的共通端子， 對上述第1源極隨耦器單極電晶體的源極連接上述第 2電流鏡電流輸出單極電晶體的汲極，將上述第2電流鏡 電流輸出單極電晶體的閘極連接至上述電流鏡電路的輸入 端子，將上述第2電流鏡電流輸出單極電晶體的源極連接 至上述電流鏡電路的共通端子， 對上述第2源極隨耦器單極電晶體的源極連接上述第 3電流鏡電流輸出單極電晶體的汲極，將上述第3電流鏡 電流輸出單極電晶體的閘極連接至上述電流鏡電路的輸入 端子，將上述第3電流鏡電流輸出單極電晶體的源極連接 至上述電流鏡電路的共通端子。 2 1 .如申請專利範圍第2 0項之感測器基板，其中，除 去上述第3電流鏡電流輸出單極電晶體， 連接上述第1及第2源極隨耦器單極電晶體的源極間 -94- 201003090 而作爲全波整流輸出端子，在上述全波整流輸出 地間連接電壓保持電容， 將上述附加電路設爲全波整流電路。 22 .如申請專利範圍第2 0項之感測器基板， 去上述第2及第3電流鏡電流輸出單極電晶體， 連接上述第1及第2源極隨耦器單極電晶體 而作爲峰値保持輸出端子，在上述峰値保持輸出 地間連接電壓保持電容，且 具有藉由開關驅動脈衝信號源的驅動來將上 持輸出端子間歇性地連接至峰値保持復位偏壓 關， 將上述附加電路設爲附復位峰値保持電路。 23.如申請專利範圍第20項之感測器基板，； 取代上述第1及第2負反饋用源極電阻，適 個（含0個）直並列連接二極體化電晶體來構成的 2負反饋源極阻抗用二極體化電晶體區塊，該二 晶體係連接閘極與汲極而將汲極與源極間設爲二 取代上述第1及第2負荷電阻，適用僅有限 連接二極體化電晶體來構成的第1及第2負荷用 電晶體區塊，該二極體化電晶體係連接閘極與汲 極與源極間設爲二極體者； 取代上述第2基準定電流設定電阻，適用僅 並列連接二極體化電晶體來構成的基準定電流設 體化電晶體區塊，該二極體化電晶體係連接閘極 端子與接 其中，除 的源極間 端子與接 述峰値保 電壓的開 其中， 用僅有限 第1及第 極體化電 極體者； 個直並列 二極體化 極而將汲 有限個直 定用二極 與汲極而 -95- 201003090 將汲極與源極間設爲二極體者。 2 4.如申請專利範圍第23項之感測器基板，其中’將 上述電源電平位移二極體化單極電晶體分成第1及第2電 源電平位移二極體化單極電晶體，分別作爲負荷元件’連 接至上述第1及第2負荷阻抗用二極體化電晶體區塊的各 個。 2 5.如申請專利範圍第23項之感測器基板，其中，除 去上述第3電流鏡電流輸出單極電晶體， 連接上述第1及第2源極隨耦器單極電晶體的源極間 而作爲全波整流輸出端子，在上述全波整流輸出端子與接 地間連接電壓保持電容， 將上述附加電路設爲全波整流電路。 26.如申請專利範圍第23項之感測器基板，其中，除 去上述第2及第3電流鏡電流輸出單極電晶體， 連接上述第1及第2源極隨耦器單極電晶體的源極間 而作爲峰値保持輸出端子，在上述峰値保持輸出端子與接 地間連接電壓保持電容，且 具有藉由開關驅動脈衝信號源的驅動來將上述峰値保 持輸出端子間歇性地連接至峰値保持復位偏壓電壓的開 關， 將上述附加電路設爲附復位峰値保持電路。 2 7.如申請專利範圍第1 3項之感測器基板，其中，取 代具有第1及第2源極隨耦器電路的上述附加電路，適用 分別在上述差動放大部的正相輸出端子及負相輸出端子連 -96- 201003090 接第1及第2輸入端子的全波整流電路之附加電路。 28. 如申請專利範圍第13項之感測器基板，其中，取 代具有第1及第2源極隨耦器電路的上述附加電路，適用 分別在上述差動放大部的正相輸出端子及負相輸出端子連 接第1及第2輸入端子的附復位峰値保持電路之附加電 路。 29. 如申請專利範圍第1 3項之感測器基板，其中，除 去上述第2源極隨耦器電路的第2源極隨耦器負荷定電流 源， 連接上述第1及第2源極隨耦器單極電晶體的源極間 而成爲全波整流輸出端子，在上述全波整流輸出端子與接 地間連接電壓保持電容， 將上述附加電路設爲全波整流電路。 3 0 ·如申請專利範圍第1 3項之感測器基板，其中，除 去上述第1及第2源極隨耦器電路的第1及第2源極隨耦 器負荷定電流源， 連接上述第1及第2源極隨耦器單極電晶體的源極間 而作爲峰値保持輸出端子，在上述峰値保持輸出端子與接 地間連接電壓保持電容，且 具有藉由開關驅動脈衝信號源的驅動來將上述峰値保 持輸出端子間歇性地連接至峰値保持復位偏壓電壓的開 關， 將上述附加電路設爲附復位峰値保持電路。 3 1 ·如申請專利範圍第1 3項之感測器基板，其中，取 -97 - 201003090 代一部分或全部的上述電阻元件’適用對應於各個的機能 之僅有限個（含〇個）直並列連接二極體化電晶體來構成的 二極體化電晶體區塊，該二極體化電晶體係連接閘極與汲 極而將汲極與源極間設爲二極體者。 3 2 . —種檢查裝置，係使具有被整列的感測器電極、 及至少放大各感測器電極的捕捉信號之對應於各感測器電 極的感測器電路的感測器基板，對檢查對象電極爲矩陣狀 配列而可每一列驅動的檢查對象基板，可非接觸且電磁結 合地對向，使上述檢查對象基板的任意列的檢查對象電 極、與上述感測器基板上的感測器電極電磁結合，而來檢 查上述檢查對象基板之檢查裝置，其特徵爲.· 上述感測器基板爲適用申請專利範圍第1、8、1 3的 其中任一項所記載者。 -98-