TW200952144A - Flat leadless packages and stacked leadless package assemblies - Google Patents

Flat leadless packages and stacked leadless package assemblies Download PDF

Info

Publication number
TW200952144A
TW200952144A TW098105276A TW98105276A TW200952144A TW 200952144 A TW200952144 A TW 200952144A TW 098105276 A TW098105276 A TW 098105276A TW 98105276 A TW98105276 A TW 98105276A TW 200952144 A TW200952144 A TW 200952144A
Authority
TW
Taiwan
Prior art keywords
package
die
stack
flat leadless
lead
Prior art date
Application number
TW098105276A
Other languages
English (en)
Inventor
Andrews, Jr
Jeffrey S Leal
Simon J S Mcelrea
Original Assignee
Vertical Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vertical Circuits Inc filed Critical Vertical Circuits Inc
Publication of TW200952144A publication Critical patent/TW200952144A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

200952144 六、發明說明： 【發明所屬之技術領域】 本發明關係於積體電路裝置封裝。 【先前技術】 傳統半導體引線架半導體晶粒封裝具有一半導體晶粒 安裝並電連接至一引線架。可以由圖案化一導電金屬，例 如銅片所形成之引線架典型包含·一晶粒槳，其上固定有 該晶粒；及晶粒所電連接的引線。安裝晶粒可以被密封或 模塑，引線可以由模膠或密封體（有引線封裝）的一或多 數側壁伸出；或者，引線可以在模塑或密封體的一或多數 側壁終止（"無引線封裝"）。 密封無引線封裝大致被作成具有大矩形或正方形上下 側的薄矩形平行六面體的形狀。典型地，晶粒槳與引線的 下面係曝露於封裝的下側，及引線的端面係曝露於（大致 對齊）該封裝的一或更多側壁。因此，典型無引線半導體 晶粒封裝在表面上呈現爲模塑或密封材料的薄矩形或正方 實體塊，其中晶粒槳面係對齊於封裝的"底側"並且引線與 該底側及該封裝鄰近下緣的一或多數側壁對齊。四面扁平 無引線（QFN)封裝具有引線與所有四個下緣鄰近的側壁 對齊，及一雙扁平無引線（DFN )封裝具有引線伸出與鄰 近於兩（典型相對的）下緣的側壁對齊。 在傳統引線架封裝中，晶粒可以爲打線或倒裝互連法 加以電連接。 -5- 200952144 在打線引線架封裝中’晶粒被固定’’晶粒朝上"’即朝 向使得晶粒的作用側背向引線架，並使得在此一封裝中’ 晶粒被在晶粒上的線連接互連墊所電連接互連墊所連接至 在引線上的接合位置。打線需要封裝有明顯大於晶粒的厚 度，及明顯較大的佔用面積’這分別是因爲打線"環高”及 ”線距"之故。另外，雖然兩或更多晶粒可以彼此堆疊在一 打線引線架封裝中，其中在打線晶粒的堆疊中之上晶粒重 疊於在下晶粒的互連墊，所以，一間隔件必須內插於晶粒 之間，以收容線環於下層晶粒上。這額外增加封裝厚度， 及額外製程步驟。 在倒裝晶片引線架封裝中，晶粒被"晶粒朝下"，朝向 使得晶粒的作用側朝向引線架，並在此封裝中，晶粒係爲 焊錫凸塊或所讀"柱狀凸塊"所內插於晶粒墊與在引線上的 打線處之間。倒裝互連可以提供較相當尺寸打線晶粒爲小 之佔用面積，但倒裝晶片晶粒的堆疊並不實用。 【發明內容】 在一通用態樣中，本發明特徵爲一扁平無引線封裝， 具有至少一晶粒安裝至一引線架並使用一可流動方式施加 並隨後固化或允許硬化的材料，例如導電聚合物或導電墨 水，而電連接至引線。 在部份實施例中，兩或更多晶粒的堆疊被安裝在引線 架上。晶粒可以爲晶粒朝下安裝（使得晶粒的作用側朝下 至引線架），或晶粒朝上安裝（使得晶粒的背側朝向引線 -6- 200952144 架）：及在部份實施例中，在堆疊中之一或更多晶粒可以 使得晶粒朝上，而一或更多其他晶粒則朝下。 在部份實施例中，晶粒包含記億體晶粒，例如NAND 晶粒。其中晶粒堆疊被安裝至引線架構，在堆疊中之兩或 更多晶粒可以具有相同尺寸（並與晶粒類似相同），或不 同尺寸。晶粒墊典型係沿著或鄰近晶粒的至少一緣（互連 緣）的邊界被排列爲一或更多列，及在部份實施例中，在 堆疊中之重疊晶粒的一或更多互連緣可以重合；在其他實 施例中，在一堆疊中之第一晶粒的一或更多互連緣可以相 對於第二晶粒的互連緣作偏移。 在部份實施例中，互連材料爲導電聚合物。適當導電 聚合物包含被塡入有粒子形式表示之導電材料的聚合物， 例如塡金屬聚合物，包含例如塡金屬之環氧樹脂、塡金屬 之熱塑聚合物、或導電墨水。用於金屬物塡入聚合物的適 當金屬包含例如銀、金、銅。導電粒子可以於大小及形狀 中作廣大變化；它們可以是例如奈米粒子或較大的粒子。 互連材料可以爲可固化材料，並取決材料與技術，互 連材料可以以未固化或部份固化狀態加以沈積，及材料可 以在分佈後的中間階段中作部份或額外固化，並可以在分 佈完成時作整個固化。當互連材料爲可固化材料時，其可 以在沈積或部份或整個化時，有導電性；部份導電可以在 製程的較早階段中執行，及最終固化或後固化可以在隨後 階段執行，以增加互連的堅固性。在部份實施例中，互連 材料提供機械強度（例如，協助將晶粒固定在堆疊中）， 200952144 及可靠之電互連。 在另一通用態樣中’本發明特徵在於堆疊扁平無引線 封裝組件，其使用導電聚合物或導電墨水加以互連。在組 件中之封裝可以爲包含：一或更多打線晶粒或包含倒裝晶 片的傳統扁平無引線封裝，或者扁平無引線封裝，其具有 至少一晶粒安裝在一引線架並使用導電聚合物或導電墨水 電連接至引線。引線的端面曝露在封裝的一或更多側壁上 。在部份實施例中，引線的端面可以大致與側壁的至少一 部份對齊；在其他實施例中，引線的端面可以相對於側壁 的至少一部份的平面爲凹陷。在組件中之扁平無引線封裝 可以包含一晶粒，或可以包含兩或更多晶粒；並可以包含 一或更多晶粒堆疊。在堆疊中之封裝可以具有相同尺寸（ 及相同封裝類型，即具有相同功能類型），或不同尺寸（ 並可以不同封裝類型）。 在另一通用態樣中，本發明特徵在於一封裝模組，其 包含扁平無引線封裝或堆疊扁平無引線封裝的組件，其係 使用導電聚合物或導電墨水或電連接至在下層支撐件中之 電路加以互連。在組件中之封裝可以爲包含：一或更多打 線晶粒或包含倒裝晶粒的傳統扁平無引線封裝；或者具有 至少一晶粒安裝在一引線架並使用導電聚合物或導電墨水 電連接至引線的扁平無引線封裝。下層支撐件可以例如爲 一基板，或印刷電路板，例如母板或子板等，或模組引線 架、或半導體晶粒或非引線架半導體封裝。當一堆疊封裝 被安裝在支撐件上時，在該堆疊中之兩或更多封裝可以具 -8- 200952144 有相同尺寸（並可以具有相同的封裝類型），或不同尺寸 。在部份模組中，兩或更多無引線封裝可以安裝在支撐件 上，或兩或更多組件的堆疊無引線封裝可以安裝在支撐件 上，或至少一堆疊無引線封裝及至少一組件之堆疊無引線 封裝可以被安裝在支撐件上。該模組可以在上方模塑或密 封，以提供整個密封的堆疊封裝模組。 用於堆疊封裝組件及用於封裝模組的適當互連材料係 如上所述用於在封裝內的晶粒互連，及該材料可以使用類 似技術施加。較佳地，互連材料的軌跡可能很窄並很薄； 它們只需要足夠寬及厚，以提供在互連電特性間之想要的 電連續性。軌跡典型爲沈積或印刷工具的單次通過所施加 0 依據本發明之堆疊封裝組件或封裝模組可以具有一佔 用面積，其係與在堆疊中之最大封裝的佔用面積相同。 依據本發明之扁平無引線封裝及扁平無引線封裝組件 及封裝模組可以用以建立電腦、電信設備、消費及工業電 子裝置。 【實施方式】 本發明將藉由參考附圖加以詳細說明，附圖顯示本發 明之其他實施例。顯示本發明特性與其他特性與結構的關 係的附圖並未依比例繪出。爲了清楚起見，在顯示本發明 實施例之圖中，有關於其他圖中已經指明之元件並未全部 編號。爲了清楚起見，部份無關於本案之了解的某些特性 -9- 200952144 並未示於圖中。 堆疊扁平無引線封裝組件及堆疊無引線封裝模組 現將描述堆疊扁平無引線封裝組件與堆疊扁平無引線 封裝模組。現參考圖1，其中大致顯示1〇，爲適用於堆疊 之扁平無引線封裝。該封裝已經被密封，以提供封裝體 11。在此平面圖中，只顯示封裝側壁，顯示在表面16露 出的引線端1 3。密封材料可以爲非導電材料，例如射出 成型模塑聚合物爲主之材料。傳統上，藉由提供連接列或 陣列的引線架、安裝晶粒至引線架上，以形成一列或陣列 之安裝晶粒、電連接晶粒至引線架構的引線部份，以形成 一列或陣列之電連接晶粒安裝的引線架，密封整個列或陣 列，及使用衝壓或切鋸將列或陣列切片爲個別封裝加以完 成扁平無引線封裝。因此，圖1顯示一切割或鋸斷面（封 裝側壁）。其中扁平無引線封裝在四個側壁上具有引線， 其傳統上稱爲例如四面扁平無引線（QFN )封裝；其中扁 平無引線封裝具有引線在兩相對側壁上，傳統上稱爲例如 雙扁平無引線（DFN )封裝。因此，爲了顯示目的，如所 示之封裝10可以爲DFN封裝或QFN封裝；或，其可以 只有在側壁16上才露出有引線端。 圖2顯示通用基板20，沿著形成在構成基板支撐件 的介電材料21中的一列互連23所取之剖面圖。基板20 與封裝10係被設計或選擇使得引線端13與互連23被對 齊；即，它們大致有相同的間距，及基板係被架構使得該 等位置被安排呈一列，其上定位有該封裝面16。 -10- 200952144 圖3顯示類似於圖1之封裝10的第一扁平無引線封 裝30，被安裝在如圖2所示之基板20上，並使用黏劑32 固定至基板的封裝安裝面上。封裝30的正側壁面16顯示 密封31及曝露引線端13。同時，圖3顯示類似於圖1中 之封裝10被安裝在第一扁平無引線封裝30上並使用黏劑 32'固定至第一扁平無引線封裝30上的第二扁平無引線 封裝30’。該封裝30’的側壁面16’顯示密封31’及曝露 I 引線端33。在此實施例中，引線端13係大致對齊引線端 ❿ 33 〇 圖4a顯示安裝在如圖3之基板20上並電連接至基板 的第一與第二扁平無引線封裝30、30'。互連43係藉由施 加接觸個別引線端33、13及互連點23的線或軌跡圖案的 導電聚合物或導電墨水至堆疊封裝的面（16、16〇加以 形成。此結構係被顯示爲圖4B的另一圖中，其係被直角 旋轉並爲剖面圖，以顯示引線，及其末端與封裝側壁面（ 例如1 6·)對齊。或者，封裝模組可以如圖4B所示在上 方被加模塑46，以保護互連。 如圖3及4所示之結構可以藉由串聯安裝扁平無引線 封裝加以建立’即藉由安裝第一無引線封裝至基板上，及 安裝第二無引線封裝於第一封裝上；及一個一個地安裝額 外封裝於第二封裝上。或者，可以完成堆疊扁平無引線封 裝的組件’及組件可以被安裝在基板上。可以了解的是， 在封裝安裝至基板後，互連材料可以施加至一結構上，如 圖3所示；或者，在安裝堆疊封裝組件至基板前，互連材 -11 - 200952144 料可以應用至一堆疊封裝組件。該電互連可以以任意想要 順序加以完成’例如，當封裝的組件被安裝至基板時，封 裝至封裝電互連可以形成在該組件中，及隨後，組件的電 連接至基板可以形成；或者，封裝的未連接組件可以被安 裝至基板上，隨後，封裝至封裝及組件至封裝電互連可以 在一操作中完成。 互連材料可以例如導電聚合物；或導電墨水。互連材 料可以是金屬軌跡或金屬化，並可以例如藉由無電電鍍至 有圖案電鍍底漆加以形成。適當底漆包含可以以流動狀態 施加之材料’例如某些可燒結材料。互連材料可以爲可固 化導電聚合物，例如可固化環氧樹脂；並且，該互連製程 可以包含以規定圖案形成之未固化材料的軌跡隨後固化聚 合物，以確保電接觸與引線端及互連點，與在其間之軌跡 的機械整合。互連材料係使用應用工具，例如，注射器、 噴嘴或針加以施加。該材料係藉由以工具被以大致朝向側 壁面的引線末端，沈積方向加以施加，及工具係被以工作 方向移動於晶粒堆疊面的出現晶粒側壁。該材料可以由工 具抽出於連續流中，或者，材料可以以滴狀離開該工具。 在部份實施例中，材料以噴射滴狀離開工具，並以點沈積 並聚合於接點上，或者，在接觸後有堆疊面。在部份實施 例中’沈積方向大致垂直於堆疊面，在其他實施例中，沈 積方向與垂直堆疊面呈一角度。取決於在予以連接之對應 引線端的各種封裝的位置，該工具可以移動於大致線性工 作方向，或曲折工作方向。 -12- 200952144 或者，多數沈積工具可以被固持於工具的連結組件或 陣列中，並在單一傳送中，操作以沈積一或更多軌跡材料 〇 或者，材料可以藉由針轉印或墊轉印，使用針或墊或 針或墊的連結組件或陣列加以沈積。 互連林料的施加可以被自動化；即，工具或連結組件 或陣列之工具的動作，及沈積材料可以被機械地控制，爲 操作者所適當地規劃。機械自動化與機器版系統的尺寸準 確度典型優於25μπι。 或者，互連材料可以藉由例如使用印表頭（其可以具 有適當陣列的噴嘴）加以列印施加，或藉由網印或使用遮 罩加以施加。 如上所述，可以使用任意導電材料，包含導電膏材料 ，其可以由環氧黏結樹脂被高度（>80% )塡以銀（Ag ) 粒子加以構成，及可以經由噴嘴或一陣列的針頭加以分散 加以施加。在特定例子中，其中使用塡銀環氧樹脂，絕對 最大銀粒子並未特定於超出50μιη，以防止針頭阻塞，及 銀粒子的凝固必須爲了相同理由而最小化。膏黏度可以在 20-80KcP的範圍內加以變化。爲膏製造者所推薦的固化 循環係被緊密跟隨，多數情形下低於1 8 (TC，其最小化熱 效應。其他材料特性可以如需求地加以特定，以管理在膏 、沈積設備、封裝、及基板材料間之特定互連，例如滴落 、濕式現象或介接黏著。 另外’在特定例中，分配栗能在針尖提供奈升（ -13- 200952144 nanoliter)分配容積，並具有次奈升級的調節性並快速開 始/停止循環。分配針係根據32克的插管管件（11 2μίη標 稱，125μπν最大內徑）及針尖係被圓錐斜角以降低尖端外 徑，以不大於標稱內徑的+25%。 如上所述，也可以使用連結沈積（多互連的同時形成 )、網版印刷、及其他方法。在特定較佳實施例中，噴射 分配頭係被使用，以良好控制互連的大小與形狀並完成高 體積通量。 如上所述，互連材料係以可流動狀態加以施加。因此 ，予以互連的封裝側壁並不必要被平坦化，或者，被完美 地對準。失準的公差可以避免在堆疊中之封裝或相關於模 組基板的準確定位。 當彼此安裝封裝或將第一封裝安裝至基板時，有必要 避免引線端爲黏劑所阻塞。任意安裝黏劑可以使用，以提 供適當彈性固化法，只要黏劑可以被施加及處理，而不覆 蓋引線端的不想要的區域。一液體黏劑可以流動或爬行， 因此，膜黏劑可能較佳，例如Β -級環氧樹脂膜，其可以 在堆疊前，被施加至每一封裝。例如，傳統晶粒附接膜（ DAF )可以特別適用。 曝露引線端的面積必須至少足以對裝置操作提供適當 電流；該面積必須較所需爲大。取決於互連材料及曝露引 線端的材料之機械及電特性而定，可能需要較大或較小面 積。典型引線架材料包含例如銅的導電金屬，例如，典型 引線架材料係被選擇以與晶粒及密封材具有良好熱膨脹匹 200952144 配。引線端可以修改或設有一材料層或膜，其材料特性提 供較佳表面，以用於導電聚合物或墨水的電互連。例如， 此材料可以在無電電鍍處理中被電鍍。 可以了解的是，如圖3所示之結構可以藉由安裝第一 封裝至基板上，然後安裝第二封裝至第一封裝上；或圖3 所示之結構可以藉由將第二封裝與第一封裝堆疊，以形成 堆疊封裝組件，然後將該組件安裝至基板上加以完成。 在進一步處理之前，電互連堆疊封裝的組件可以選擇 地測試。完成之組件可以安裝在一支撐件上，及在堆疊中 之互連封裝可以藉由具有互連的穩固電接觸與下層電路連 接。例如，可以提供一印刷電路板，具有焊墊安排以對應 於封裝堆疊互連的末端。 在前述例子中，封裝體具有簡單矩形平行六面體的形 狀，例如在大致垂直於封裝佔用面積的平面中，切片通過 整個密封封裝所造成。在這些架構中，互連材料接觸引線 端，而不管是與鄰近側壁部對齊或凹陷。在其他實施例中 ，例如圖18、19、20、20C所示，封裝體可以被模塑或切 割，使得封裝體的超出引線架的部份被斜向。 參考圖18，顯示適用於堆疊的扁平無引線封裝1230 的例子。包含主要晶粒安裝在引線架上的封裝體1231的 上部份1216係有斜面（在所示例中，有寬截頭的角錐形 的形狀）。封裝體的下部份1213包含引線架本身，此部 份可以構成封裝體的側壁，實質垂直於封裝佔用面積，該 佔用面積係爲引線端1233所曝露處（大致對齊、或如參 -15- 200952144 考圖9、10A、10B所述之凹陷）。此架構可以例如藉由 模塑封裝列或陣列以形成封裝體的上部份的斜向形狀並塡 入有圖案的引線架，然後，衝壓或鋸切封裝並形成封裝體 的下側壁，具有曝露的引線端。圖18同時也顯示積層在 封裝1230的下表面上之黏劑1232，藉以封裝可以固定至 另一封裝或支撐件上。 圖19顯示安裝至基板1220，並使用黏劑1232固定 至基板的封裝安裝面上的第一斜面扁平無引線封裝1230 。同時，圖19顯示類似於第一無引線封裝1230的第二扁 平無引線封裝1 230'被安裝在第一扁平無引線封裝1230 上，並使用黏劑1 232'被固定至第一扁平無引線封裝 1230上。於此，在第一封裝中，主要包含有晶粒安裝在 引線架上的封裝體123 1'的上部份有斜面；及包含引線 架本身的封裝體的下部份1213'構成封裝體的側壁，引 線架實質垂直於封裝佔用面積，其中引線端1 23 3'係被 露出（如上所述，大致對齊或凹陷）。 參考圖3及4A所述，在圖19中所示之結構可以作 成串聯，即藉由將第一封裝安裝至基板上，然後，安裝第 一封裝至第一封裝（可以想要地以此類推其他封裝）：或 者，如於圖19所示之結構可以藉由將第二封裝堆疊至第 一封裝（及其他封裝，並可以如想要的），以形成堆疊封 裝組件，然後安裝該組件至該基板。 圖2 0A顯示第一與第二扁平無引線封裝1230、1230, 被安裝在基板1220上，大致如圖19所示，並電連接至該 200952144 基板。互連1243係藉由施加導電聚合物或導電 疊封裝的面（1216、1216’），成爲接觸在該封 別引線端與在基板上的互連點1223的線或軌跡 以形成。此結構係在圖20B中被以旋轉90度的 以剖面的方式加以顯示，以顯示引線。如圖20B 連材料流入封裝體的上部份1216的斜面部範圍 所述，引線端1 233與橫向鄰近側壁面1213對齊 )，及互連材料接觸在曝露端的引線。在這些例 連材料額外地接觸封裝的下側的邊界區中之引線 出的一部份（例如圖5所示）。此額外接觸可以 及電氣更堅固的互連。或者，封裝模組可以如圖 之在上方模塑，以保護互連。 在堆疊中之封裝可以如圖中所示均爲相同大 據本發明也可以是不同尺寸的封裝被堆疊並爲導 軌跡所互連。在部份實施例中，例如，較小封裝 在較大封裝上。在此一配置中，堆疊可以出現爲 的剖面，或者，封裝可以相對於第一封裝緣位移 但垂直連接至另一封裝緣。一上封裝可以在一維 晶粒（即，封裝可以相同寬度，但較另一個爲長 兩方向（即，一封裝具有較另一者爲寬及長的大 上所述，並不需要準確對準予以互連的晶粒側壁 實施例中，想要提供更多或更少之規則偏移》 在圖中示之例子中，堆疊中之封裝均被朝向 的引線架側（下側）朝向安裝有堆疊的模組基板 墨水至堆 裝上的個 的圖案加 另一面並 所示，互 內。如上 (或凹入 子中，互 1 23 5 露 提供機械 20B所示 小，但依 電聚合物 可以堆疊 步階角錐 —方向， 中大於下 )，或於 小）。如 ，在部份 使得封裝 。或者， -17- 200952144 在堆疊中之封裝可以被朝向使得封裝的引線架側背向模組 基板，或者，在堆疊中之一或更多封裝可以與其他不同朝 向。 依據本發明之堆疊封裝可以具有很多想要之封裝，及 只要是機械設計上的考量，並沒有上限。所示例子只顯示 在各個堆疊中之兩封裝，但也可以想出在堆叠中具有兩個 以上之封裝。 例如圖18所示及具有不同尺寸的之可堆疊QFN封裝 212、214係如圖21A及21B所示。於此，封裝係被顯示 爲平面圖，以封裝的引線架側背向觀看者，使得封裝模塑 的面2131、213Γ被看到。較大之封裝212可以例如具 有約lOmmxlOmm的佔用面積；及較小之封裝214可以例 如具有約5mmx5mm的佔用面積。可以了解的是，圖21A 及21B可以各別顯示堆疊之QFN封裝，其中可見封裝 212、214(爲參考用，它們可以稱爲在堆疊中之"頂”封裝 ，並在下方有"下"封裝）。封裝212(或包含封裝212的 封裝堆疊作爲"頂"封裝）係設有互連，例如2243，該封裝 可以藉由該互連與支援電路（未示於圖中）連接，或者， 在堆疊中之封裝可以藉由互連互連，及該堆疊可以藉由該 互連來連接至在支撐件中之下層電路。同樣地，封裝214 (或包含封裝2 14作爲"頂封裝”的封裝堆疊）被設有互連 ，例如 2 2 4 3 ·。 圖22爲可以安裝在一支撐件上之扁平無引線封裝及 扁平無引線封裝組件的各種方式之複合圖。支撐件的封裝 -18 - 200952144 安裝面可以例如具有一印刷電路板或模組基板（例如建立 基板或積層基板等），或插入板或較大之半導體晶粒，並 在圖22中被以220表示。如所示，幾個（例如圖中有5 個）封裝或堆疊封裝組件可以分開安裝在支撐件上；及各 種封裝可以具有不同功能。爲了顯示目的，無引線扁平封 裝或扁平封裝組件被顯示爲安裝在基板上，具有封裝的引 線架側（或至少"上"封裝，在例子中，顯示有一堆疊封裝 組件）背向觀看者並朝向該支撐件。因此，封裝模塑的表
D 面，例如223 1、223 1'被看出》 封裝（或封裝組件）係設有電互連，例如 2243、 2243’，封裝可以藉由互連與支撐件中之電路電連接，或 者在堆疊封裝組件中之封裝可以藉由互連互連。 電內互連係連接至曝露在支撐件的面220上之互連側 ，及在支撐件上之互連的角色與配置可以部份取決於支撐 件的類型及在封裝上所予以安裝的互連的位置並與支撐件 ^ 互連的位置而定。 ❹ 例如，支撐件可以爲模組基板。其可以至少包含在封 裝安裝側的一層有圖案的導電軌跡，其可以被一介電層所 覆蓋，並設有曝露出互連位置的開口（互連墊）。該基板 在相反側可以另外具有一層有圖案導電軌跡，其可以包含 其中佈署有模組的裝置的用以連接模組至電路的巷道或錫 球墊。經由介電層（或多介電層）導孔將各層之有圖案導 電軌跡連接，以提供所需電路由，這是在封裝技藝中所知 的。扁平無引線封裝（或堆疊封裝組件）可以安裝在基板 -19- 200952144 面220上並直接互連至互連堆1，例如2206。該等墊可以 包含信號（i/ο)墊、電源墊、及接地墊；及它們被安排 在基板中，於適用該封裝中之引線的特定配置的位置。在 基板中之電路可以連接有關於一封裝（或組件）之互連墊 至與另一封裝（或組件）相關的互連墊，如所示例如爲 2205。例如，在QFN封裝中之角落引線可以爲接地引線 ，及在封裝的角落之互連將被黏結至基板中之適當接地墊 。例如，在基板中之電路可以連接用於一封裝（或封裝堆 疊組件）的接地墊至用於另一封裝（或封裝堆疊組件）之 接地墊，例如所示之2207。（應注意的是，在基板中之 電路可以爲介電或鈍化層所覆蓋，在此時，將不會出現在 圖中。或者，在基板中之電路可以（經由在基板中之電軌 跡層間之介電層）連接至用於一封裝（或組件）的接地墊 至在基板的相反面上的接地巷道或接地球（也可以使用穿 過在基板中之導電軌跡層間之介電間之導孔）。或者，在 基板中之電路（例如2203 )可以連接有關於一封裝之互 連墊（例如2202 )至曝露之墊（例如2204 )，曝露墊係 位在可以立即連接至使用模組之裝置中的電路。 或者，例如，支撐件可以爲一半導體晶粒或其他封裝 ，其可以不是引線架封裝。在部份實施例中，支撐件包含 —高速圖形引擎或處理器，可以爲單一晶粒或包含一晶粒 的封裝。類似考量將適用至一模組基板。當支撐件爲一晶 粒時，該晶粒支撐件可以相對於安裝於其上之封裝爲朝上 (即作動側朝上），此時，連接將直接連接至晶粒支撐件 -20- 200952144 上之晶粒墊（以適當電絕緣，以保護在晶粒上之軌跡）； 或者，晶粒支撐件可以相對於安裝於其上之封裝爲朝下（ 即背面朝上），此時，導電軌跡將由導電軌跡將由在晶粒 的作用側上之晶粒墊所提供至在晶粒的封裝安裝側（背側 )上之互連處。 或者，例如，支撐件可以爲印刷電路板。同樣之考量 將適用至模組基板，除了 PCB可能沒有用於LGA或BGA 內連的島或錫球。 或者，例如，支撐件可以爲另一扁平無引線封裝，此 係類似於一狀況，其中，堆疊無引線封裝組件包含安裝並 電連接至較大無引線封裝的一較小無引線封裝。如果封裝 不是相同大小，則用於垂直互連的導電膏也可以用以沿著 較大封裝的表面形成水平導體，以將信號配送至較大封裝 的週邊。 此一結構係如圖2 3所示。於此，例如，一較小無引 ©線封裝232 (在此爲QFN封裝）係被安裝在一較大無引線 封裝230 (此例爲QFN封裝）上。較大封裝可以藉由互連 (2343)而安裝並互連至另一支撐件（此圖中未示出）。 在此例子中，互連墊與連接軌跡係被設在封裝23 0的表面 上。該等墊係定位以對準在封裝上的電互連（緣相關墊， 例如23 52及角落相關墊，例如2356 )。連接軌跡（角落 墊至封裝角落軌跡，例如23 57與緣墊至封裝緣軌跡，例 如2353由個別墊進行至較大封裝模塑的邊緣2342，並下 至模塑側壁至適當之下封裝引線（例如23 54、23 58 )。 -21 - 200952144 在此時，取決於在封裝內之引線架構與其與晶粒的連接， 可以完成較小封裝與較大封裝的互連；及完成封裝的互連 (個別或在任意互連處爲一起）連拉姪下層的其他支撐件 0 下層封裝可以對準，使得其邊緣的一或兩者可以與下 層封裝的緣重合；或者，上層封裝可以對準，使得其一或 兩邊緣可以相對於下層的封裝的一或兩邊緣略微偏移，使 得偏移可以曝露出一窄部份（例如約寬）的下層 封裝邊際。當上層封裝在長度與寬度均小於下層封裝時， 較小之上層封裝可以被定位使得其邊緣係在較大封裝的預 定邊界內，例如圖23所示。上層封裝可以被對準使得一 或多數緣突出下層封裝的邊緣；這可能例如在下層係一或 更多維度上係大於下層時所需。一突出緣可以或可無引線 端被連接至在下層封裝下的下支撐件，在部份實施例中， 連接可以選擇地由上層封裝直接至下層電路，繞過下層封 裝。 在較大封裝模塑表面上之墊及軌跡可以例如使用類似 於參考圖4Α、4Β、8、20Α、20Β所述之完成在封裝間或 晶粒間之互連所用之程序及材料加以完成。 導電互連扁平無引線封裝模組可以在上方模塑或密封 ，以保護封裝及互連。 在一扁平無引線封裝中之一個以上之晶粒可以用於建 構本發明。當實用時，兩或更多晶粒可以堆疊及安裝在引 線架；當晶粒被打線連接至引線架時更是如此，或者，如 -22- 200952144 下所述，晶粒係被導電聚合物或導電墨水電連接至引線架 〇 使用導電聚合物或導電墨水之具有晶粒互連的扁平無 引線封裝 圖5大致顯示依據本發明之扁平無引線封裝的底側的 平面圖50，該封裝係如圖1之透視圖所示。明顯地，這 爲DFN封裝，其具有鄰近封裝的兩相對緣的引線。在此 圖中，曝露出單片化引線架的部份特性。晶粒墊14在此 例中爲位於中間。在此例子中，晶粒繫桿1 5係曝露於封 裝的底側，爲引線1 2。如圖所示，在衝壓或鋸切單片化 時，引線的末端1 3已經被切除，以對齊側壁1 6。 可以使用以完成圖5之扁平無引線封裝的單片化引線 架元件係在圖6所示，大致以60表示。引線架元件包含 一緣件68、69’藉由該緣元件所有的內部構件可以在處 理時保持於定位。引線62係被連接至緣部份69，及晶粒 墊64係被繫桿65所連接至緣部份68。在晶粒安裝、晶 粒互連、及密封後（如下所述），封裝係沿著單片化軌跡 63、61而加以單片化，使得引線與晶粒墊與緣份68、69 分隔開。爲了以下之討論參考，晶粒墊64具有寬度641 :引線62具有由引線的最內端量測至單片化軌跡61的長 度621;在晶粒墊與引線的內端間有一間隙631;在相對 引線之內端間之距離661大致等於晶粒墊的寬度加上在晶 粒的兩側之間隙寬度；及單片化封裝的整個寬度爲在相對 單片化軌跡61間之寬度681。 -23- 200952144 本發明之這些尺寸的重點可以參考圖7及8。圖7顯 示一晶粒74，其可以在此圖中爲單一晶粒或者兩或更多 晶粒堆疊之頂晶粒，其係被安裝在圖8的引線架元件上。 互連墊（或互連端）76係安排在晶粒74的鄰近相對緣中 。晶粒係位在該引線架上，使得在晶粒上之互連墊（或互 連端）大致對準下層引線。如圖8所示’晶粒74 (與下 層晶粒（如果有的話））係被導電聚合物或導電墨水互連 材料87所電連接至引線架元件，該互連材料將晶粒墊或 互連端76連接至在引線上之鄰接點。如圖7及8所示， 示於圖6的引線架元件60可以被使用以安裝及互連具有 寬範圍寬度74 1的晶粒。通常，爲了提供晶粒至鄰近引線 的互連，在相對引線之內端間之距離661，即晶粒墊的寬 度加上在晶粒墊兩側上之間隙的寬度的總和應不大於用於 該封裝的晶粒的寬度74 1。通常，爲了使晶粒及互連配合 於整個封裝寬度內，在相對單片化軌跡61間之距離68 1 應大於晶粒的寬度741加上互連本身的其他尺寸。可以了 解的是，依據本發明之導電聚合物或導電墨水互連應只對 整個寬度爲小尺寸。 適當互連材料及形成互連的製程係如上之堆疊封裝的 互連所述。如上所注意，互連材料可以應用爲可流動狀。 因此，不必要使得晶粒側壁被互連爲平坦，或者，它們可 以被完美地對準。失準的公差可以免除需要精確地將晶粒 對準於堆疊中，或者，相對於引線架定位。 在此中示之晶粒係被安裝"晶粒在下"；即，它們被安 200952144 裝使得晶粒面的作動側朝下引線架。或者，在封裝中之晶 粒或者在封裝中之晶粒堆疊中之一或更多晶粒可以被晶粒 在上安裝，及在堆疊中之一或更多晶粒可以安裝爲晶粒在 上或晶粒在下。 因此，標準引線架元件可以被完成並設定以提供在相 對單片化軌跡間之整個距離，其超出具有一晶粒寬度範圍 的特定晶粒的寬度需求。即，參考圖6，引線架元件可以 被作成大小，使得引線62足夠長，以提供超出較寬晶粒 Θ 的寬度需求之在相對單片化軌跡61間之整個距離68 1; 及提供在相對引線之內端間之最小距離，不超出較窄的晶 粒的寬度需求。此一標準引線架可以用以容許具有寬範圍 之晶粒寬度的晶粒之選擇。當使用窄晶粒時，單片化軌跡 61可以據此移動以降低距離681 ;藉以，在晶粒附接及晶 粒互連與密封後，封裝可以對應變成較小。此係如圖8所 示。於此，晶粒74具有寬度741，及單片化軌跡81係位 於使得完成封裝具有略微大於晶粒寬度的整個寬度801， 以容許互連8 7加上部份標稱公差。 在所示例子中，封裝爲QFN封裝。QFN封裝可以依 據本發明加以如下加以建構：藉由提供具有引線在所有四 個側的引線架建構，及在所有四個側有互連墊的晶粒（或 晶粒堆疊）；將晶粒安裝在引線架建構上，具有晶粒墊對 準對應的引線，及使用導電聚合物或導電墨水將墊與鄰近 引線互連。 可以了解的是，各種長度（及各種寬度）的晶粒可以 -25- 200952144 藉由此一標準化引線架加以收容，而不管其爲DFN或 QFN格式。晶粒墊必須大致與其所連接之引線具有相同之 間距。 在上述例子中，引線端可以對齊側壁面，以成爲在單 片化時切割之結構。在其他實施例中，曝露引線端可以下 凹。用以形成下凹引線端與結構封裝的方法係如圖9、 1 0A及1 0B所示。圖9顯示一列封裝組件的一部份，由下 側看，使得曝露之引線架元件爲可見，包含爲繫桿95所 連接至引線緣部份98及引線92之晶粒墊94、941。在晶 粒安裝及互連與密封後，封裝組件被鑽孔，以形成貫孔（ 例如9 6 )。這些孔係被定位與作成大小，使得引線的圓 柱部被移除。因此，在單片化後（藉由沿著線91及93切 割或衝壓），引線係由所得封裝的側壁面下凹，如圖1 〇 A 及1 0 B所示。 參考圖10B，其中顯示由鑽孔及切鋸所形成之無引線 扁平封裝的底側，如圖9所示。鑽孔操作的結果，引線 92的端部（及垂直對準引線的末端之密封部份）係由封 裝側壁面的橫向鄰接部份1〇6下凹，如圖所示爲104。下 凹可以藉由例如印刷或電鍍一適當材料加以處理，如圖 1 0A之1 02所示，以改良後續施加之互連材料的黏性。 在圖中所示之鑽孔封裝組件例子中，孔96被顯示在 引線92與引線架緣98之交界處。這提供用於此引線架元 件的最大引線長度，因此，最大封裝尺寸收容在封裝中之 最大晶粒寬度。當晶粒的尺寸與晶粒與引線之電連接允許 -26- 200952144 時，可以藉由將該列孔96定位接近晶粒墊94及定位該單 片化軌跡91接近該晶粒墊94,而完成具有下凹引線端的 窄封裝。 互連材料可以藉由參考圖4A所述之方式加以分配施 加至下凹引線端。或者，互連材料可以分散於封裝側壁上 ，然後，被以刀片處理以自鄰近下凹部份的封裝側壁部份 移除互連材料，在下凹中留下沈積材料。 可規劃扁平無引線封裝 依據本發明之封裝可以選用地作成可規劃或可個人化 。晶粒可以被提供以一或更多"規劃墊"。可規劃封裝可以 被建構，使得在封裝中之半導體晶粒或晶粒堆疊上之一或 更多規劃墊被啓始電連接至一個以上之外部封裝連接。即 ，引線架使個晶粒被提供以多數引線，其被指定以可規劃 選項。例如，如果想要具有選擇以建構特定晶粒墊至兩外 部電路連接之任一，則兩規劃引線被提供在引線架上，及 在封裝製造的互連階段，晶粒墊被電連接至連接至兩端的 互連側。在封裝完成後，規劃引線的兩（或沒有）由連接 處選擇地切開，結果爲該規劃墊係只被電連接至規劃引線 之一（一個被切開），或都沒有至規劃引線（兩者被切開 );或至規劃引線（兩規劃引線均未切割）》切割程序可 以在堆疊封裝至另一封裝前加以執行，或者，將封裝附接 至基板之前。可規劃可以類似地選用地使用兩個以上之規 劃引線’例如三規劃引線，或四規劃引線，或任意n引線 連接至在晶粒或晶粒堆疊上之規劃墊，允許三、四或η規 -27- 200952144 劃選擇。 可規劃選擇係可以以各種不同方式加以使用’以允許 在堆疊中之一封裝層特有地回應於其變成所得封裝之一部 份的電系統。例如，如果吾人想要堆疊八層之能力’每一 層具有一特有識別，一層可以有三個規劃墊，各墊可以連 接至系統的正或負供給。因此，以三個導電墊，該三個墊 可以實施八個可能特有組合。藉由啓始將各個墊連接至引 線架的兩引線，藉以在封裝之兩外部連接，各個該三個墊 可以啓始地能連接至正或負供給。 Ο 切割可以例如在組裝該封裝前，藉由使用一切割工具 ，例如雷射加以執行，以切割或開路在晶粒或堆疊連接墊 與兩引線架之一間的電連接，使得該最終組件中，引線只 連接至兩可用信號中之一。 可以實施可規劃特性之方法之一可以例如圖1 1 A、 11B、11C及12至17所示。參考圖11A、11B、11C，信 號引線具有外部份1124及內部份1122。外部份係連接至 引線結構1 160的緣部份i 169。部份引線架材料係例如藉 〇 由部份蝕刻所由內部份1 1 22之下側所移除。在此例子中 ，有兩規劃引線。規劃引線具有外部份1136、U37及內 部份1 1 3 2、1 1 3 3。規劃引線的內部份係爲橋部份n 3 1所 結合。部份引線架材料係例如藉由部份飩刻，由內部份 1132、1133及由橋部份n31移除。結果自引線的內部份 的下側移除材料’隨後密封或模塑信號引線的內部份及規 劃引線的內部份及橋部份並未在封裝主體的下表面曝露出 -28- 200952144 。規劃引線額外具有區段U35、1135，其構成規劃引線 的可切除區域。部份引線架材料係在可切開區段n 35、 1 1 3 6藉由例如部份蝕刻而自上側（即由晶粒附著側）移 除。結果由上側移除材料，所以在可切開區段的引線較薄 ;及’在密封或模塑後，可切開區係曝露在封裝體的下表 面。 圖12顯示晶粒1274，其在此圖中可以爲單一晶粒或 兩或更多晶粒的堆疊之最上方者，並被安裝在圖11A之 引線架元件上。互連信號墊（或互連端）12 76，及互連規 劃墊1 278係被安排在晶粒1274的鄰近相對緣的邊際上。 晶粒係位於引線架上，使得在晶粒上之互連信號墊（或互 連端）大致對齊於下層之信號線，及使得互連規劃墊係大 致對齊規劃引線1 137的內部份1 133。 如圖13所示，晶粒1274 (與下層晶粒，如果有的話 )係爲導電聚合物或導電墨水互連材料所電連接至引線架 元件，該互連材料接觸在信號引線上之鄰接處（例如在 1 3 76 )，及接觸規劃墊至規劃引線上的鄰接處（如1378 表示）。在製程的此點中，規劃墊被電連接至兩規劃引線 〇 引線架元件1160可以用以安裝及互連具有大寬度範 圍的晶粒，將圖12及13與圖14及15相比較，顯示類似 於組件台；晶粒1274爲較寬晶粒，具有寬度1261 ;晶粒 1474爲較窄晶粒，具有寬度1461。參考圖14，信號墊 1 476及圖14之規劃墊1 478大致對準對應下層引線。如 -29- 200952144 圖15所示，晶粒1474(與下層晶粒，如果有的話）係藉 由導電聚合物或導電墨水互連材料電連接至引線架元件， 互連材料接觸信號墊至信號引線上之鄰近處（例如15 76 )並接觸規劃墊至規劃引線上之鄰近處（例如1 578 )， 在具有較寬晶粒的組件中，在此點中，規劃墊1478係電 連接至兩規劃引線。 組件係被密封或模塑，然後，封裝被沿著單片化軌跡 1 161、1 163所切鋸或衝壓加以單片化。圖16顯示爲1600 ，爲所得可規劃扁平無引線封裝的下側。曝露在封裝主體 的下側有：晶粒墊1 1 3 5 ;信號引線的外部份1 1 22 ;及外 部份1 63 6、1 63 7，及規劃引線的切開部份1 134、1 135。 曝露在單片化晶粒的側壁有信號引線的引線端1613，及 規劃引線的引線端1636、1637。在此例子中，引線端與 封裝側壁的鄰近部份1616對齊。 圖17顯示在圖16中之封裝爲17 00，其係藉由切開 規劃引線1137加以規劃，並表示爲1789。結果在封裝內 之晶粒（或晶粒堆疊）上之規劃墊係可定址於引線端 1 63 6或爲規劃引線1 1 3 6的外部份所可定址；但晶粒（或 晶粒墊疊）並未在引線端1 63 7可定址或爲規劃引線1 137 的外部份所定址。更明確地說，在規劃墊1 278 (或1478 )及規劃引線端1 63 6間之電持續性係藉由互連1378 (或 1 578 )經由橋部份1131、內規劃引線部份1132、（未切 開）段1 1 3 4及其他規劃引線部份1 1 3 6至內規劃引線部份 1133 = -30- 200952144 圖16所示之可規劃封裝也可以爲切開規劃引線1136 加以規劃化。結果在封裝內的晶粒（或晶粒堆疊）上之規 劃引線將在引線端1 637可定址或藉由規劃引線1137之外 部份所定址，但不爲引線端1636或規劃引線1136之外部 份所定址。或者，如圖16所示之可規劃封裝也可以爲切 開規劃引線1136及規劃引線1137加以規劃。結果，在封 裝內之晶粒（或晶粒堆疊）上之規劃引線將不會在引線端 1 636或引線端1 637可定址，及所得連接將浮置。浮置架 構可以是有價値的當晶粒或晶粒堆疊被設計以使得規劃墊 認出三個可能狀態（低、高及開路或浮置）。對於一或更 多晶粒或晶粒堆疊接腳之多封裝接腳，仍有很多其他替代 實施例。例如，雖然上述的例子中，一個晶粒墊有兩引線 架的引線，但另一晶粒墊也使用引線架引線之一，其他實 施例被想出，藉以一晶粒堆可以相關於其有或沒有其他晶 粒墊共享或使用相同引線架引線之外部封裝連接的選擇， 而具有兩、或三、或四、或任意數量η的規劃墊。同樣地 ，共同結合、或暫時橋接引線並不需要定位在晶粒的角落 ，如圖1 1 Α所示，但可以沿著晶粒的邊緣定位，以用於 位在晶粒或晶粒堆疊上任意位置的任一或多數晶粒墊。 在互連後，封裝（或封裝列或陣列）係被密封或模塑 ，然後封裝被單片化。 圖16顯示所得可規劃封裝1600的下側。在此例子中 之封裝的底側上，晶粒墊1 1 64的底側及信號引線的外部 份1 1 22係被曝露；另外’規劃引線的外部份1 1 3 6、1 1 3 7 -31 - 200952144 的底側及規劃引線的可切開部份1134、1135的底側被曝 露。可以了解的是’所有引線端1613係被曝露於封裝側 壁1 6 1 6。規劃係藉由自底側，例如使用雷射’經由適當 可切開部份1134或1135切開規劃引線的一、或兩者’或 不切開加以執行。圖17顯示此一封裝，其在此例子中藉 由沿著引線1 182的可切開部份切開’如1 789所示而加以 規劃。結果，在封裝內的規劃晶粒墊（在圖14中之1478 :在圖12中之1 278 )可以爲引線1 137所接取，但不能 經由引線1136接取。在此例子中，規劃晶粒墊有兩選擇 。或者，在其他實施例中，有三個選擇、四個選擇、或任 意數量（η)的選擇。如上所解釋，規劃晶粒墊可以啓始 電連接至所有可用選擇，在隨後製程中，可使用雷射或其 他工具以適當圖案切開一或更多連接加以選擇，以對在各 個層上之多數晶粒墊之一提供一特有組之連接或電信號， 以被連接在一起於一堆疊中。 規劃步驟可以在一模組內將封裝堆疊至其他封裝前被 執行：或者，封裝可以在規劃前被測試，及規劃決定可以 根據測試結果加以完成。 依據本發明之堆疊封裝單元或所建構之組件可以電互 連至使用裝置內之電路。例如，一堆疊封裝單元可以安裝 在另一封裝上，或者，在較大晶粒的作動側上，並電連接 該單元的引線端的所有或選擇之引線端與在基板上之互連 處或在晶粒上之墊，而被電連接。或者，例如，一封裝堆 疊組件可以安裝在基板上，並藉由連接所有或選擇之單元 -32- 200952144 的互連端與在基板中之引線而加以電互連。 用於本發明之封裝的原料可以很便宜。扁平封裝、及 封裝組件及堆疊封裝模組可以相較於在基板上之封裝很便 宜’特別是封裝較大之晶粒時。可以使用標準化引線架元 件（列或陣列）’用以安裝具有一範圍寬度的晶粒。扁平 無引線封裝可以作成儘可能地薄，並可以具有較在封裝中 之最大晶粒有略大之佔用面積。 扁平無引線封裝可以高度堅固並可靠。開始材料並不 複雜並且可靠，及引線架 '晶粒及密封體的墊特徵可以良 好匹配。 其他實施例係在申請專利範圍內。例如，互連材料也 可以包含燒結導電墨水，並可以應用爲在燒結形式中之軌 跡並隨後處理以燒結該等軌跡。或者，例如，互連材料也 可以包含金屬或電鍍至以想要軌跡圖案作無電電鍍觸媒印 刷或沈積的可金屬化圖案。 【圖式簡單說明】 圖1爲扁平無引線封裝的平面示意圖； 圖2爲顯示一基板的剖面示意圖； 圖3爲依據本發明實施例的圖1之兩扁平無引線封裝 的剖面示意圖，被安裝在圖2的基板上； 圖4A爲依據本發明實施例的包含一堆疊的兩個圖1 所示之扁平無引線封裝並電互連至基板上電路的堆叠扁平 無引線封裝模組的剖面圖； -33- 200952144 圖4B爲圖4A所示之堆疊扁平無引線封裝模組的示 意圖，其係與圖4A所示者呈直角·， 圖5爲依據本發明實施例之扁平無引線封裝的底側的 平面示意圖； 圖6爲依據本發明實施例之未切片引線架的平面圖； 圖7爲一晶粒的平面圖，其可以爲依據本發明實施例 之安裝在如圖6所示之未切片之引線架上之晶片的堆疊之 上晶粒的平面示意圖； 圖8爲依據本發明實施例互連及連接的晶粒及圖7之 © 未切片引線架的平面示意圖； 圖9爲依據本發明實施例之一連串未切片之引線架組 件的一部份的底面的平面圖，其係被鑽孔以提供凹陷引線 端； 圖10A爲依據本發明實施例之扁平無引線封裝的平 面圖； 圖10B爲依據本發明實施例之扁平無引線封裝的底側 的平面圖； ο 圖11A爲依據本發明另一實施例之未切片引線架的 平面圖； 圖1 1 B爲沿著圖1 1 A之B - B所取的剖面圖； 圖1 1 C爲沿著圖1〗a之c - C所取的剖面圖； 圖12爲依據本發明之一堆疊晶粒的上晶粒安裝在圖 11A之未切片引線架的平面圖； 圖13爲晶粒及圖12之未切片引線架依據本發明實施 -34- 200952144 例互連並連接至引線的平面圖； 圖14爲可以依據本發明實施例的堆疊晶粒的上晶粒 被安裝至圖11A所示之未切片引線架的平面圖； 圖15爲一晶粒及圖14之未切片引線架依據本發明實 施例被互連並連接至引線的平面圖； 圖16爲依據本發明實施例之可規劃扁平無引線封裝 的底側的平面圖； 圖1 7爲依據本發明實施例規劃之圖1 6的扁平無引線 封裝的底側之平面圖； 圖18爲依據本發明實施例之扁平無引線封裝的，正 面圖： 圖19爲安裝在依據本發明另一實施例之基板上的圖 18所示之一堆疊的兩扁平無引線封裝的剖面圖； 圖20A爲包含如圖19所示之一堆疊兩扁平無引線封 裝安裝在基板上並依據本發明實施例電連接至基板上的電 路之剖面圖； 圖20B爲相對於圖20 A爲直角的剖面圖之圖20 A中 之堆疊扁平無引線封裝模組的示意圖； 圖21A、21B爲依據本發明實施例之兩大小之四邊扁 平無引線封裝平面圖； 圖22爲包含在一支撐件上之扁平無引線封裝的模組 例的平面圖；及 圖23爲具有不同尺寸的封裝的堆疊扁平無引線封裝 模組的平面圖。 -35- 200952144 【主要元件符號說明】 10:扁平無引線封裝 11 :封裝體 13 :引線端 1 6 :表面 20 :基板 2 1 :介電材料 23 :互連處 1 61 :側壁面 30:篇平無引線封裝 30':扁平無引線封裝 3 1 :密封 3 Γ :密封 3 2 :黏劑 3 2':黏劑 33 :引線端 74 :晶粒 43 :互連 46 :模塑 50 :扁平無引線封裝 60 :扁平無引線封裝 6 1 :單片化軌跡 62 :引線 -36- 200952144 單片化軌跡 晶粒墊 緊桿 緣部份 緣部份 互連墊 單片化軌跡 晶粒 〇 互連 單片化軌跡 引線 線 晶粒墊 晶粒墊 繫桿 貫孔 引線架緣部份 印刷材料 側壁 鄰接部份 :內部份 :外部份 :橋部份 :內部份 -37 200952144 1 1 3 3 :內部份 1 1 3 4 ·•區段 1 1 3 5 :晶粒墊 1 1 3 6 :外部份 1 1 3 7 :外部份 1 160 :引線架結構 1 1 6 1 :單片化軌跡 1 1 6 3 :單片化軌跡 1 1 6 4 :晶粒墊 1 1 6 9 :緣部份 1182 :引線 1274 :晶粒 1 276 :互連信號墊 1 278 :互連規劃墊 1 3 76 :信號引線 1 3 7 8 :規劃引線 1 4 7 6 :信號墊 1 478 :規劃墊 1 5 78 :互連 1 6 0 0 :可規劃封裝 1613 :引線端 1 6 1 6 :封裝側壁 1 63 6 :引線端 1 63 7 :引線端 -38 200952144 1 700 :封裝 1 789 :可切開部份 1 2 1 3 :下部份 1 2 1 6 :上部份 1 23 0 :扁平無引線封裝 123 1 :封裝體 1 2 3 2 :黏劑 1 23 3 :引線端
1 2 1 3 ':下部份 1216':上部份 1 232':黏劑 1 23 3':引線端 1223 :互連處 1 220 :基板 1 23 0’ ：扁平無引線封裝 1243 :互連 1235 :引線 2 0 4 6:模塑 2 1 3 1 :基板 2243 :互連 212 :封裝 214 :封裝 2131’ ：基板 2243'：互連 -39 200952144 220 :插入板 2202 :互連墊 2203 :基板 2204 :曝露墊 2 2 0 5 :封裝 2206 :互連墊 2207 ：封裝 223 1 :封裝模塑 2 2 3 Γ :封裝模塑 2243 :電互連 2243 ':電互連 23 0 :無引線封裝 23 2 :無引線封裝 2342 ：緣 2343 :互連 2 3 5 2 :緣相關墊 23 54 :下封裝引線 2 3 5 6 :角落相關墊 2 3 5 7 :角落軌跡 23 5 8 :下封裝引線 -40

Claims (1)

  1. 200952144 七、申請專利範圍： i一種扁平無引線封裝，包含：引線架，包含有多數 引線，及至少一晶粒，安裝在該引線架並藉由導電聚合物 或導電墨水電連接至至少部份的該等引線。 2.如申請專利範圍第1項所述之扁平無引線封裝，包 含多數晶粒安裝在該引線架上。 3 .如申請專利範圍第1項所述之扁平無引線封裝，其 中至少該晶粒被安裝爲晶粒朝下。 4. 如申請專利範圍第1項所述之扁平無引線封裝，其 中至少一該晶粒爲安裝晶粒朝上。 5. 如申請專利範圍第2項所述之扁平無引線封裝，其 中在該堆疊的至少一晶粒被指向晶粒朝上及在該堆疊中之 至少一晶粒被指向晶粒朝下。 6. 如申請專利範圍第2項所述之扁平無引線封裝’其 中在該堆疊中之所有該晶粒均具有相同尺寸。 7. 如申請專利範圍第2項所述之扁平無引線封裝’其 中在該堆疊中之至少一晶粒與在該堆疊中之至少一其他晶 粒在尺寸上不同。 8. 如申請專利範圍第2項所述之扁平無引線封裝’其 中晶粒墊係沿著或鄰近至少一互連緣的邊際排列呈至少一 列。 9. 如申請專利範圍第8項所述之扁平無引線封裝’其 中在該堆疊中之第一晶粒的互連緣與在該堆疊中之第二晶 粒的互連緣重疊。 -41 - 200952144 10.如申請專利範圍第8項所述之扁平無引線封裝’ 其中在該堆疊中之第一晶粒的互連緣相對於在該堆曼中之 第二晶粒的互連緣爲偏移。 1 1.如申請專利範圍第1項所述之扁平無引線封裝， 其中該互連材料包含導電聚合物。 1 2 .如申請專利範圍第1項所述之扁平無引線封裝， 其中該互連材料包含聚合物，其被塡入以粒子形式之導電 材料。 13.如申請專利範圍第1項所述之扁平無引線封裝， I 其中該互連材料包含由：塡有金屬之環氧樹脂、塡有金屬 的熱固聚合物、塡有金屬的熱塑聚合物、導電墨水所選出 之材料。 1 4 ·如申請專利範圍第1項所述之扁平無引線封裝， 其中該互連材料包含可固化材料。 15.如申請專利範圍第1項所述之扁平無引線封裝， 其中該互連材料包含燒結導電墨水。 1 6.如申請專利範圍第1項所述之扁平無引線封裝， Ο 其中該互連材料包含金屬化電鏟至一印刷無電電鑛觸媒。 17.—種堆疊扁平無引線封裝的組件，該等封裝具有 引線端曝露於其至少一側壁’其中該等封裝使用導電聚合 物或導電墨水加以互連。 1 8 ·如申請專利範圍第1 7項所述之組件，其中該至少 一該封裝係爲包含至少一打線晶粒的扁平無引線封裝。 1 9.如申請專利範圍第1 7項所述之組件，其中該至少 -42- 200952144 —該封裝係爲包含至少一倒裝晶片晶粒的扁平無引線封裝 〇 20.如申請專利範圍第1 7項所述之組件，其中至少一 該封裝爲扁平無引線封裝，其具有至少一晶粒安裝在引線 架並使用導電聚合物或導電墨水電連接至引線。 21_如申請專利範圍第17項所述之組件，其中該等引 線之該等端面大致與該側壁之至少一部份對齊。 22. 如申請專利範圍第17項所述之組件，其中該等引 線的該等端面相對於該側壁之至少一部份的一平面爲下凹 〇 23. 如申請專利範圍第17項所述之組件，其中至少一 該封裝包含一或更多堆疊之晶粒。 24. 如申請專利範圍第1 7項所述之組件，其中在堆疊 中之該等封裝係爲相同類型之封裝。 2 5 ·如申請專利範圍第1 7項所述之組件，其中該至少 一該封裝爲與至少一其他封裝不同類型。 26.如申請專利範圍第17項所述之組件，其中在堆疊 中之該等封裝具有相同尺寸。 27·如申請專利範圍第I?項所述之組件，其中在堆疊 中之至少一封裝係與在堆疊中之至少一其他封裝尺寸上不 同。 28.—種封裝模組，包含扁平無引線封裝，其具有引 線端曝露於其至少一側壁，並電連接至在一下層支撐件中 之電路。 -43- 200952144 29. 如申請專利範圍第28項所述之封裝模組，包含： 多數堆疊扁平無引線封裝’具有引線端曝露於其至少一側 壁，使用導電聚合物或導電墨水加以互連。 30. 如申請專利範圍第28項所述之封裝模組，其中該 下層支撐件包含封裝基板。 3 1 ·如申請專利範圍第28項所述之封裝模組，其中該 下層支撐件包含印刷電路板。 32.如申請專利範圍第28項所述之封裝模組，其中該 下層支撐件包含一模組引線架。 © 3 3 .如申請專利範圍第2 9項所述之封裝模組’其中在 一堆疊中之該等封裝具有相同尺寸。 34.如申請專利範圍第29項所述之封裝模組，其中在 一堆疊中之至少一封裝與在一堆疊中之至少一其他封裝尺 寸上不同。 -44 -
TW098105276A 2008-02-19 2009-02-19 Flat leadless packages and stacked leadless package assemblies TW200952144A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2961708P 2008-02-19 2008-02-19
US12/199,667 US7843046B2 (en) 2008-02-19 2008-08-27 Flat leadless packages and stacked leadless package assemblies

Publications (1)

Publication Number Publication Date
TW200952144A true TW200952144A (en) 2009-12-16

Family

ID=40954330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105276A TW200952144A (en) 2008-02-19 2009-02-19 Flat leadless packages and stacked leadless package assemblies

Country Status (5)

Country Link
US (2) US7843046B2 (zh)
JP (1) JP2011512691A (zh)
KR (1) KR20100115784A (zh)
TW (1) TW200952144A (zh)
WO (1) WO2009105449A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763337B (zh) * 2021-02-26 2022-05-01 瑞昱半導體股份有限公司 封裝載板及應用其的晶片封裝結構

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7618848B2 (en) * 2006-08-09 2009-11-17 Stats Chippac Ltd. Integrated circuit package system with supported stacked die
US7843046B2 (en) * 2008-02-19 2010-11-30 Vertical Circuits, Inc. Flat leadless packages and stacked leadless package assemblies
US8829677B2 (en) 2010-10-14 2014-09-09 Invensas Corporation Semiconductor die having fine pitch electrical interconnects
JP5700927B2 (ja) * 2008-11-28 2015-04-15 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US20120074559A1 (en) * 2010-09-24 2012-03-29 International Business Machines Corporation Integrated circuit package using through substrate vias to ground lid
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
US9221247B2 (en) 2011-06-29 2015-12-29 Hewlett-Packard Development Company, L.P. Piezoelectric inkjet die stack
TWI483355B (zh) * 2011-10-25 2015-05-01 Nat Chip Implementation Ct Nat Applied Res Lab 模組化積體電路之製造方法
US9196588B2 (en) * 2011-11-04 2015-11-24 Invensas Corporation EMI shield
US9064977B2 (en) 2012-08-22 2015-06-23 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9093457B2 (en) 2012-08-22 2015-07-28 Freescale Semiconductor Inc. Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof
US9190390B2 (en) 2012-08-22 2015-11-17 Freescale Semiconductor Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9425139B2 (en) * 2012-09-12 2016-08-23 Marvell World Trade Ltd. Dual row quad flat no-lead semiconductor package
US9331007B2 (en) 2012-10-16 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming conductive ink layer as interconnect structure between semiconductor packages
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US9299670B2 (en) 2013-03-14 2016-03-29 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9524950B2 (en) 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9036363B2 (en) 2013-09-30 2015-05-19 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with parallel conductors and intra-conductor isolator structures and methods of their fabrication
US9025340B2 (en) 2013-09-30 2015-05-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with in-trench package surface conductors and methods of their fabrication
US9263420B2 (en) 2013-12-05 2016-02-16 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and methods of their fabrication
US9305911B2 (en) 2013-12-05 2016-04-05 Freescale Semiconductor, Inc. Devices and stacked microelectronic packages with package surface conductors and adjacent trenches and methods of their fabrication
US9257419B2 (en) * 2014-03-17 2016-02-09 Freescale Semiconductor Inc. Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof
US10388607B2 (en) 2014-12-17 2019-08-20 Nxp Usa, Inc. Microelectronic devices with multi-layer package surface conductors and methods of their fabrication
US20160276185A1 (en) * 2015-03-17 2016-09-22 Texas Instruments Incorporated Method and apparatus for making integrated circuit packages
US20170309549A1 (en) * 2016-04-21 2017-10-26 Texas Instruments Incorporated Sintered Metal Flip Chip Joints
US10426030B2 (en) 2017-04-21 2019-09-24 International Business Machines Corporation Trace/via hybrid structure multichip carrier
US10741466B2 (en) * 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US10902867B1 (en) * 2020-01-03 2021-01-26 International Business Machines Corporation Interconnect die for multichannel tape head assembly
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
US11557565B2 (en) 2020-10-06 2023-01-17 Nxp Usa, Inc. Semiconductor device assembly and method therefor
US11502054B2 (en) 2020-11-11 2022-11-15 Nxp Usa, Inc. Semiconductor device assembly and method therefor
KR20240001818A (ko) * 2022-06-28 2024-01-04 (주)엠아이디 우주용 메모리 부품 적층 패키징 방법 및 이를 통해 제조된 우주용 메모리 부품 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178132A (ja) * 1984-09-25 1986-04-21 Toshiba Corp 集積回路装置
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5111278A (en) 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5135556A (en) 1991-04-08 1992-08-04 Grumman Aerospace Corporation Method for making fused high density multi-layer integrated circuit module
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5434745A (en) 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
JP2000031376A (ja) * 1998-07-07 2000-01-28 Matsushita Electric Ind Co Ltd 半導体集積回路パッケージ
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6323060B1 (en) * 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6459148B1 (en) 2000-11-13 2002-10-01 Walsin Advanced Electronics Ltd QFN semiconductor package
US6337510B1 (en) 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
JP2004063569A (ja) * 2002-07-25 2004-02-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6855572B2 (en) * 2002-08-28 2005-02-15 Micron Technology, Inc. Castellation wafer level packaging of integrated circuit chips
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
US7064010B2 (en) 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7245021B2 (en) 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
JP4635209B2 (ja) * 2005-04-26 2011-02-23 国立大学法人九州工業大学 半導体パッケージの製造方法
JP5025921B2 (ja) * 2005-06-28 2012-09-12 ラピスセミコンダクタ株式会社 半導体装置
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
US7843046B2 (en) * 2008-02-19 2010-11-30 Vertical Circuits, Inc. Flat leadless packages and stacked leadless package assemblies

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763337B (zh) * 2021-02-26 2022-05-01 瑞昱半導體股份有限公司 封裝載板及應用其的晶片封裝結構

Also Published As

Publication number Publication date
US20090206458A1 (en) 2009-08-20
WO2009105449A3 (en) 2009-10-22
US7843046B2 (en) 2010-11-30
US8159053B2 (en) 2012-04-17
US20110012246A1 (en) 2011-01-20
KR20100115784A (ko) 2010-10-28
JP2011512691A (ja) 2011-04-21
WO2009105449A2 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
TW200952144A (en) Flat leadless packages and stacked leadless package assemblies
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US6668449B2 (en) Method of making a semiconductor device having an opening in a solder mask
US6660558B1 (en) Semiconductor package with molded flash
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
CN103325779B (zh) 制造微电子封装的方法
US7344917B2 (en) Method for packaging a semiconductor device
US20050052830A1 (en) Electronic module, panel having electronic modules which are to be divided up, and process for the production thereof
US20060163702A1 (en) Chip on board leadframe for semiconductor components having area array
KR101837511B1 (ko) 반도체 패키지 및 그 제조방법
KR102044092B1 (ko) 도전 범프 상호 연결을 포함하는 반도체 장치
US8648455B2 (en) Semiconductor device and method of manufacturing the same
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US20230369193A1 (en) Package Substrate Insulation Opening Design
US6930377B1 (en) Using adhesive materials as insulation coatings for leadless lead frame semiconductor packages
JP3781998B2 (ja) 積層型半導体装置の製造方法
US11929308B2 (en) Flip chip package assembly
US20230317673A1 (en) Fan out flip chip semiconductor package