TW200945504A - Semiconductor device having a floating body with increased size and method for manufacturing the same - Google Patents

Semiconductor device having a floating body with increased size and method for manufacturing the same Download PDF

Info

Publication number
TW200945504A
TW200945504A TW097130192A TW97130192A TW200945504A TW 200945504 A TW200945504 A TW 200945504A TW 097130192 A TW097130192 A TW 097130192A TW 97130192 A TW97130192 A TW 97130192A TW 200945504 A TW200945504 A TW 200945504A
Authority
TW
Taiwan
Prior art keywords
region
semiconductor device
forming
pattern
gate
Prior art date
Application number
TW097130192A
Other languages
English (en)
Inventor
Tae-Kyung Oh
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200945504A publication Critical patent/TW200945504A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200945504 九、發明說明： 【發明所屬之技術領域】 本發明與半導體元件及其製造方法有關，係與改 善擊穿（Punch-through)現象，能夠增加電晶體本體體 積之半導體元件及其製造方法有關。 【先前技術】 近來之半導體產業，係向提升半導體元件之積體 度以提高製造收率之方向進步。其一例如提出具有漂 浮體（FBC、Floating body cell)結構（以下簡寫為FBC 結構）之半導體元件。上述具有FBC結構之半導體元 件不須要資訊儲存用電容器，故與具有電容器之一般 動態隨機存取記憶體（DRAM)元件比較時，具有應用 於製造高積體元件有利之優點。 以下簡單說明先前具有FBC結構之半導體元件 及其動作原理。 具有FBC結構之半導體元件，乃在相當於源極 區與汲極區間領域之電晶體本體具有被漂浮之結 構’尤其上述具有FBC結構之半導體元件，並未設 置資訊儲存用電容器。 於此具有FBC結構之半導體元件，藉字元線外 加電壓於閘極使電晶體開啟（On)後，再藉位元線外加 高電位正電壓（high potential positive voltage)於汲 極區時，發生熱載子（hot carrier)，再因此熱載子引 6 200945504 起之碰撞離子化（collision ionization)而產生電子與 電洞（hole)，此電子因施加於汲極之高電壓而向汲極 洩放（放電）’但上述電洞則蓄積於漂浮體。於是，因 上述蓄積之電洞使電晶體之門檻電壓（Vt、threshold . voltaSe)降低，而施加電壓時有多量電流流通，乃使
電晶體擔任§己憶體之角色。例如，於上述具有FBC 結構之半導體元件，”0”狀態為電洞未蓄積、門檻電 壓向之狀態，” 1 ”狀態為電洞有蓄積、門檻電壓低之 φ 狀態。 此種具有FBC結構之半導體元件，其優點為雖 無電容器亦能夠操作DRAM，而此優點在今後製造 南積體元件之微細工程方面極為有利。 另一方面，試圖設計具有三度（or三維）空間結構 通道之7C件以擴大通道區之研究正盛行，其結果提出 具有一度（0Γ二維）空間結構通道之鰭型（場效）電晶體 (Fin Transist〇r、Fin Field-effect Transistor)結構。 © 上述韓型電晶體之結構為姓刻元件之隔離區域 使露f作用區域而形成鰭狀圖案（fin Pattern)後，將 ' 上述路出的作用區域，即以圍繞鰭狀圖案方式形成閘 =種型電晶體具有抑制短通道效應，在露出的 士7區域之二面均形成通道，具有提升經過通道之電 k推動特性等之優點。 應用上述鰭狀圖案及FBC結構之先前半導體 200945504 70件，其電晶體本體面積被減少而在電晶體本體蓄積 電洞時與洩放電洞時之門檻電壓差變小，因此較難區 別”1”或”0”之數據。 在此，如欲增加上述電晶體本體面積而增加上述 縛狀圖案之寬度時，在後續之與接觸插 plug)接觸之.鰭狀圖案上端部發生擊穿 現象。 φ 【發明内容】 〔發明欲解決之課題〕 本發明之貫施例提供一種增大漂浮體尺寸之半 導體元件及其製造方法。 又’本發明之實施例提供一種無擊穿（Punch thr 〇ugh)現象之半導體元件及其製造方法。 〔解決課題之方法〕 本發明之實施例之半導體元件，包含：（1)由矽 ❹ 基板及埋入氧化膜oxide layer)及矽層之堆疊 結構組成，在上述矽層之閘極形成區域，以向通道寬 度方向形成鰭狀圖案（fin pattern)，且此鰭狀圖案之 下端部寬度大於上端部之s〇I基板；（2)以圍繞上述 ‘韓狀圖案形成之閘極；（3)在上述閘極兩側之矽層中 形成之接合區域（juncti〇nregi〇n)。 上述.鰭狀圖案之上端部具有3〇〜4〇nm寬度，下
❹ 不赞明之其他實 200945504 端部具有50〜70nm寬度。 上述接合區域具有其濃度由上述矽層表面向埋 入氧化膜逐漸減低之濃度梯度。 又，本發明之實施例之半導體元件，再包含：（〇 在形成上述閘極及接合區域之S〇][基板上形成層間 絕緣層；（2)在上述層間絕緣層中形成與上述接合區 域接觸之接觸插頭（contact plug)。 上述接觸插頭由具有l.Ox 1020〜2.〇χ 1〇2〇離子 /cm3濃度之聚矽氧烷層構成。 含：（1)將由矽基板及埋入氧化膜及矽層之堆疊結= 組成之SOI基板之上述矽層進行蝕刻以形成作用°區 域(=ctive region)之歩驟；（2)將上述作用區域之向通 、見度方向之閘極形成區域之兩側邊緣部分作成凹 槽’以形成下端部寬度大於上端冑之韓&圖案之步 驟；(3)以圍繞上述鰭狀圖案形成間極之歩驟；⑷在 上述閘極兩侧之作用區域中形成接合區域之歩驟。 亡述形成鶴狀圖案之歩驟，包含：⑴在上述作 側二ΐ t成向通道寬度方向露出閘極形成區域兩 圖案之歩驟;(2)上述光罩圖案當 U钱刻以’將上述露出之作心域部分凹 驟，（3)去除上述光罩圖案之歩驟。 9 將上述露出之作用區域部分凹入之步驟，以使上 9
200945504 边露出之作用區域部分去除3〇〇〜5〇〇a厚度進行。 上述鰭狀圖案以使上端部具有3〇〜4〇nm寬度， 下端部具有50〜70nm寬度形成。 又，依本發明之實施例之半導體元件製造方法， 在上述形成鰭狀圖案之步驟後，且在圍繞上述鰭狀圖 案形成閘極之歩驟前，#包含：在上述㈣圖案以外 之其他作用區域表面上形成襯墊絕緣層（Ηηα insulation layer)之歩驟。 上述接合區域以N型雜質ιοχ 1〇13〜j 1〇14 離子/cm2劍量及20〜5〇keV能量進行離子植入形 士述接合區域以其濃度由上述作用區域表面向 埋入氧化膜逐漸減低之濃度梯度形成。 、再者，依本發明之實施例之半導體元件製造方 法’在形成上述接合區域之歩驟後，#包含：⑴在 形成上述閘極及接合區域之s〇I基板上形成層間絕 、:層以填入上述問極間之空間之歩驟；⑺將上述層 間絕緣層進行_以形成使上述接合區域露出之接 :孔一ct hole)之歩驟；(3)在上述接觸孔中形成 與上述接合區域接觸之接觸插頭之歩驟。 上曲述接觸插頭由具有10 X 1020〜2.0 xl〇2〇離子 /cm3濃度之聚矽氧燒層構成。 〔發明效果〕 200945504 本發明係將作用區域進行蝕刻，在上述作用區域 之閘極形成區域形成下端部寬度大於上端部之鰭狀 圖案，再圍繞上述鰭狀圖案形成閘極之結果，在寬度 較小之鰭狀圖案上端部能夠改善擊穿（Punch thr〇ugf) 現象，而纟寬度較大之鰭狀圖案下端部能夠增加電晶 體本體部分之體積。 【實施方式】 ❹ 以下參照附圖，詳細說明本發明之較適合之實施 例。 第1圖為說明本發明之實施例之半導體元件之 平面圖，第2圖及第3圖為分別對應第！圖之χ—χ， 線及Υ— Υ’線，說明本發明之實施例之半導體元件之 剖面圖。 #參照第1圖〜第3圖，備有由矽基板100、埋入 氧化膜（filled oxide layer) 102及矽層1 〇4之堆疊結構 ❹ 組成之S〇I基板106。上述矽層1〇4以蝕刻界定作用 區域AR。上述作用區域Ar具備鰭狀圖案F，係將 閘極形成區域G之兩側邊緣部分以向通道寬度方向 作成凹槽使中央部分突出而成。上述韓狀圖案F之^ 端部寬度大於上端部。具體而言，上述鰭狀圖案1?之 上端部具有30〜40nm寬度W1，下端部具有5〇〜 7〇nm 寬度 W2。 在包含上述鰭狀圖案F之S0I基板1〇6之閘極 200945504 形成區域G，形成包含閘極絕緣層112及閘極導電層 H4之堆疊結構之閘極116。上述閘極116以圍繞上 . &作用區域AR之·鰭狀圖案F形成’在上述SOI基板 106上具有與上述作用區域八尺成垂直方向延伸之線 • 形狀。 在上述閘極116兩侧之作用區域AR中形成接合 區域120。上述接合區域12〇以其下端部與SOI基板 106之埋入氧化膜1〇2接觸而形成，由此，本發明具 φ 有上述接合區域120間之作用區域AR部分被漂浮之 漂浮體結構（以下簡寫為FBC結構）。因此，本發明之 實施例之半導體元件能夠在上述電晶體本體部分蓄 積電洞，並能夠經被蓄積之電洞引起之門檻電壓之改 變而讀取數據，故不須要另外之儲存資訊用電容器。 在形成上述閘極116及接合區域12〇之s〇i基 板106上，以填入上述閘極116間之空間而形成層$ 絕緣層122。在上述層間絕緣層122中以上述接合區 g 域120接觸而形成接觸插頭124。 °° 於第1圖’元件符號110表示襯墊（liner)絕緣層。 如上述，本發明之實施例之半導體元件，在其閘 極形成區域G具備下端部寬度大於上端部之鰭狀^ 案F之結果，能夠在寬度較小之鰭狀圖案上端部改盖 擊穿（Punch-through)現象，且能夠在寬度較大之鰭二 圖案下端部增加電晶體本體部分之體積。 12 e
200945504 第4A圖〜第4H圖為說明本發明之 導體元件製造方法之製程別平面圖，第5A圖」二 圖及第6A圖〜第6H圖分別對應第4A圖〜第纽圖 之X X線及γ~ γ’線’說明本發明之實施例之半 體元件製造方法之製程別剖面圖，玆說明如下。 參照第仏圓、第5A圖及第6A圖’將由石夕基板 100及埋入氧化膜（fllled 〇xide layer)i〇2及石夕層 之堆疊結構組成之Sm基板1Q6之上述♦層ι〇4進 行蝕刻而形成作用區域。 參照第4B圖、第5B圖及第犯圖，在上述作用 區域AR上閘極形成區域〇之一部分形成光單圖宰 此光罩圖案108最好將上述作用區域ar上閘 極形成區域G之兩側邊緣部分露出。雖未示於圖中， 但上述光罩圖案108亦能夠在包含上述作用區域ar 及絕緣層1〇2(=埋入氧化膜）之SOI基板106之全面 上形成。 參照第4C圖、第5C圖及第6C圖，以上述光罩 圖案108當做蝕刻光罩，將上述作用區域AR之一部 分厚度進行凹入，最好凹入3〇〇〜5〇〇A厚度。隨後 去除光罩圖案108。其結果，在上述作用區域八尺之 閘極形成區域G形成下端部寬度大於上端部之鰭狀 圖案F。具體而言，上述鰭狀圖案F之上端部具有 40nm見度W1 ’下端部具有50〜7〇nm寬度W2。 J3 200945504 參照第4D 、第5D圖及第圖，在上❹ 成韓狀圖案F之作用區域…表面上形成襯塾絕緣層 . UG。上述襯墊絕緣層㈣含有如氧切膜（如2)及 氮化石夕膜（SiN)之堆4結構。將形成於上述形成韓狀 . 圖案F表面上之襯墊絕緣層110之一部分去除，結果 僅在上述韓狀圖t F以外之作用㊣域AR纟面上形成 襯墊絕緣層110。 參照第4E圖、第5E圖及第6E圖，在上述去除 Φ 襯墊絕緣層U〇之鰭狀圖案F表面上形成閘極絕緣層 112。上述閘極絕緣層i 12如利用氧化程序形成氧化 膜此時因上述氧化程序，上述鰭狀圖案f之邊緣部 分有可能被變圓（rounding) ^在上述形成閘極絕緣層 112之SOI基板ι〇6全面上，依序形成閘極導電層 114及閘極硬罩（hard mask)層（未示於圖中）。上述閘 極導電層114含有如聚矽氧烷膜及金屬系膜之堆疊 構’而上述閘極硬罩層則含有氮化石夕膜。 ❹ 將上述閘極硬罩層與閘極導電層114及閘極絕 •緣層112進行蝕刻’形成圍繞上述作用區域AR之韓 狀圖案F之閘極η 6。上述閘極116以具有與上述作 用區域AR成垂直方向延伸之線形狀而形成。在上述 問極116之兩側壁形成間隔物（spacer ) 118。 參照第4F圖、第5F圖及第6F圖，在上述閘極 116兩側之作用區域AR中形成接合區域120。上述 14 200945504 接合區域120藉N型雜質aw , 子Λ phQsphcm)us)之離 以離子植入製程以1.〇X 1013〜 • X 1014離子/cm2劑量及％ ςΛ -, " 之’辰度由上述作用區域表 狀圖氧Γ膜102逐漸減低，於是在寬度較小之錯 ，圖案F上端部兩側形成相對高浪度之接合區域 ’而在寬度較大之鰭狀圖案F下端部兩側形成相 對低濃度之接合區域12〇。 ，時，上述接合區域120以與S0I基板106之 埋入氧化膜102下端部接觸而形成。因此，本發明之 半導體元件具有上述接合區域m間之作用區域ar 4刀被你羊之FBC結構，依此，在上述被漂浮之電 晶體本體部分能夠儲存電洞。於是，本 外形成儲存資訊用電容器之製程。 不相
參照第4G圖、第5G圖及第6G圖，在形成上 述接合區域120之SOI基板1〇6成品上形成被覆上 述閘極116及接合區域120之層間絕緣層122。再將 層間絕緣層122進行化學及機械拋光法（CMP、
Chemical Mechanical Polishing)以露出上述閘極 116。上述層間絕緣層122不僅填入閘極丨16間之空 間以擔任上述閘極116間之絕緣層角色外，亦填入作 用區域AR_間之空間以擔任隔離元件用之絕緣層角 色0 15 200945504
參照第4H圖、第5H 間絕緣層122 it丨 固次第6ίί圖，將上述層 層22進仃蝕刻以形成露 之接觸孔（contact h0】e)後 ；1接口 S域120 述接合區域12〇接述接觸孔中形成與上 上、… 接觸插頭(C_act㈣)124。 上述接觸插頭124 u , Λ F g；124 離子/cnn、曾痒 由具有】.0χ1〇20〜2.0xl020 離子/=3遭度之聚㈣垸層形成較好。 層觸孔亦有可能將上述層間絕緣 = ΓΓ;域12°部分之-部分進行過度 形成，此時，上述接觸插 狀圖案F上端邱垃龅s , 只u4 了靶與上述鰭 ^接觸至少-部分以上而形成。 後’雖未示於圖中，但依序進行習知之一連串 後續f程:完成本發明之實施例之半導體元件製t 上述於本發明之實施例，將作用區 形成區域兩側邊緣部分進行㈣，形成下端部寬产大 = 狀圖案，圍繞上述結狀圖案形成閉極， ❹ 再於上述間極兩側形成接合區域及與上述接合 接觸之接觸插頭。因此於本發明，被上述接合‘域及 咖基板絕緣層圍繞之電晶體本體部分漂浮，== 述被漂洋之電晶體本體部分能夠儲存電洞，故不項 容器。因此，本發明具有有心製造高積體 件之優點。 又，本發明在寬度較大之鰭狀圖案下端部，能夠 將上述電晶體本體部分體積較先前增加，因此能夠增 16 200945504 加上述電晶體本體儲存電洞時與㈣放上 之門檻電壓差，依此能夠有效提升咖㈣崎細時 ’本發明在寬度較小之鰭狀圖案上端部兩 側，开，成相對高濃度之接合區域，能夠改善擊穿 (Ρ—_)現象。不僅如此，形成與上述寬度^ 端部接觸一部分之高濃度接觸插頭 之、‘，〇果，此夠更加改善上述擊穿現象。
德’以埴n月在作用區域之閘極形成區域形成閘極 而二约省略作用區域及閘極間形成層間絕緣層， 製造工程單純化，膜之形成製程’致使半導體元件 太辈照特定實施方式詳細說明如上，但熟習 本業者應明瞭在不脫離本發明之〃 ”、 加以各種改變或修正^ 、月、祀圍内能夠
17 200945504 【圖式簡單說明】 圖》兒明本發明之實施例之半導體元件之 0 * 2圖對應第i圖之χ—χ，線，說明本發明之 貫施例之半導體元件之剖面圖。 第3圖對應第1圖之Y-Y，線，說明本發明之 實施例之半導體元件之剖面圖。
第4A圖至第4H圖為說明本發明之實施例之半 導體元件之製程別平面圖。 第5 A圖至第5H圖分別對應第4A圖至第4H圖之 X— X’線，說明本發明之實施例之半導體元件之製程 別之剖面圖。 第6A圊至第6H圖分別對應第4A圖至第4H圖之 Y — Y’線’說明本發明之實施例之半導體元件製造方 法之製程別剖面圖。 200945504
【主要元件符號說明】 100 :ί夕基板 102 :絕緣層 104 :矽層 106 :SOI基板 AR :作用區域 G : 閘極形成區 域 F : 鰭狀圖案 110 :襯墊絕緣 層 112 :閘極絕緣 層 114 :閘極導電 層 116 :閘極 120 :接合區域 122 :層間絕緣 層 124 :接觸插頭 108 :光罩圖案 118 :間隔物 19

Claims (1)

  1. e ❹ 200945504 十、申請專利範圍： 1. 一種半導體元件，其特徵為包含： ^基板及埋人氧化膜及㈣之堆疊結構組 ’在上切層之開極形成區域，以向通道寬产 方向形成韓狀圖案，且此韓狀圖案之下端部寬二 大於上端部之SOI基板； 义 以圍繞上述鰭狀圓案形成之閘極；以及 在上述閘極兩側之矽層t形成之接合區域。 2·如申請專利範圍第1項之半導體元件，其中，上 述韓狀圖案之上端部且有3 而匕、有30〜4〇nm寬度，下端 4具有50〜70nm寬度。 3.如申請專利範圍第1項之半導體元件，1中，上 述接合區域具有其濃度由上述石夕層表面^埋入氧 化膜逐漸減低之濃度梯度。 4·如申請專利範圍第1項之半導體S件，其中，再 包含· 在形成上述閘極及接合區域之SOI基板上形 成層間絕緣層； Hit f上述㈣絕緣層巾形成與上述接合 觸之接觸插頭。 5.如申請專利範圍第4項之半導體元件，其中，上 述接觸^頭由具有W咖〜2.Gxl㈣離子 /cm3 ?辰度之聚石夕氧炫層構成。 20 200945504 6· 一種半導體元件製造 將由矽基板及埋 組成之SOI基板之上 區域之歩驟； 方法，其特徵為包含： 入氧化膜及矽層之堆疊結構 述矽層進行蝕刻以形成作用 地邛用區域之向通道寬度方向
    Ο； Γ3- τ 〜見反万向之閘極形 成區域之兩侧邊緣部分作 寬度大於上端部之Πί凹槽’以形成下端部 、上5而。卩之鰭狀圖案之步驟； =圍繞上述鰭狀圖案形成閘極之步驟；以及 之步驟十述閘極兩側之作用區域中形成接合區域
    7.Π請專利範圍第6項之半導體元件製造方法， 其中’上述形朗狀圖案之㈣，包含： =上述作用區域上形成向通道寬度方向露出 形成區域兩側邊緣部分之光罩圖案之歩驟； 上述光罩圖案當做餘刻光罩，將上述露出之 作用區域部分凹入之步驟；以及 去除上述光罩圖案之歩驟。 8.如申請專利範圍第6項之半導體元件製造方法， 其中，將上述露出之作用區域部分凹入之歩驟， 以使上述路出之作用區域部分去除〜人厚 度進行。 如申請專利範圍第6 其中，上述鰭狀圖案 項之半導體元件製造方法， 之上端部具有30〜40nm寬 9·
    200945504 度，下端部具有50〜7〇nm寬度形成。 10.如申請專利範圍第6項之半導體元件製造方法， 其中，在上述形成鰭狀®案之歩驟後，且在圍繞 上述錄狀圖案形成閉極之步驟前’再包含：在上 述鰭狀圖案以外之其他作用區域表面上形成襯 墊絕緣層之歩驟。 U.如申請專利範圍第6項之半導體元件製造方法， 其中，上述接合區域係將雜質以1〇χ1〇13 1.0x1014離子/cm2劑量進行離子植入形成。 12.如申料利㈣第6項之半導體元件製造方法， 其中’上述接合區域係將N型雜質以20〜5〇keV 月巨量進行離子植入形成❶ 13.=請專利範圍第6項之半導體元件製造方法， ^ ，上，接合區域以其濃度由上述作用區域表 m i埋人减膜逐漸減低之漢度梯度形成。 •二請專利範圍第6項之半導體元件製造方法， 八 在形成上述接合區域之歩驟後，再包含： 成异門Γ成上述閉極及接合區域之s〇1基板上形 成曰間絕緣層以填入上述閘極間之空間之歩驟； 合區：緣層進行㈣以形成使上述接 匕-飞露出之接觸孔之歩驟； 接縮^上述接觸孔中形成與上述接合區域接觸之 接觸插頭之歩驟。 4按蜩二 22 200945504 15.如申請專利範圍第14項之半導體元件製造方 法，其中，上述接觸插頭由具有1.0 X 1020〜2.0 X 1020離子/cm3濃度之聚矽氧烷層構成。
    23
TW097130192A 2008-04-21 2008-08-08 Semiconductor device having a floating body with increased size and method for manufacturing the same TW200945504A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080036617A KR20090111046A (ko) 2008-04-21 2008-04-21 반도체 소자 및 그의 제조방법

Publications (1)

Publication Number Publication Date
TW200945504A true TW200945504A (en) 2009-11-01

Family

ID=41200429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097130192A TW200945504A (en) 2008-04-21 2008-08-08 Semiconductor device having a floating body with increased size and method for manufacturing the same

Country Status (5)

Country Link
US (1) US20090261459A1 (zh)
JP (1) JP2009267327A (zh)
KR (1) KR20090111046A (zh)
CN (1) CN101567374A (zh)
TW (1) TW200945504A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012814B2 (en) * 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
US8120110B2 (en) * 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
US10163914B2 (en) * 2017-03-08 2018-12-25 Globalfoundries Inc. Method of reducing fin width in FinFET SRAM array to mitigate low voltage strap bit fails

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5718800A (en) * 1995-11-08 1998-02-17 Micron Technology, Inc. Self-aligned N+/P+ doped polysilicon plugged contacts to N+/P+ doped polysilicon gates and to N+/P+ doped source/drain regions
US6475890B1 (en) * 2001-02-12 2002-11-05 Advanced Micro Devices, Inc. Fabrication of a field effect transistor with an upside down T-shaped semiconductor pillar in SOI technology

Also Published As

Publication number Publication date
JP2009267327A (ja) 2009-11-12
KR20090111046A (ko) 2009-10-26
US20090261459A1 (en) 2009-10-22
CN101567374A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
JP4950065B2 (ja) サドル型フラッシュメモリ素子及びその製造方法
KR100724575B1 (ko) 매립 게이트전극을 갖는 반도체소자 및 그 형성방법
TWI324386B (en) Semiconductor device and method for manufacturing the same
TWI567946B (zh) 包含分離式閘極非揮發性記憶單元之半導體結構及其形成方法
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
JP4923078B2 (ja) 半導体記憶装置及びその半導体記憶装置の製造方法
CN105009286B (zh) 具有增大沟道区有效宽度的非易失性存储器单元及其制作方法
KR100835278B1 (ko) 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법
TW201113984A (en) DRAM cell with double-gate Fin-FET, DRAM cell array and fabrication method thereof
TWI281257B (en) Quasi-planar and FinFET-like transistors on bulk silicon
TW201138068A (en) Semiconductor device and method for manufacturing the same
TW201110350A (en) Semiconductor device and method of manufacturing the same
TW200807523A (en) Semiconductor device with a surrounded channel transistor
JP2008263162A (ja) 半導体素子及びその製造方法
JP5583315B2 (ja) 半導体装置及びその製造方法
TW200924069A (en) Method of forming FINFET device
TW201250935A (en) Semiconductor device and method of manufacturing the same
WO2010102106A2 (en) Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
WO2014109310A1 (ja) 半導体装置及びその製造方法
JP5159816B2 (ja) 半導体記憶装置
TW200945504A (en) Semiconductor device having a floating body with increased size and method for manufacturing the same
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
KR20090039203A (ko) 반도체 소자의 제조 방법
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
TWI249846B (en) Memory device