TW200939224A - Delay locked loop circuit of semiconductor device - Google Patents

Delay locked loop circuit of semiconductor device Download PDF

Info

Publication number
TW200939224A
TW200939224A TW097142218A TW97142218A TW200939224A TW 200939224 A TW200939224 A TW 200939224A TW 097142218 A TW097142218 A TW 097142218A TW 97142218 A TW97142218 A TW 97142218A TW 200939224 A TW200939224 A TW 200939224A
Authority
TW
Taiwan
Prior art keywords
phase
delay
semiconductor memory
clock
memory device
Prior art date
Application number
TW097142218A
Other languages
English (en)
Other versions
TWI417879B (zh
Inventor
Hee-Woong Song
Kun-Woo Park
Yong-Ju Kim
Ic-Su Oh
Hyung-Soo Kim
Tae-Jin Hwang
Hae-Rang Choi
Ji-Wang Lee
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200939224A publication Critical patent/TW200939224A/zh
Application granted granted Critical
Publication of TWI417879B publication Critical patent/TWI417879B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Description

200939224 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體記憶鱧裝置，及更具體言之， 本發明係關於一延遲鎖定迴路，其用於控制内部操作使得 對應於套用至半導體記憶體裝置之外部指令之資料與一系 統時脈同步輸出。 本發明主張2007年11月2日申請之韓國專利申請案第ι〇_ 2007-0111 758號之優先權，該案之全文以引用的方式併入 本文中。 【先前技術】 在一具有各種半導體裝置之系統中，一半導體記憶體裝 置作為一資料儲存器。半導體記憶體裝置輸出對應於接收 自一資料處理器（例如一中央處理單元（CPU))之位址之資 料，或將接收自資料處理器之資料儲存到藉由位址選定之 記憶體單元》 _ 隨著系統之操作速度增加及半導體積體電路技術進步， 半導體記憶體裝置需要以更高速度輸入及輸出資料。為了 加快及穩定半導體記憶體裝置之操作，一同步半導體記憶 體裝置已被開發，其與接收自外部之系統時脈同步輸入/ 輸出資料。然而’同步半導體記憶體裝置仍不足以滿足所 需的資料輸入/輸出速度。因此’最近已開發一雙倍資料 速率（DDR)同步半導體記憶體裝置，其分別在系統時脈之 上升邊緣及下降邊緣輸入/輸出資料。 為了分別在系統時脈之上升邊緣及下降邊緣輸入/輸出 135500.doc 200939224 資料，DDR同步半導體記憶體裝置應該在系統時脈之每一 週期處理雙資料。特別地’輸出資料之時序應與系統時脈 之上升邊緣及下降邊緣完全同步。為此，同步半導體 •己隐體裝置中之冑料輸出電路係用以控制内部輸出資料 &傳輸資料之時序’以與輸人其之系統時脈之上升邊緣及 下降邊緣同步輸出資料。 ’ 輸人半導體記憶體I置之系統時脈透過半導體記憶體裝 £中的—時脈輸人緩衝器時脈傳輸線等被傳輸至資料 輸出電路。系統時脈之傳輸不可避免地帶有延遲。在此一 凊況下，貝料輸出電路雖與系統時脈同步輸出資料至外 界’但該系統時脈在藉由資料輸出電路接收之前已被延 遲然後’夕卜部裝置便接收到與來自半導體記憶體裝置 之系統時鐘之上升邊緣及下降邊緣不同步之該輸出資料。 因此，外部裝置無法辨識正確的資料輸出時間，且因此無 法正常地感測資料。 ❹ A解決此限制，半導體記憶體裝置具備一延遲鎖定迴 路，用於補償由於透過該半導體記憶體裝置之内部電路將 系統時脈傳輸至資料輸出電路所引起的該系統時脈之延遲 時間。延遲鎖定迴路複製由於透過時脈輸入緩衝器、時脈 傳輸線等傳輸系統時脈所引起的系統時脈之延遲時間，透 過該時脈傳輸線系統時脈被傳輸。延遲鎖定迴路調整輸入 系統時脈之相位以補償系統時脈複製之延遲時間，然後將 該内部時脈輸出至資料輸出電路。亦即，輸入半導體記憶 體裝置之系統時脈經過延遲時間補償，以在被傳輸至資料 135500.doc 200939224 輸出電路之前鎖定其相位。資料輸出電路與延遲鎖定時脈 同步輸出資料，且外部裝置決定資料輸出與系統時脈完全 同步。 實際上，延遲鎖定時脈在資料輪出時間之前一週期自延 遲鎖定迴路傳輸至輸出緩衝器，使得資料與傳輸之延遲鎖 定時脈同步輸出。其目的在於讓資料在半導體記憶體裝置 之外部看似如同其與輸入半導體記憶體裝置之系統時脈之 上升邊緣及下降邊緣完全同步輸出。亦即資料輸出被提 則比半導體記憶體裝置之内部電路引起的系統時脈之延遲 夺1長❾奴時間。如此，在半導體記憶體裝置之外部， f料便看似如同資料與系統時脈之上升邊緣及下降邊緣完 應：@此’延遲鎖定迴路是一用於發現多久資料 償由料導趙記憶體裝置中的延遲時間引 起之資料輪出時間之電路。 最近，隨著半導體記憶 導體記憶體裝置U 要一快速操作，輸入半 各週期中處理頻率增加，且在系統時脈之 =::r體裝置-併使"有 統二及:為一資料輸一考之系 統時脈具有—頻率為=為一輸入/輸出指令及位址參考之系 為了使半導體記則㈣時脈具有—頻率為2GHz。 償系統時脈延遲=與尚頻率時脈同步操作，藉由補 鎖定迴路，即外料&資料料序之延遲 夺脈之頻率增加的情況下，仍可細微且 135500.doc 200939224 精確地控制經調整用於相位鎖定之延遲時間之變化。 傳統延遲鎖定迴路偵測系統時脈與反應延遲時間之内部 時脈之間的一相位差。然後，傳統延遲鎖定迴路透過一包 含單位單元之延遲線而調整系統時脈之相位並反饋結果， 該單位單元具有一對應於該彳貞測之相位差之延遲時間。傳 統l遲鎖定迴路重複追縱該相位差之操作直至相位被鎖 疋。傳統延遲鎖定迴路之操作包含：補償系統時脈延遲時 眷 間，其係藉由將系統時脈之輸入/輸出期間引起的延遲時 間建立模型而獲得；偵測補償之時脈與參考時脈之間的相 位差，控制延遲元件以減低相位差。延遲鎖定迴路係利用 負延遲效應操作，該效應可能歸因於延遲時間之非預期改 變，或由於環境變化諸如電壓位準、溫度、壓力及處理程 序所引起的時脈之變形。此外，傳統鎖定迴路具有下述限 制：此種鎖相操作花費時間較長；當使用一複製延遲單元 來補償時脈因時脈輸入/輸出路徑所引起之延遲時間，及 參使用延遲線來透過複數個延遲單元將延遲時間套用至該時 脈而藉此改變時脈的相位時，占空比可能會被改變且遭受 各種雜訊、抖動等之影響。 如上文描述，當半導體記憶體裝置接收一高頻率時脈訊 號以高速操作時，鎖相操作需花費長時間、占空比可能遭 受非期望的改變，且半導體記憶體裝置易受雜訊及抖動之 影響。因此需要可克服此等限制之一新型延遲鎖定迴路。 【發明内容】 ° 本發明之實施例係關於提供一包含一延遲鎖定迴路之半 135500.doc •9. 200939224 導體記憶體裝置，該鎖定迴路可摁媸一此* ^ 研心、格r根據一尚頻率之系統時脈 控制資料之輸入/輸出時序。 根據本發明之-態樣，提供—種半導體記憶體裝置，其 包含：-相位比較器，其經組態以偵測一内部時脈與一參 考時脈之間的-相位差，以輸出具有對應於該偵測之相位 差之-脈衝寬度之一狀態訊號；一相位調整器，其經組態
以產生用於決定對應於該狀態訊號之一延遲時間之一數位 代碼，該狀態訊號用於鎖定内部時脈之一相位；一數位轉 類比轉換器，其經組態以將該數位代碼轉換成一類比電 壓；及一多相位延遲訊號產生器，其經組態以根據對應於 該類比電壓之一偏壓電壓而延遲内部時脈，以反饋該延遲 之内部時脈作為内部時脈並產生多相位延遲訊號。 根據本發明之一態樣，提供一種半導體記憶體裝置，其 包含：一延遲鎖定迴路’其經組態以偵測一内部時脈與一 參考時脈之間的一相位差，及使用一有限狀態機將偵測之 相位差轉換成一數位代碼’及使用一電壓控制延遲線 (VCDL)根據對應於該數位代碼之偏壓電壓而產生多相位 延遲訊號；及一資料輸入輸出電路，其經組態以與多相位 延遲訊號同步輸入/輸出資料。 根據本發明之一態樣，提供一種在一半導體記憶體裝置 中延遲鎖定内部時脈之方法，其包含：緩衝一内部時脈及 一接收自外部之參考時脈；偵測内部時脈與參考時脈之間 的相位差，以產生一具有對應於該相位差之一脈衝寬度之 一狀態訊號；使用一有限狀態機循序決定對應於該狀態訊 135500.doc •10· 200939224 號之脈衝寬度之延遲時間之一粗略值及一精細值以產生一 數位代碼；將該數位代碼轉換成一類比電壓；產生對應於 該類比電壓之一電流；產生對應於該電流之一偏壓電壓； 及以對應於該偏壓電廢之延遲時間而延遲内部時脈，以產 生多相位延遲訊號。 ❹
如上文描述’為了減低相位鎖定所花費的時間，根據本 發明之實施例之半導體記憶體裝置使用包含有限狀態機 (FSM)之相位調整器，取決於自相位比較器輸出之比較結 果而執行相位鎖定操作。此處，相位比較器可偵測達到内 邛時脈與參考時脈之間的相位差之最大值。此外，為了防 止可能因傳統延遲鎖定迴路高速操作而引起之占空比誤差 或—抖動所導致之時脈失真，半導體記憶體裝置以數位方 式調整内部時脈之相位。然後，半導體記憶體裝置使用電 壓控制延遲線（VCDL)產生多相位延遲㈣。如此，半導 體。己隐體裝置可獲得具有不同相位之延遲鎖定内部時脈， 且藉由與根據操作環境具有Μ相位之延遲敎内部時脈 同步輸入/輸出資料，而高速輸入/輸出資料。 【實施方式】 一半導體裝 、下參考附隨圖式詳細描述根據本發明之 置之延遲鎖定迴路。 半導體記憶體裝置之 圖1是根據本發明之一實施例之 方塊圖β 遲二體記憶體裝置包含如請示之延遲鎖定趣 比較一内部時脈ICLK及一參老n+ 1呀脈 135500.doc -11· 200939224 REF-CLK，且使用一有限狀態機（FSM)將該偵測之相位差 轉換成一數位代碼。而且，延遲鎖定迴路將對應於該數位 代碼之一偏壓電壓施加於一電壓控制延遲線（VCDL)以產 生多相位延遲訊號OUT1、OUT2、OUT3、OUT4、QUT5及 OUT6。雖然未繪示，但是半導體記憶體裝置進一步包含 一資料輸出電路’其經組態以與多相位延遲訊號out 1至 OUT6同步輸出自複數個單位單元傳輸之資料。使用資料 輸出電路，半導體記憶體裝置可輸出對應於在一期望時間 ® 點自外部套用之一讀取指令之資料。 具體而言’延遲鎖定迴路包含一相位比較器12〇、一相 位調整器150 ' —數位轉類比轉換器16〇，及一多相位延遲 訊號產生器190。相位比較器120偵測内部時脈ICLK與參 考時脈REF_CLK之間的相位差，以產生具有對應於該積測 之相位差之一脈衝寬度之一狀態訊號β相位調整器丨5〇根 據該偵測之相位差產生一數位代碼，用於決定鎖定相位所 ❹ 需的相位偏移量。數位轉類比轉換器160將數位代碼轉換 成-類比訊號。多相位延遲訊號產生器19〇接收對應於該 &位轉類比轉換II之輸出訊號之偏壓電壓，以藉由對應於 該偏壓電壓之-延遲時間延遲内部時脈ICLK，藉此產生 多相位延遲訊號及反饋延遲之内部時脈。多相位延遲訊號 產生器19〇包含-電壓控制延遲線⑽叫，其經組態以根 據該偏Μ電壓偏移相位（亦即’決定輸人訊號之延遲時 間）。 該延遲鎖定迴路進一步包合一拄祕ρβ 7 L 3 時脈緩衝器110，其經組 135500.doc 200939224 態以緩衝自多相位延遲訊號產生器190反饋之内部時脈及 參考時脈REF_CLK，以將内部時脈及參考時脈REF_CLK 傳輸至相位比較器120。 相位比較器120具有一比較範圍，其可偵測自反饋時脈 與參考時脈REF_CLK之最小相位差至反饋時脈與參考時脈 REF—CLK之最大相位差。取決於偵測之相位差，相位比較 器120輸出兩種狀態訊號，一種代表反饋時脈之相位是否 在參考時脈REF_CLK之相位之前，另一種代表該反饋時脈 之相位是否在參考時脈REF_CLK之相位之後。分別代表反 饋時脈之相位提前或滯後之此等狀態訊號，具有對應於反 饋時脈與參考時脈REF_CLK之間的相位差之脈衝寬度。藉 由比較時脈之相位，相位比較器120將反饋時脈之相位狀 態分成一早於參考時脈REF_CLK之相位狀態的相位、一晚 於參考時脈REF一CLK之相位的相位，及一等於參考時脈 REF—CLK之相位的相位（亦即，一鎖定相位）。延遲鎖定迴 路進一步包含一訊號放大器140，以防止可能扭曲或模糊 比較結果之故障。訊號放大器140放大接收自相位比較器 120之二個訊號’以僅允許一個訊號保持一邏輯高位準之 脈衝寬度而使另一訊號停用，及然後將該二個訊號輸出至 相位調整器150。 相位比較器120之内部時脈ICLK與參考時脈REF_CLK間 的比較是藉由一時脈產生器220控制。時脈產生器220以一 定之劃分速率劃分接收自外部之時脈之頻率，以將該分頻 時脈輸出至相位比較器120 *劃分速率可取決於半導體記 I35500.doc -13- 200939224 憶體裝置之操作環境及操作模式而設定。延遲鎖定迴路進 一步包含一相位鎖定偵測器130。當反饋時脈之相位與參 考時脈REF_CLK之相位相同時，相位鎖定偵測器130取決 於相位比較器120之比較結果而偵測反饋時脈之鎖相狀 態。鎖定狀態代表多相位延遲訊號OUT1至OUT6，多相位 延遲訊號OUT1至OUT6是藉由延遲内部時脈ICLK而產生， 具有適合用於輸入/輸出資料之相位。 相位調整器150係根據訊號放大器140之輸出訊號決定相 參 位偏移量，且包含一粗略調整單元152及一精細調整單元 154。粗略調整單元152包含一有限狀態機，其根據比較結 果決定用於調整内部時脈ICLK之延遲時間之粗略值。精 細調整單元154包含一有限狀態機’其根據比較結果決定 用於調整内部時脈ICLK之延遲時間之精細值。如果内部 時脈ICLK與參考時脈REF_CLK之間的相位差大，則先藉 由粗略調整單元152粗略計算、然後再藉由精細調整單元 Φ 154精細計算延遲時間。如此，可減少調整相位所花費的 時間。相位調整器150輸出對應於該偵測之相位差之延遲 時間作為一數位代碼。當電力施加於半導體記憶體裝置 時，根據一操作模式使相位調整器15〇連接至一驅動器 260，以驅動粗略調整單元152及精細調整單元。#。當從 第一次相位鎖定起重複進行比較而使相位差減低至一定值 =下時，㈣器260僅能㈣據-操作模式操作精細調整 單元1 54。如此可減少耗電。 延遲鎖定迴路進一步包含一電流轉換器17〇及一偏壓產 135500.doc -14· 200939224 生器180。自相位元調整器15〇輸出之數位代碼藉由數位轉 類比轉換器160轉換成一類比電壓。電流轉換器17〇將該類 比電壓轉換成一電流◊偏壓產生器18〇接收來自電流轉換 器170之電流，以產生對應於自該相位調整器15〇輸出之數 位代碼之一偏壓電壓。該偏壓電壓用於控制多相位延遲訊 號產生器190中的延遲時間。 為了防止延遲鎖定迴路之故障，相位調整器15〇、數位 轉類比轉換器160及電流轉換器170應該接收恆定電流，而 不考慮操作環境諸如處理程序、電壓位準及溫度。因此， 延遲鎖定迴路進一步包含一參考電流產生器24〇，其經組 態以產生一恆定參考電流，而不考慮操作環境。 如上文描述，半導體記憶體裝置接收内部時脈iclk，以 產生具有彼此不同相位之多相位延遲訊號〇1^1至〇1；丁6。雖 然圖1繪示的情況為，多相位延遲訊號產生器19〇輸出六個 多相位延遲訊號OUT1至〇UT6，但是多相位延遲訊號之數 φ 量可根據半導體記憶體裝置之操作環境而改變。例如，在 一系統時脈（或一參考時脈）之每一週期輸入/輸出四個資料 之四倍資料速率（QDR)半導體記憶體裝置中，多相位延遲 訊號產生器190可輸出以9〇。的相位差連續分離（例如，分 別具有0。、90。、180。、270。的相位）之四個多相位延遲訊 號。換句話說，多相位延遲訊號可以是以36〇0/N的相位差 連續分離之N個訊號，其中N是根據半導體記憶體裝置之 操作環境而選定之自然數。 圖2是圖1繪示之多相位延遲訊號產生器19〇之電路圖、 135500.doc •15- 200939224 夕相位延遲訊號產生器190包含一電壓控制延遲線 (VCDL)其根據本發明之實施例輸出四個多相位延遲訊 號 OUT1 至 OUT4» 多相位延遲訊號產生器19〇包含複數個延遲單元21〇、 230、250及270，該複數個延遲單元210、230、250及270 經組態以將對應於偏壓產生器18〇之偏壓電壓V_CTR之延 遲時間反應在内部時脈ICLK。。 第一至第四延遲單元21〇、23〇、250及270將對應於偏壓 電壓V一CTR之延遲時間反應在輸入訊號上。偏壓電壓 V一CTR之電壓位準變得越高，則延遲時間變得越短，而偏 壓電壓V_CTR之電壓位準變得越低，則延遲時間變得越 長。由於具體化每一延遲單元為已知技術，故省略說明每 一延遲單元之詳細結構。 以下，詳細描述上文描述之半導體記憶體裝置之延遲鎖 定操作。 藝包含一位準轉換器之時脈緩衝器u〇接收來自外部之外 部電壓位準之參考時脈REF_CLK，以將其電壓位準轉換成 一内部電塵位準。然後’時脈緩衝器1 1 〇輸出内部電壓位 準之參考時脈至相位比較器120及接收自多相位延遲訊號 產生器190之反饋内部時脈。相位比較器12〇偵測參考時脈 與反饋内部時脈之間的相位差，以產生具有對應於該相位 差之二個狀態訊號。訊號放大器140接收來自相位比較器 120之二個狀態訊號，以僅放大一可用狀態訊號至一邏輯 高位準並使另一訊號停用。 135500.doc -16- 200939224 相位調整器150決定對應於自訊號放大器14〇輸出之狀態 訊號之延遲時間’以產生對應於該決定延遲時間之數位代 碼。此處’粗略調整單元152使用有限狀態機粗略計算延 遲時間’然後精細調整單元154精細計算延遲時間。數位 轉類比轉換器160將接收自相位元調整器150之數位代碼轉 換成類比訊號。電流轉換器170輸出電流，該電流對應於 接收自數位轉類比轉換器160之類比訊號之電位位準。偏 壓產生器180產生偏壓電壓，用於根據接收自電流轉換器 170之電流而控制多相位延遲訊號產生器19〇之延遲時間。 最後’ 相位延遲訊號產生器19〇藉由使内部時脈iclk延 遲對應於偏壓電壓之延遲時間，以產生多相位延遲訊號 OUT1至OUT6。多相位延遲訊號產生器190亦將延遲的内 部時脈反饋至時脈緩衝器1 1 〇。 如上文描述’半導體記憶體裝置循序執行粗略調整及然 後精細調整。如此，半導體記憶體裝置可減低鎖定相位所 花費的時間，且即使在先前相位鎖定之後再次出現相位 差、因而需要重新調整之情況下，亦可減少時間及電力。 而且，半導體記憶體裝置使用有限狀態機（FSM)輸出相位 延遲量作為數位代碼’使用數位轉類比轉換器（DAC)將數 位代碼轉換成類比電壓，及根據對應於該類比電壓之偏壓 電慶延遲内部時脈。如此，半導體記憶體裝置可減少由於 在局頻率操作中延遲時間之變化及誤差所引起之抖動。 根據本發明之實施例’半導體記憶體裝置以同步於藉由 延遲鎖定迴路根據操作環境及條件產生之各自的多相位延 I35500.doc -17- 200939224 遲訊號方式輸出複數個資料。如此，半導體記憶體裝置可 以高速輸入/輸出資料。 此外，半導體記憶體裝置使用有限狀態機以一數位方式 調整相位比較結果且因此產生偏壓電壓，以藉此產生對應 於該偏壓電壓之多相位延遲訊號。如此，半導體記憶體事 置可減低由於抖動及雜訊而引起的内部時脈之失真。 儘管以上已針對具體實施例描述本發明，然而熟悉此項 技術者應瞭解，在不脫離由隨附之申請專利範圍所界定之 本發明之精神與範圍下，可進行各種變更及修改。 【圖式簡單說明】 圖1是根據本發明之實施例之一半導體記憶體裝置之方 塊圖。 圖2是圖1繪示之多相位延遲訊號產生器19〇之電路圖。 【主要元件符號說明】 110 時脈緩衝器 120 相位比較器 130 鎖定偵測器 140 訊號放大器 150 相位調整器 152 粗略調整單元 154 精細調整單元 160 數位轉類比轉換器 170 電流轉換器 180 偏壓產生器 135500.doc -18 - 200939224 190 多相位延遲訊號產生器 210 延遲小區 220 時脈產生器 230 延遲小區 240 參考電流產生器 25 0 延遲小區 260 驅動器 270 延遲小區
135500.doc -19·

Claims (1)

  1. 200939224 十、申請專利範圍： 1. 一種半導體記憶體裝置，其包含： 一相位比較器，其經組態以偵測一内部時脈與一參考 時脈之間的一相位差’以輸出具有對應於該偵測之相位 差的一脈衝寬度之一狀態訊號； 一相位調整H，其經組態以產生用於決定對應於該狀 態訊號之延遲時間之一數位代碼，用於鎖定該内部時脈 之一相位； 一數位轉類比轉換器，其經組態以將該數位代碼轉換 成一類比電壓；及 一多相位延遲訊號產生器，其經組態以根據對應於該 類比電壓之-偏壓電歷而延遲該内部時脈，以反饋該延 遲之内部時脈作為該内部時脈並產生多相位延遲訊號。 2. 如請求項1之半導體記憶體裝置，其進—步包含一訊號 放大器，其經組態以放大該狀態訊號，然後將該放大之 狀慼訊號傳輸至該相位調整器。 3. 如請求項1之半導體記憶體裝置，其進一步包含： 一電流轉換器，其經組態以將該類比電壓轉換成一電 流；及 偏壓產生器，其經組態以產生對應於該電流之該偏 壓電壓。 4.如請求項3之半導體記憶體裝置，其進一步包含一參考 電流產生器，其經組態以將一參考電流輸出至該相位調 整器、該數位轉類比轉換器及該電流轉換器，該參考電 135500.doc 200939224 μ無响操作環境為何皆為恆定，該操作環境包含處理程 序、電壓位準及溫度。 5. 如請求項1之半導體記憶體裝置，其中該多相位延遲訊 號產生ϋ包含-電壓控制延遲線（VCDL)，丨經組態以根 據該偏壓電壓偏移該内部時脈。 6. 如請求項5之半導體記憶裝置，其中該等多相位延遲訊 號彼此以90。相位差而連續地分離，且該等多相位延遲訊 號之每一者用作一參考時脈。 如明求項1之半導體記憶體裝置，其中該相位調整器包 含： 一粗略調整單元，其經組態以包含一有限狀態機，其 取/夬於該狀態§代號而決定該延遲時間之一粗略值；及 一精細調整單元，其經組態以包含一有限狀態機，其 取決於該狀態訊號而決定該延遲時間之精細值， 8· 其中藉由該粗略調整單元及該精細調整單元決定之該 延遲時間係輸出作為該數位代碼。 如請求項7之半導體記憶體裝置，其進一步包含一驅動 器’其係經組態為當電力施加於該半導體記憶體穿置 時，驅動該粗略調整單元及該精細調整單元。 9· 如請求項1之半導體記憶體裝置，其進一步包含： 一相位鎖定摘測器’其經組態以根據該狀態訊號彳貞測 一鎖相狀態；及 一時脈產生器，其經組態以劃分一外部施加之時脈， 以產生用於控制該相位比較器之一操作時間之一控制時 135500.doc -2 · 200939224 脈。 ίο.如請求項1之半導體記憶體裝置，其進一步包含一時脈 緩衝器，其經組態以緩衝該内部時脈及該參考時脈然 後將該緩衝之内料脈及該參考時脈傳輸至該相位比較 器。 11. 一種半導體記憶體裝置，其包含： 一延遲鎖定迴路，其經組態以偵測一内部時脈與一參 考時脈之間的一相位差，及使用一有限狀態機將該偵測 相位差轉換成一數位代碼，及使用一電壓控制延遲線 (VCDL)根據對應於該數位代碼之一偏壓電壓而產生多相 位延遲訊號；及 一資料輸入輸出電路，其經組態以以同步於該等多相 位延遲訊號方式輸入/輸出資料。 12. 如請求項11之半導體記憶體裝置，其中該延遲鎖定迴路 包含： 一相位比較器，其經組態以偵測該相位差，以輸出具 有對應於該偵測相位差之一脈衝寬度之一狀態訊號； 一相位調整器，其經組態以產生用於決定對應於該狀 態訊號之該脈衝寬度之一延遲時間之該數位代碼，用於 使用該有限狀態機鎖定該内部時脈之一相位； 一數位轉類比轉換器，其經組態以將該數位代碼轉換 成一類比電壓； 一電流轉換器，其經組態以將自該數位轉類比轉換器 輸出之該類比電壓轉換成一電流； 135500.doc 200939224 ， 一偏壓產生器，其經組態以產生對應於接收自該電流 轉換器之該電流之該偏壓電壓；及 一多相位延遲訊號產生器，其經組態以藉由對應於該 偏壓電壓之該延遲時間而使用該電壓控制延遲線延遲該 内部時脈，以反饋該延遲内部時脈至該相位比較器作為 該内部時脈並產生該等多相位延遲訊號。 13. 如請求項12之半導體記憶體裝置，其進一步包含一訊號 放大器，其經組態以在將該狀態訊號傳輸至該相位調整 霸器之前放大該狀態訊號。 14. 如請求項11之半導體記憶體裝置，其進一步包含一參考 電流產生器，其經組態以將一參考電流輸出至該延遲鎖 定迴路，該參考電流無論操作環境為何皆為恆定，該操 作環境包含處理程序、電壓位準及溫度。 15. 如請求項11之半導體記憶體裝置，其中該等多相位延遲 訊號彼此以90。相位差而連續分離，且該資料輸入輸出電 • 路以同步於該等多相位延遲訊號方式輸入/輸出該資料。 16·如請求項π之半導體記憶體裝置，其中該等多相位延遲 訊號係彼此以360VN相位差而連續分離之N個訊號，其 中N是一自然數。 17·如请求項12之半導體記憶體裝置’其進一步包含一時脈 緩衝器’其經組態以在將該内部時脈及該參考時脈傳輸 至該相位比較器之前緩衝該内部時脈及該參考時脈。 18. —種在一半導體記憶體裝置中延遲鎖定一内部時脈之方 法，該方法包含： 135500.doc 200939224 緩衝一内部時脈及接收自一外部之一參考時脈； 偵測該内部時脈與該參考時脈之間的一相位差，以產 生具有對應於該相位差之一脈衝寬度之一狀態訊號； 使用一有限狀態機循序決定對應於該狀態訊號之該脈 衝寬度之一延遲時間之一粗略值及一精細值以產生一數 位代碼； 將該數位代碼轉換成一類比電壓； 產生對應於該類比電壓之一電流； 產生對應於該電流之一偏壓電壓；及 以對應於該偏壓電壓之延遲時間而延遲該内部時脈 以產生多相位延遲訊號。 19.如請求項18之方法，其進一步包含： 將該狀態訊號放大成一可用邏輯位準；及 反饋該延遲之内部時脈作為該内部時脈。 ❹ 135500.doc
TW097142218A 2007-11-02 2008-10-31 半導體裝置之延遲鎖定迴路 TWI417879B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111758A KR20090045773A (ko) 2007-11-02 2007-11-02 고속으로 동작하는 반도체 장치의 지연 고정 회로

Publications (2)

Publication Number Publication Date
TW200939224A true TW200939224A (en) 2009-09-16
TWI417879B TWI417879B (zh) 2013-12-01

Family

ID=40587954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097142218A TWI417879B (zh) 2007-11-02 2008-10-31 半導體裝置之延遲鎖定迴路

Country Status (3)

Country Link
US (1) US7990785B2 (zh)
KR (1) KR20090045773A (zh)
TW (1) TWI417879B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482172B (zh) * 2011-04-22 2015-04-21 Elite Semiconductor Esmt 用以產生多相位時脈信號和對應的指示信號之電路及方法
CN109815173A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 信号接收器的操作方法、脉冲宽度控制器及电子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006033203A1 (ja) * 2004-09-21 2008-05-15 株式会社アドバンテスト 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
KR100834826B1 (ko) * 2007-01-25 2008-06-03 삼성전자주식회사 취급손상을 줄인 집적회로 모듈의 구조 및 모듈의 종단저항 배치방법
EP2267898A1 (en) * 2008-04-11 2010-12-29 Fujitsu Limited Phase controller, phase controlling printed circuit board and controlling method
KR101040245B1 (ko) * 2010-02-24 2011-06-09 주식회사 하이닉스반도체 반도체 장치
KR20110134197A (ko) * 2010-06-08 2011-12-14 삼성전자주식회사 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기
US9369136B1 (en) 2014-12-19 2016-06-14 Intel Corporation Digital phase controlled delay circuit
CN106330181B (zh) * 2015-07-02 2019-05-21 无锡华润上华科技有限公司 延迟锁定环的检测方法和系统
CN105913873B (zh) * 2016-04-08 2020-01-24 上海电机学院 一种用于超高速非易失性存储器的精准读时序控制电路
CN110086463B (zh) * 2019-05-17 2024-06-07 湖北锐光科技有限公司 延迟电路和包括该延迟电路的半导体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173432B1 (en) * 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
TW440767B (en) * 1998-06-02 2001-06-16 Fujitsu Ltd Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
US6100735A (en) * 1998-11-19 2000-08-08 Centillium Communications, Inc. Segmented dual delay-locked loop for precise variable-phase clock generation
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
KR100502675B1 (ko) 2001-12-12 2005-07-22 주식회사 하이닉스반도체 레지스터 제어형 지연고정루프회로
JP2003272379A (ja) * 2002-03-14 2003-09-26 Mitsubishi Electric Corp 半導体記憶装置
KR100527399B1 (ko) 2002-05-10 2005-11-15 주식회사 하이닉스반도체 반도체메모리장치의 디엘엘구동회로
US6784707B2 (en) * 2002-07-10 2004-08-31 The Board Of Trustees Of The University Of Illinois Delay locked loop clock generator
KR100596433B1 (ko) 2003-12-29 2006-07-05 주식회사 하이닉스반도체 반도체 기억 장치에서의 지연 고정 루프 및 그의 록킹 방법
KR100605588B1 (ko) 2004-03-05 2006-07-28 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
KR100596781B1 (ko) 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
US7230495B2 (en) * 2004-04-28 2007-06-12 Micron Technology, Inc. Phase-locked loop circuits with reduced lock time
KR100537202B1 (ko) * 2004-05-06 2005-12-16 주식회사 하이닉스반도체 지연고정루프의 지연고정상태 정보의 이용이 가능한반도체 소자
US7149145B2 (en) * 2004-07-19 2006-12-12 Micron Technology, Inc. Delay stage-interweaved analog DLL/PLL
KR100709475B1 (ko) 2005-05-30 2007-04-18 주식회사 하이닉스반도체 Ｄｌｌ 회로의 듀티 사이클 보정회로
US7282972B2 (en) * 2005-07-29 2007-10-16 Micron Technology, Inc. Bias generator with feedback control
US7443761B2 (en) * 2006-02-21 2008-10-28 Micron Technology, Inc. Loop filtering for fast PLL locking
US7876640B2 (en) * 2008-09-23 2011-01-25 Micron Technology, Inc. Control voltage tracking circuits, methods for recording a control voltage for a clock synchronization circuit and methods for setting a voltage controlled delay

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482172B (zh) * 2011-04-22 2015-04-21 Elite Semiconductor Esmt 用以產生多相位時脈信號和對應的指示信號之電路及方法
CN109815173A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 信号接收器的操作方法、脉冲宽度控制器及电子装置
CN109815173B (zh) * 2017-11-21 2024-04-12 三星电子株式会社 信号接收器的操作方法、脉冲宽度控制器及电子装置

Also Published As

Publication number Publication date
KR20090045773A (ko) 2009-05-08
TWI417879B (zh) 2013-12-01
US7990785B2 (en) 2011-08-02
US20090116306A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
TWI417879B (zh) 半導體裝置之延遲鎖定迴路
JP4667196B2 (ja) 位相調整回路
US7940095B2 (en) Semiconductor memory device and method for driving the same
JP2004531981A (ja) 同期式チップーチップシステムのデータリカバリ装置
US8698533B2 (en) Phase mixer with adjustable load-to-drive ratio
KR20110014230A (ko) 다중 위상 클록 발생 장치 및 방법
US10128853B2 (en) Delay locked loop circuit and integrated circuit including the same
KR20080098197A (ko) 지연 고정 루프, 이를 포함하는 집적 회로 및 이를구동하는 방법
JP4247008B2 (ja) 半導体メモリ装置
US8026749B2 (en) Phase locked loop circuit, method of operating phase locked loop circuit and semiconductor memory device including phase locked loop circuit
KR101016555B1 (ko) 듀티 사이클 및 위상 에러 보정 회로장치와 그 방법
US7519844B2 (en) PVT drift compensation
US7605624B2 (en) Delay locked loop (DLL) circuit for generating clock signal for memory device
US8258840B2 (en) Delay locked loop and integrated circuit including the same
US8300483B2 (en) Timing adjustment circuit, timing adjustment method, and correction value computing method
US7183821B1 (en) Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization
US10014866B2 (en) Clock alignment scheme for data macros of DDR PHY
KR100541684B1 (ko) 지연 동기 루프 장치
US20080094115A1 (en) DLL circuit
US8638137B2 (en) Delay locked loop
US8723570B2 (en) Delay-locked loop and method for a delay-locked loop generating an application clock
JP2009124703A (ja) データセンタートラッキング回路及びこれを含む半導体集積回路
JP2003078511A (ja) 信号伝送システム
TWI407437B (zh) 半導體記憶體裝置與驅動半導體記憶體裝置之方法
KR100911191B1 (ko) 주파수 조정 장치 및 이를 포함하는 ｄｌｌ 회로

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees