TW200930185A - Manufacture method of buildup circuit board - Google Patents
Manufacture method of buildup circuit board Download PDFInfo
- Publication number
- TW200930185A TW200930185A TW097135485A TW97135485A TW200930185A TW 200930185 A TW200930185 A TW 200930185A TW 097135485 A TW097135485 A TW 097135485A TW 97135485 A TW97135485 A TW 97135485A TW 200930185 A TW200930185 A TW 200930185A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrolytic copper
- copper plating
- plating
- film
- wiring layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electroplating And Plating Baths Therefor (AREA)
Description
200930185 九、發明說明 【發明所屬之技術領域】 本發明係關於增層層合基板之製造方法。 【先前技術】 被稱爲增層法之層合積層基板之製造方法爲已知。被 稱爲半加成法之方法爲例如如圖3中所示,首先,在內層 〇 樹脂1上形成內層配線2a後,於該內層配線2a上貼附絕 緣樹脂11a (圖3(A)),藉由雷射照射在絕緣層11a上 形成導通孔3,使該導通孔3及絕緣樹脂1 1 a之表面經去 鑽污處理(圖3(B)),施以觸媒21賦予(圖3(C) )及無電解銅鍍敷(圖3(D)),在無電解銅鍍敷皮膜 22上施加鍍敷阻劑4 (圖3 ( E )),未被覆阻劑之圖型 經電解銅鍍敷處理,形成內層配線(電解銅鍍敷皮膜)2b (圖3(F))。接著,去除阻劑4(圖3(G))後,無 © 電解銅鍍敷皮膜22與觸媒21 —起被去除(圖3(H)) ,進而重複貼附絕緣樹脂1 1 b之步驟(圖3 ( J )),形 成上層配線。 另外,稱爲削除法之方法爲例如,如圖4所示,首先 ,在內層樹脂1上形成內層配線2a後,於該內層配線2a 上貼附貼有銅箔之絕緣樹脂(RCC樹脂)1 1 a (圖4 ( A ) ),經雷射照射在絕緣樹脂1 1 a上形成導通孔3,使該導 通孔3及絕緣樹脂1 1 a表面經去鑽污處理(圖4 ( B )) ,施以觸媒21賦予(圖4(C))及無電解銅鍍敷(圖4 -5- 200930185 (D )),在無電解銅鍍敷皮膜22上藉由電解銅鍍敷處 理形成電解銅鍍敷皮膜2b (圖4(E))。接著,於電解 銅鍍敷皮膜2b上施加鈾刻阻劑4 (圖4 ( F )),與無電 解銅鍍敷皮膜22及觸媒21 —起去除未被覆阻劑部分之電 解銅鍍敷皮膜2b (圖4(G)),形成內層配線(電解銅 鍍敷皮膜)2b,去除阻劑4 (圖4 ( Η )),進而重複貼 附貼有銅箔之絕緣樹脂(RC C樹脂)1 1 b之步驟(圖4 ( J © )),形成上層配線。 然而,上述以往之電解銅鍍敷之進行,爲使電解銅鍍 敷皮膜2b之表面凹凸,爲了提高與絕緣樹脂之密著性, 需藉由電解蝕刻或如特開2000-282265號公報中所述之蝕 刻處理,在電解銅鑛敷皮膜2b表面上作成凹凸20 (圖3 (I )或圖4 ( I )),隨後,形成絕緣樹脂1 1 b。 然而’爲了藉由該蝕刻處理作成表面凹凸,需使用特 殊且昂貴之蝕刻裝置。又,爲了藉由在電解銅鍍敷中所用 ® 硫酸銅鍍敷浴所用之添加劑將使電解銅鍍敷皮膜之特性改 變’據此若對應於此而改變蝕刻液體則無法在皮膜表面形 . 成足夠之凹凸,使蝕刻液體之選擇變得煩雜。 再者’舉例如特開2000-282265號公報、特表2006-526890號公報、特開2000-68644號公報、特開2002_ 1 349 1 8號公報、特開2000-44799號公報、特開200 1 _ 274549號公報、特開平3—204992號公報、特公平7_ 19959號公報、特開平5·33 5744號公報及特開2001_ 2 1 0932號公報作爲先前技術文獻。 -6- 200930185 【發明內容】 本發明係鑑於上述問題而成者,尤其目的在於提供一 種藉由簡易之步驟有效率地製造可確保配線層與絕緣層良 好之密著性之增層層合基板之方法。 本發明者爲解決上述問題,在增層層合基板之製造中 ’並未實施在配線層(內層配線)形成後所必需之蝕刻處 0 理步驟,而對於配線層上密著性地層合有機高分子絕緣層 (絕緣樹脂)之方法積極檢討之結果,發現迄今爲止作爲 使皮膜特性變差而未被利用之表面凹凸之某皮膜與以往之 塡孔等之鍍敷組合,在形成層之電解銅鍍敷步驟中,於電 解銅鍍敷皮膜表面形成凹凸,可省略特殊之蝕刻處理步驟 。接著,藉由電解銅鍍敷,例如於電解銅鍍敷之最終步驟 中’若藉由使前步驟之電解銅鍍敷變更成使直接使用之表 面變成粗面之鎪敷條件之方法,變更成使表面成爲粗面之 © 電解銅鍍敷浴及條件之電解銅鍍敷之方法等方法形成凹凸 ,則可將表面凹凸調整並形成爲各種形狀及粗糙度(表面 粗糙度Ra),故而可維持佔有配線層大部分之本層之鍍 敷特性,並確保配線層與有機高分子絕緣層之良好密著性 ’可藉由簡便步驟效率良好地製造增層層合基板,因而完 成本發明。 亦即,本發明提供一種以下之增層層合基板之製造方 法。 一種增層層合基板之製造方法,其包含藉由電解銅鍍 200930185 敷而在有機高分子絕緣層上形成配線層,接著更於該配線 層上層合有機高分子絕緣層之步驟,其特徵爲: 上述電解銅鍍敷之最終步驟中,藉由電解銅鍍敷在上 述配線層表面形成粗糙面,且在該形成粗糙面之配線層表 面上直接層合有機高分子絕緣層。 尤其上述電解銅鍍敷之最終步驟之形成上述粗糙面之 電解銅鍍敷較好爲適用逆電解脈衝之電解銅鏟敷。 〇 另外,上述電解銅鍍敷之最終步驟之形成上述粗糙面 之電解銅鍍敷較好含有作爲有機添加劑之含硫化合物與含 氮化合物,但不含聚醚化合物之電解銅鍍敷浴,或含有含 硫及氮之化合物,但不含聚醚化合物之電解銅鍍敷浴進行 電解銅鍍敷。 再者,上述粗糙表面之表面粗糙度Ra較好爲0.01-1 μηι 〇 依據本發明,可省略爲了提高有機高分子絕緣層與配 © 線層之密著性所需之特殊蝕刻步驟,不需要使用昂貴之蝕 刻裝置,因而較經濟。又,特別是由於即使直接使用於塡 _ 孔鍍敷中所用之含各種添加劑之各種硫酸銅鍍敷浴亦可形 成各種形狀或粗糙度之表面凹凸,因此不需要因應於因添 加劑造成之皮膜特性而選擇特殊之蝕刻液,又,亦可容易 地形成符合層合之有機高分子絕緣層之材質及物性之表面 凹凸。 【實施方式】 -8- 200930185 本發明爲一種增層層合基板之製造方法,該方法包含 藉由電解銅鑛敷在有機高分子絕緣層(一般爲環氧樹脂等 絕緣樹脂之層)上形成配線層,接著更在該配線層上層合 有機高分子絕緣層之步驟。本發明中,在形成該配線層( 或用以形成配線層之電解銅鍍敷皮膜)之電解銅鍍敷之最 * 終步驟中,藉由電解銅鍍敷在配線層表面形成粗糙面,在 該粗糙面上形成之配線層表面上直接(亦即,未透過其他 0 層)層合有機高分子絕緣層。 本發明之電解銅鍍敷係適用於增層層合基板之製造中 藉由通常之電解銅鍍敷形成配線層之大部分,且在此電解 銅鍍敷步驟之最終階段(最終步驟)中,使用用以形成在 表面形成有粗糙面之配線層之電解銅鍍敷。 該種方法之具體例爲首先使用直流電,以電解銅鑛敷 形成配線層,且在最終階段(最終步驟)藉由成爲逆電解 脈衝電流,而可在配線層表面形成粗糙面(該方法有時稱 Ο 爲逆電解脈衝方式)。 該情況下使用之電解銅鍍敷浴(第一電解銅鍍敷浴) 可使用增層層合基板之製造中適用之習知電解銅鍍敷浴( 例如,塡孔用或金屬鑲嵌法用之硫酸銅鍍敷浴),例如可 使用含有以銅離子(Cu2+ )計爲10〜65g/L,硫酸爲 20~250g/L,氯化物離子(Cl_)爲20〜100mg/L之硫酸銅 ,進而含有塡孔用或金屬鑲嵌法用硫酸銅鍍敷浴中所用之 有機添加劑者。 該有機添加劑若爲含硫化合物即可,較好含有0.01〜100 200930185 mg/L之以下述(1) ~(3)表示者之一種或複數種’最好 含有 0.1~50mg/L。 υ-((:Η2)η-(0)Ρ-303Μ …(1) (R2)2N-CSS-(CH2)n-(CH0H)p-(CH2)n-(0)p-S03M ... (2) R2-0-CSS-(CH2)n-(CHOH)p-(CH2)n-(0)p-S03M -.-(3) (式中,R!爲氫原子或以-(S)m-(CH2)n-(0)p-S03M表 示之基,R2各獨立爲碳數1〜5之烷基,Μ爲氫原子或鹼 ❹ 金屬,瓜爲。或1,η爲1〜8之整數,ρ爲0或1)。 又,若爲聚醚化合物,則列舉爲包含含有4個以上-〇-之聚烷二醇之化合物,具體而言,列舉爲聚乙二醇、聚 丙二醇及該等之寡聚物、聚乙二醇脂肪酸酯、聚乙二醇烷 基醚等。該等聚醚化合物較好包含10〜5000mg/L,最好包 含 1 00~1 000mg/L。 再者,若爲含氮化合物,則列舉爲聚伸乙基亞胺及其 衍生物、聚乙烯基咪唑及其衍生物、聚乙烯基烷基咪唑及 © 其衍生物、乙烯基吡咯啶酮與乙烯基烷基咪唑及其衍生物 之寡聚物、詹納斯綠(janus green) B等之染料,且較好 包含0.001〜500mg/L,最好包含〇_〇1〜l〇〇mg/L。又,硫酸 銅鍍敷浴之pH通常使用2以下。 本發明中作爲陽極係使用可溶性陽極或不溶性陽極, 以被鍍敷物作爲陰極’對被鍍敷物施加電解銅鑛敷。逆電 解脈衝方式’係首先係使用直流電流施加電解銅鑛敷。該 情況下’陰極電流密度通常爲0.5〜7A/dm2,最好爲1〜5 A/dm2。 -10- 200930185 另一方面,電解銅鍍敷步驟之最終階段使用之逆電解 脈衝中,正(鍍敷側)之電流(陰極電流密度)Ai及負 (剝離側)之電流(陰極電流密度)Bi較好設 Bi在 0.5~7A/dm2 ,尤其在 1〜5A/dm2 之範圍內,且 ' Ai/Bi=l/2〜1/5之範圍,且正(鍍敷側)之脈衝時間At及 ' 負(剝離側)之脈衝時間Bt較好設Bt在1.0〜10ms之範 圍內且At/Bt = 5〜50。 φ 使用逆電解脈衝之鍍敷時間較好爲1〜10分鐘左右, 又,較好爲總電解銅鍍敷時間之 1/3~1/100,尤其是 1/4〜1/75,更好爲1/5〜1/50。使用逆電解脈衝式之鍍敷時 間在小於上述範圍時,會有無法獲得足夠密著性之問題, 當超過上述範圍時,會有電解銅鍍敷皮膜之物性,尤其是 抗張力、伸長率惡化之問題。 又,配線層係,首先使用直流電流,藉由使用增層層 合基板之製造中使用之習知電解銅鍍敷浴(例如,塡孔用 〇 或金屬鑲嵌法用等之硫酸銅鏟敷浴)之電解銅鍍敷(具體 而言,可與上述逆電解脈衝方式中例示之第一電解銅鍍敷 浴及使用直流電流之鏟敷條件相同)而形成配線層,在最 終階段(最終步驟)中,例如以直流電流,藉由使用含有 含硫化合物與含氮化合物作爲有機添加劑,且不含聚醚化 合物之電解銅鏟敷浴,或藉由使用包含含有硫及氮之化合 物’且不含聚醚化合物之電解銅鑛敷浴(第二電解銅鍍敷 浴)之電解銅鍍敷,在配線層表面形成粗糙面(該方法有 時稱爲二種鍍敷浴方式)。 -11 - 200930185 該情況下,作爲用以使配線層表面形成粗糙面所用之 電解銅鍍敷浴(第二電解銅鍍敷浴)爲例如含有以銅離子 (Cu2+ )計爲1〇〜65g/L,硫酸爲20〜25 0g/L,氯化物離子 (Cl_)爲20〜10〇mg/L之硫酸銅,進而,作爲貫通孔鍍敷 用、塡孔用或金屬鑲嵌法用硫酸銅鍍敷浴中所用之有機添 加劑,使用含有含硫化合物與含氮化合物且不含聚醚化合 物,或含有含硫及氮之化合物且不含聚醚化合物者。 〇 此時之含硫化合物、含氮化合物及聚醚化合物可列舉 爲分別與上述逆電解脈衝方式中例示之第一電解銅鍍敷相 同者,且含硫化合物及含氮化合物於鍍敷浴中之濃度亦相 同。 另一方面,作爲含硫及氮之化合物列舉爲噻唑及其衍 生物,噻唑啉及其衍生物、苯并噻唑啉及其衍生物、繞丹 寧(Rhodanine )及其衍生物、硫尿素及其衍生物、苯并 噻哩及其衍生物、甲基藍、欽黃(titanium yellow)等染
© 料,且較好包含0.001〜500mg/L,最好包含0.01~100mg/L 〇 由該第二電解銅鍍敷浴之電解銅鍍敷中,陰極電流密 度通常爲例如〇_5〜7A/dm2,最好爲l~5A/dm2之直流電流 ,但亦可使用上述逆電解脈衝方式中所例示之逆電解脈衝 使用第二電解銅鏟敷浴之電解銅鎪敷之鍍敷時間較好 爲 1〜10分鐘左右,又,較好爲總電解銅鍍敷時間之 1/3~1/1〇〇,尤其是 1/4〜1/75,更好爲 1/5〜1/50。 -12- 200930185 又’逆電解脈衝方式及二種鍍敷浴方式之任一方式, 硫酸銅鍍敷浴之pH通常均使用2以下。又,電解溫度通 常以20〜30°C較適用。又,形成粗糙面之電解銅鍍敷(藉 由逆電解脈衝之鍍敷,藉由第二電解銅鍍敷浴之鍍敷)可 自前段之電解銅鍍敷(使用第一電解銅鏟敷,以直流電流 鍍敷)連續實施,又亦可介隔實施習知洗淨或表面氧化膜 除去處理。 © 又,電解銅鍍敷皮膜(配線層)厚度通常爲5 ~4〇em ,其中,較好例如1/50以上,特別是1/20以上,且1/2 以下,特別是1/3以下係藉由形成粗糙面之電解銅鍍敷形 成,特別是,藉由形成粗糙面之電解銅鍍敷形成之厚度在 0.1/im以上,較好爲0.2ym以上,更好爲0.5;am以上 ,且小於5/zm,較好在4/zm以下,更好_在3/zm以下。 藉由形成粗糙面之電解銅鍍敷形成之厚度在低於上述範圍 時,會有無法獲得足夠密著性之問題,當高於上述範圍時 〇 ,會有電解銅鑛敷皮膜之物性,尤其是抗張力、伸長率惡 化之問題。 以下,參照圖說明使用藉本發明之電解銅鍍敷形成配 線層之方法而製造增層層合基板之方法之一例。 圖1顯示藉由半加成法製造增層層合基板之方法之一 例。該方法爲首先在前步驟中,在內層樹脂1上形成內層 配線2a後,對在該內層配線2a上貼附絕緣樹脂1 1 a (圖 1(A)),對其藉由雷射照射而在絕緣樹脂1 1 a上形成導 通孔3,使該導通孔3及絕緣樹脂11a之表面經去鑽污處 -13- 200930185 理(圖1(B)),施以觸媒21賦予(圖1(C)) 電解銅鍍敷(圖1(D)),在無電解銅鍍敷皮膜22 加鍍敷阻劑4 (圖1 ( E )),未被覆阻劑之圖型經電 鍍敷處理’形成內層配線(電解銅鍍敷皮膜)2b (圖 F))。此時,使用上述本發明之逆電解脈衝方式、 鍍敷浴方式等之電解銅鍍敷,在配線層(電解銅鍍敷 )表面形成粗糙面23(圖1(G))。接著,去除阻 〇 (圖1(H))後,與觸媒21—起去除無電解銅鍍敷 22(圖1(1)),進而重複貼附絕緣樹脂lib之步 圖1 ( J )) ’形成上層配線。以該方法可對導通孔 面圖型材料(藉由圖型化之光阻劑露出之無電解銅鍍 膜)同時進行電解銅鍍敷。 另外,圖2顯示藉由削除法製造增層層合基板之 之一例。該方法爲,首先,在前步驟中,於內層樹脂 形成內層配線2a後,對於該內層配線2a上貼附貼有 © 之絕緣樹脂(RCC樹脂)1 1 a (圖2 ( A )),對其以 照射而在絕緣樹脂1 1 a上形成導通孔3,使該導通孔 絕緣樹脂1 1 a表面經去鑽污處理(圖2 ( B )),施 媒21賦予(圖2(C))及無電解銅鍍敷(圖2(D ,在無電解銅鍍敷皮膜22上以電解銅鍍敷處理形成 銅鍍敷皮膜2b (圖2(E))。此時,使用上述本發 逆電解脈衝方式、二種鍍敷浴方式等之電解銅鍍敷, 線層(電解銅鍍敷皮膜)表面形成粗糙面23 (圖2 )。接著,將蝕刻阻劑4施加於電解銅鍍敷皮膜2b 及無 上施 解銅 1 ( 二種 皮膜 劑4 皮膜 驟( 與表 敷皮 方法 1上 銅箔 雷射 3及 以觸 丨)) 電解 明之 在配 (F ) 上( -14- 200930185 圖2(G)),且與無電解銅鍍敷皮膜22、觸媒21及絕 緣樹脂11a表面上之銅箔一起去除未被覆阻劑部分之電解 銅鍍敷皮膜2b (圖2(H)),形成內層配線(電解銅鍍 敷皮膜)2b,去除阻劑4 (圖2 ( I )),進而重複貼附貼 有銅箔之絕緣樹脂(RCC樹脂)lib之步驟(圖2(J)) ,形成上層配線層。該方法係使導通孔與基板表面全部一 起進行電解銅鍍敷後,使基板表面之銅鍍敷圖型化。 〇 又,關於電解銅鍍敷以外之處理,可採用習知方法, 例如,可採用如下之方法。 (1 ) 導通孔形成處理 可採用習知開孔方法。例如,可藉由雷射照射開孔。 另外,可採用特開2000-68644號公報、特開2002-134918 號公報、特開2000-44799號公報等中所記載之方法。 (2 ) 去鑽污處理 可採用習知之去鑽污處理。例如,實施膨潤處理,以 ® 過錳酸溶液進行鑽污去除處理後進行中和處理。可採用特 開2001-274549號公報、特開平3-204992號公報、特公 平7- 1 9959號公報等所記載之方法。 (3 ) 前處理 可採用習知前處理。例如,使用以陰離子性界面活性 劑作爲主要成分之溶液進行清潔處理,使用陽離子性界面 活性劑作爲主要成分之溶液進行促進觸媒賦予之調節處理 ’使用酸性溶液進行去除表面氧化膜之軟性蝕刻或微蝕刻 處理’使上述清潔溶液與調節溶液成爲一液化而進行清潔 -15- 200930185 .調節處理之適當組合之處理。 (4) 觸媒賦予處理 可採用習知之觸媒賦予處理。例如,藉由錫-鈀氯化 物之觸媒賦予處理,藉由敏化活化劑法之觸媒賦予處理, ' 藉由鹼催化劑加速劑法之觸媒賦予處理等。 (5 ) 無電解銅鍍敷處理 可採用習知之無電解銅鍍敷處理。例如可使用鹼性浴 ❹ 、中性浴等,所使用之還原劑亦無特別限定。 (6 ) 阻劑形成 可採用習知之阻劑形成方法。例如,可以習知之樹脂 製作之乾膜,在經遮罩之皮膜上按照表面圖型之方式,形 成阻劑圖型。至於阻劑亦可採用正型、負型任一者,使用 之樹脂亦無特別限定。 (7) 阻劑剝離處理 可採用習知之阻劑剝離處理。例如,可使用鹼性溶液 ® 將乾膜(阻劑)溶解去除。至於鹼性溶液列舉爲氫氧化鈉 溶液、氫氧化鉀溶液等。 (8) 無電解銅鍍敷去除處理 可採用習知之無電解銅鍍敷去除處理。例如,於半加 成法中,使未層合有電解銅鏟敷之無電解銅鍍敷皮膜露出 ’但該無電解銅鍍敷皮膜可以酸性溶液去除。至於酸性溶 液列舉爲氯化鐵(Π)水溶液、過硫酸水溶液等。 (9) 電解銅鍍敷去除處理 可採用習知之電解銅鍍敷去除處理。例如,於削除法 -16- 200930185 中,使未層合阻劑之電解銅鑛敷皮膜露出,但該電解銅鍍 敷皮膜係藉由例如硫酸-過氧化氫水溶液、氯化銅水溶液 等習知之酸性溶液同時去除電解銅鍍敷與無電解銅鍍敷。 又,亦可採用習知之直接鑛敷工法。至於直接鏟敷工 法係以Sn-Pd膠體、Pd觸媒、碳觸媒、導電性樹脂等處 理,進行直接電解銅鑛敷。直接鍍敷工法尤其是對削除法 有效,該情況下可省略上述(5)步驟或(3) 、(4)步 e 驟等。另外,亦可採用特開平5-3 3 5744號公報中所述之 噴砂法取代上述(3) 、(4)步驟。再者,電解銅鍍敷步 驟之前,亦可自於含有塡孔用有機添加劑之一種或兩種以 上之溶液中預先進行浸漬處理後施行電解銅鍍敷。 本發明之方法中,藉由上述之電解銅鍍敷,使電解銅 鍍敷皮膜(配線層)表面之表面粗糙度(Ra)在0.01"m 以上,較好在0.02/im以上,更好在0.025/im以上,又 更好在〇.〇3/zm以上,且最好爲〇.〇5/zm以上,且在l#m 〇 以下’較好〇. 5仁m以下,更好ο · 1 μ m以下,又更好小於 O-lym’最好〇.〇9/zm以下。低於上述範圍時,與層合樹 脂之密著性惡化’而有以削除法之無電解銅鍍敷去除處理 無法留下足夠之表面凹凸之問題。當超過上述範圍時,表 面凹凸部分脆化,而有與層合樹脂之密著性變差之問題。 該粗糙面上形成之配線層表面上可依據需要進行習知之洗 淨處理,且藉由於增層層合基板之製造中使用之習知方法 (例如’樹脂之塗佈及硬化,樹脂薄片之層合等)直接層 合有機高分子絕緣層,而不使用以往之蝕刻步驟,僅藉由 -17- 200930185 電解銅鍍敷步驟,可獲得增層層合基板中之配線層與絕緣 樹脂之強固密著性。 另外’圖1、2係例示形成2層配線層者,但並不限 於該等,且可依據用途在單面或兩面上形成一層或三層以 ' 上。 實施例 © 以下,列舉實驗例、比較實驗例及實施例具體說明本 發明,但本發明不受下述實驗例及實施例之限制。 [實驗例1〜6] 被鍍敷物係使用FR-4基材,以下表1〜3中所示之處 理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)] 係依序進行下述條件1 -1 ( 1次鍍敷)及條件2-1 ( 2次鍍 敷)。 〇 -18- 200930185 表1
處理 使用藥品 溫度(〇c) 時間(分) (A-1) 膨潤 DEC-501 ^^OOml/L 80 10 (A-2) 熱水洗滌 40 1 (A-3) 水洗 室溫 2 (A-4) 粗化 DES-502A':Kl:100ml/L 80 15 DES-502Bssl:140ml/L (A-5) 回收 室溫 0.5 (A-6) 水洗 室溫 2 (A-7) 中和 DEN-SOSH^^lSOml/L 室溫 7 (A-8) 水洗 室溫 2 (A-9) 乾燥 ※l :台灣上村製造 表2
處理 使用藥品 溫度rc) 時間(分) (B-1) 清潔-調節 ALUCUP ACL-009Si2:50ml/L 50 5 (B-2) 熱水洗滌 40 1 (B-3) 水洗 室溫 1 (B-4) 軟蝕刻 過硫酸 soda:200g/L 25 1 硫酸:50g/L (B-5) 水洗 室溫 1 (B-6) 酸洗 硫酸:100g/L 室溫 1 (B-7) 水洗 室溫 1 (B-8) 預浸漬 ALUCUP PED-1045270^ 室溫 2 (B-9) 活化劑 ALUCUP PED-HH^WOg/L 30 8 ALUCUP AT-105^2:30g/L (B-10) 水洗 室溫 1 (B-11) 加速劑(1) ALUCUP AL-106*2:100g/L 25 3 (B-12) 水洗 室溫 1 (B-13) 加速劑⑵ ALUCUP MEL-3-A*2:50g/L 25 1 (B-14) 無電解銅鍍敷 ALUCUP PEA 浴※2 33 20 (B-15) 水洗 室溫 2 (B-16) 乾燥 ※之:上村工業(股)製造 -19- 200930185 表3 處理 使用藥品 雛(。〇 時間(分) (C-1) 隱清洗 ALUCUP MSC-S-A^rlOOml/L 40 5 (C-2) 熱水洗滌 40 1 (C-3) 水洗 室溫 1 (C-4) 酸洗 硫酸:100g/L 室溫 1 (C-5) 水洗 室溫 1 (C-6) 電解銅鎪敷 下述鍍敷浴 下述條件 —~ (C-7) 水洗 室溫 1 (C-8) 防止變色 ALUCUP AT-21 ※气 1 Oml/L 室溫 1 (C-9) 水洗 室溫 1 (C-10) 乾燥 ※二:上村工業(股)製造
電解銅鍍敷浴[I]之組成 硫酸銅5水鹽:200g/L 硫酸:50g/L 鹵化物離子:50mg/L
THRUCUP EVFJA^ 2 (作爲含有含S化合物之添力口劑 ):2.5ml/L
THRUCUP EVF-B》2 (作爲含有聚醚化合物之添力口劑 ):10ml/L
THRUCUP EVF-T* 2 (作爲含有含N化合物之添加劑 ):2ml/L ※2:上村工業(股)製造 步驟(C-6 )之電解銅鍍敷條件 <條件1-1 ( 1次鍍敷)> -20- 200930185 電解銅鍍敷浴:電解銅鍍敷浴[I] 陰極電流密度:1.0A/dm2 (直流) 鍍敷時間:60分鐘 鏟敷溫度:25°C <條件2-1 (二次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] 鍍敷條件:如表4所示 〇 評價所得電解銅鏟敷皮膜之表面粗糙度(Ra)及密著 性。結果示於表4。再者,以掃描電子顯微鏡觀察實驗例 1〜4中所得之電解銅皮膜之表面,結果分別示於圖5 (a )〜(D )中。 評價方法 表面粗糙度(Ra ):以雷射顯微鏡(KEYENCE (股 )製造之 VK- 8 5 50 )。 © 密著性強度之測定:依據JIS Z 1 5 2 2爲準,使用 18mm寬黏著膠帶,依據jis C 6481·1990之「5.7拉伸剝 離強度」爲準實施。 銅之剝離試驗:依據JIS Z 1 522爲準,使用1 8mm寬 黏著膠帶。在試料(電解銅鍍敷皮膜)表面上,以未殘留 氣泡之方式將長度60mm之黏著膠帶新的一面以手指壓著 ’ 1〇秒後以與鍍敷面成直角方向迅速拉起剝離。且以目 視觀察鍍敷皮膜是否附著於膠帶面上。 -21 - 200930185 表4 實驗例1 實驗例2 實驗例3 實驗例4 實驗例5 實驗例6 正 陰極電流密度[A/dm2] 1 1 1 1 1 1 脈衝時間[ms] 30 30 30 30 30 30 逆電解脈衝 負 陰極電流密度[A/dm2] 3 3 5 3 1.75 3 (二次鑛敷) 脈衝時間[ms] 1 5 1 1 1 5 處理時間[min] 1 5 5 5 5 20 鍍敷溫度rc] 25 25 25 25 25 25 表面粗糙度(Ra) Um] 0.06 0.247 0.083 0.084 0.028 0.520 銅對膠帶之附著 Μ 並 /\\\ Ήΐτ- ytw Μ y\\\ Μ Μ y\\\ 密著性㈣咖] 123 152 121 119 85 148 [實驗例7、8] 被鍍敷物係使用FR_4基材,以上表1~3中所示之處 理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6 )] 係依序進行下述條件1 -1 ( 1次鍍敷)及條件2-2 ( 2次鍍 敷)。
© 電解銅鍍敷浴[II]-組成A
硫酸銅5水鹽:200g/L 硫酸:50g/L 鹵化物離子:50mg/L
-(S-(CH2)3-S03Na)2 (作爲含 S 化合物):5mg/L 聚伸乙基亞胺#600 (作爲含N化合物):lmg/L
電解銅鍍敷浴[II]-組成B 硫酸銅5水鹽:100g/L -22- 200930185
硫酸:150g/L 鹵化物離子:50mg/L
3-(苯并噻唑-2-锍基)-丙基磺酸鈉鹽(作爲含S及 N之化合物):50mg/L ' 步驟(C-6 )之電解銅鍍敷條件 <條件1-1 ( 1次鍍敷)> 0 電解銅鍍敷浴:電解銅鍍敷浴[I] 陰極電流密度:l.〇A/dm2 (直流) 鍍敷時間:60分鐘 鍍敷溫度:25 t <條件2-2 (二次鍍敷)> 電解銅鍍敷浴:如表5所示 陰極電流密度:3.0A/dm2 (直流) 鍍敷時間:5分鐘 〇 鍍敷溫度:25°c 如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度 (Ra )及密著性。結果示於表5。再者,以掃描電子顯微 鏡觀察實驗例7、8中所得之電解銅鍍敷皮膜表面,結果 分別示於圖5 ( E ) 、( F )中。 -23- 200930185 表5 實驗例7 實驗例8 二次鍍敷之電解銅鍍敷浴[I] 組成A 組成B 表面粗糙度(Ra) [//m] 0.06 0.247 銅對膠帶之附著 並 j\\\ 密著性[gf/cm] 123 152 [實驗例9、10] 被鍍敷物係使用FR-4基材,以上表1〜3中所示之處 理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6 )] 係依序進行下述條件1 -1 ( 1次鍍敷)及條件2-3 ( 2次鍍 敷)。 步驟(C-6)之電解銅鍍敷條件 <條件1-1 ( 1次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] & 陰極電流密度:l.〇A/dm2 (直流)
鍍敷時間:60分鐘 鍍敷溫度:2 5 °C • <條件2-3 (二次鍍敷)> • 電解銅鍍敷浴:電解銅鍍敷浴[I] 鍍敷條件:如表6所示 如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度 (Ra )及密著性。結果示於表6。 -24- 200930185 表6 實驗例9 實驗例10 逆電解脈衝 (二次鍍敷) 正 陰極電流密度[A/dm2] 1 1 脈衝時間[ms] 30 15 負 陰極電流密度[A/dm2] 4 3 脈衝時間[ms] 2 1 處理時間[min] 5 5 鍍敷溫度rc] 25 25 表面粗糙度(Ra) [/zm] 0.145 0.155 銅對膠帶之附著 姐 ΛΕ y\\\ 密著性[gf/cm] 131 145 [實驗例1 1、12] 被鍍敷物係使用FR-4基材,以上表1〜3中所示之處 理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6 )] 係依序進行下述條件1 -1 ( 1次鍍敷)及條件2-4 ( 2次鍍 敷)。 © 步驟(C-6 )之電解銅鍍敷條件 <條件1-1 ( 1次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] 陰極電流密度:Ι.ΟΑ/dm2 (直流) 鍍敷時間:60分鐘 鍍敷溫度:2 5 °C <條件2-4 (二次鍍敷)> 電解銅鍍敷浴:如表7所示 陰極電流密度:3.0A/dm2 (直流) -25- 200930185 鍍敷時間:1 〇分鐘 鑛敷溫度:251 如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度 (Ra )及密著性。結果示於表7。 表7 實驗例11 實驗例12 二次鍍敷之電解銅鍍敷浴[II] 組成A 組成B 表面粗糙度(Ra) [//m] 0.482 0.33 銅對膠帶之附著 /ττΤ m Μ 密著性[gRcm] 140 135 [比較實驗例1] 被鏟敷物係使用FR-4基材,以上表1〜3中所示之處 理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6 )] 僅進行下述條件1 -1 ( 1次鍍敷)。 ❹ 步驟(C-6)之電解銅鍍敷條件 <條件1-1 ( 1次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] ' 陰極電流密度:1 _〇A/dm2 (直流)
鍍敷時間:6 0分鐘 鑛敷溫度:2 5 °C 如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度 (Ra )及密著性。結果示於表8。 -26- 200930185 表8 比較實驗例1 表面粗糙度(Ra) ["m] 0.021 銅對膠帶之附著 te j\w 密著性[gf/cm] 76 ' 由上述實驗例1 ~ 12與比較實驗例1之對比,可知藉 由本發明使表面形成粗糙面之電解銅鍍敷皮膜爲可賦予高 0 密著性者。且,由於銅之剝離試驗中並沒有任何銅附著, 因此可了解藉由二次鍍敷形成之表面凹凸部分不會變成脆 化。再者,可了解藉由改變二次鍍敷條件,可形成各種表 面粗糙度(Ra )之粗糙面。 [實驗例1 3 ] 被鍍敷物係使用SUS板,以上表3中所示之處理步 驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依 〇 序進行下述條件1-2 ( 1次鍍敷)及條件2-5 ( 2次鍍敷) 步驟(C-6)之電解銅鍍敷條件 <條件1 -2 ( 1次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴Π] 陰極電流密度:l.〇A/dm2 (直流) 鏟敷時間:1 1 0分鐘 鍍敷溫度:2 5 °c -27- 200930185 <條件2-5 (二次鍍敷)> 電解銅鍍敷浴:電解銅鑛敷浴[I] 鑛敷條件:如表9所示 評價所得電解銅鍍敷皮膜之膜厚、拉伸強度(抗張力 )及伸長率。結果示於表9。 評價方法 © •在不傷及鍍敷皮膜下小心地從SUS板剝下,且沖 壓成圖6所示之形狀及大小,製作試驗片。 •以螢光X射線膜厚計測定試驗片中央部分之膜厚 ,作爲試驗片鍍敷膜厚(d[mm])。 •夾具間距離40mm,伸長速度4mm/min下測定伸張 應力。 •拉伸強度(T[gf/mm2])係由所測定之最大伸張應 力(F[gf])、試驗片鍍敷膜厚度(d[mm]),由下式求得 ❹ T [gf/mm2] = F [ gf] / ( 1 0 [mm ] xd [mm]) •伸長率(E[%])係自使試驗片伸張開始至皮膜斷裂 爲止之伸長尺寸(△ L[mm]),由下式求得。下式中之 20[mm]爲試驗片中央部分之等寬部分之伸張前之長度( 原尺寸)。 伸長率(E[%]) =AL[mm]/20[mm]
•測定係使用島津製作所製造之Autograph AGS_1 GOD -28- 200930185 表9 實驗例13 逆電解脈衝 (二次鍍敷) 正 陰極電流密度[A/dm2] 1 脈衝時間[ms] 30 負 陰極電流密度[A/dm2] 3 脈衝時間[ms] 1 處理時間[min] 5 鍍敷溫度rc] 25 一次鍍敷之膜厚]//m] 24 二次鍍敷之膜厚[㈣] 1 平均(n=6)抗張力[kgf/mm2] 32 伸長率[%] 29 [實驗例14] 被鍍敷物係使用SUS板,以上表3中所示之處理步 驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6 )]係依 序進行下述條件1-3 ( 1次鍍敷)及條件2-6 ( 2次鍍敷) 步驟(C-6)之電解銅鍍敷條件 〈條件1 - 3 ( 1次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] 陰極電流密度:l.〇A/dm2 (直流) 鍍敷時間:5 8分鐘
鍍敷溫度:25°C <條件2-6 (二次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] -29- 200930185 鍍敷條件:如表10所示 如實驗例13般評價所得電解銅鍍敷皮膜之膜厚、伸 張強度(抗張力)及伸長率。結果示於表10。 表10 實驗例14 逆電解脈衝 (二次鍍敷) 正 陰極電流密度[A/dm2] 1 脈衝時間[ms] 30 負 陰極電流密度[A/dm2] 3 脈衝時間[ms] 1 處理時間[min] 63 鍍敷溫度rc] 25 —次鍍敷之膜厚_] 12.5 二次鍍敷之膜厚―] 12.5 平均(η=6)抗張力[kgfmm2] 36 伸長率r%] 19 [比較實驗例2] ❹ 被鍍敷物係使用SUS板,以上表3中所示之處理步 驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]僅進 行下述條件2-7 ( 2次鍍敷)。 步驟(C-6)之電解銅鍍敷條件 <條件2-7 (二次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] 鍍敷條件:如表1 1所示 如實驗例1 3般評價所得電解銅鍍敷皮膜之膜厚、伸 張強度(抗張力)及伸長率。結果示於表11。 -30- 200930185 表η 比較實驗例2 逆電解脈衝 (二次鍍敷) 正 陰極電流密度[A/dm2] 1 脈衝時間[ms] 30 負 陰極電流密度[A/dm2] 3 脈衝時間[ms] 1 處理時間[min] 125 鍍敷溫度[〇C] 25 鍍敷之膜厚]"m] 25 平均(n=6)抗張力[kgf/mm2] 37 伸長莉%] 14 [比較實驗例3] 被鍍敷物係使用SUS板,以上表3中所示之處理步 驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6 )]僅進 行下述條件1-4 ( 1次鍍敷)。 © 步驟(C-6)之電解銅鍍敷條件 <條件1-4 ( 1次鍍敷)> 電解銅鍍敷浴:電解銅鍍敷浴[I] 陰極電流密度:1 .ΟΑ/dm2 (直流)
鍍敷時間:1 1 5分鐘 鍍敷溫度:25°C 如實驗例13般評價所得電解銅鍍敷皮膜之膜厚、伸 張強度(抗張力)及伸長率。結果示於表12。 -31 - 200930185 表12 比較實驗例3 鑛敷之膜厚Um] 25 平均(n=6)抗張力[kgf/mm2] 33 伸長率[%] 30 由上述實驗例13、14與比較例2、3之對比’可知全 部以逆電解脈衝鍍敷之比較例2之電解鍍敷皮膜之伸長率 低,且鍍敷皮膜之延展性低。皮膜之延展性低時’於基板 製造步驟中之熱處理中,皮膜會產生龜裂。通常,已知該 評價中之伸長率若不在15 %以上,尤其是不在20%以上之 皮膜則容易產生上述龜裂。相對於此,可了解尤其是實驗 例13之電解鍍敷皮膜之伸長率,鍍敷皮膜之延展性幾乎 不降低,且與全部以直流鍍敷之比較實驗例3成爲同等之 値。 Φ [實施例1] 藉由半加成法製作層合基板。 在貼銅之FR-4基板上(厚度0.4mm)上塗佈70/zm 厚度之味之素(股)製造之增層用絕緣樹脂(環氧樹脂) ,且在150 °C下硬化20分鐘。隨後,藉由雷射振盪裝置 形成φΙΟΟ/zm之導通孔。 接著,以上述表1、2所示之處理步驟(A-1〜9及B-1~16)形成〇.7ym厚度之無電解鍍敷皮膜,且在150°C 下經退火處理3 0分鐘。施加鍍敷阻劑(水溶性類型之負 -32- 200930185 型感光性乾膜光阻劑)後,進行電解銅鍍敷(藉 鍍敷同時進行塡孔鍍敷及表面圖型鍍敷)。電解 與實驗例2相同。 形成電路,以氫氧化鈉水溶液去除光阻劑後 刻(硫酸-過氧化氫蝕刻液處理)去除不要之無 敷皮膜形成電路,接著,塗佈70 厚度之上 (股)製造之增層用絕緣樹脂(環氧樹脂),且 ❹ 下硬化20分鐘且重覆該步驟兩次,製作層合6 層合基板。 在所得層合基板之電路(電解銅鍍敷皮膜) 脂之間具有實質上耐用之充分密著性。 [實施例2] 藉由削除法製作層合基板。 在松下電工製造之貼銅FR-4基板上(厚度 © 上層合貼附有松下電工製造之樹脂(絕緣樹脂) FR-4)。隨後,藉由雷射振盪裝置形成φ 100之 接著,以上述表1、2所示之處理步驟(A-1〜16)形成〇.7"m厚度之無電解鍍敷皮膜,繼 解銅鍍敷(藉由電解銅鍍敷同時進行塡孔鍍敷及 鏟敷)。電解銅鍍敷係與實驗例3相同。 接著,施加蝕刻阻劑(水溶性類型之負型感 光阻劑)後,藉由蝕刻(氯化銅(II )蝕刻液處 不要之電解銅鍍敷皮膜及無電解銅鍍敷皮膜而形 由電解銅 銅鍍敷係 ,藉由蝕 電解銅鍵 述味之素 在 150〇C 層電路之 與絕緣樹 0.2mm ) 之銅箔( 導通孔。 1〜9及B -續進行電 表面圖型 光性乾膜 理)去除 成電路, -33- 200930185 以氫氧化鈉水溶液去除阻劑,接著,層合貼附有松下電工 製造之樹脂(絕緣樹脂)之銅箔(FR-4 )且重覆該步驟2 次,製作層合6層電路之層合基板。 在所得層合基板之電路(電解銅鍍敷皮膜)與絕緣樹 脂之間具有實質上耐用之充分密著性。 [實施例3] 0 藉由半加成法製作層合基板。 在貼銅之FR-4基板上(厚度〇.4mm)上塗佈70/zm 厚度之味之素(股)製造之增層用絕緣樹脂(環氧樹脂) ,且在150 °C下硬化20分鐘。隨後,藉由雷射振盪裝置 形成φΙΟΟ/zm之導通孔。 接著,以上述表1、2所示之處理步驟(A_i〜9及B-1〜16)形成〇.7//m厚度之無電解鍍敷皮膜,且在150°C 下經退火處理3 0分鐘。施加鍍敷阻劑(水溶性類型之負 Φ 型感光性乾膜光阻劑)後,進行電解銅鎞敷(藉由電解銅 鍍敷同時進行塡孔鍍敷及表面圖型鍍敷)。電解銅鍍敷係 與實驗例7相同。 形成電路,以氫氧化鈉水溶液去除阻劑後,藉由蝕刻 (硫酸-過氧化氫鈾刻液處理)去除不要之無電解銅鍍敷 皮膜,形成電路,接著,塗佈70 厚度之上述味之素 (股)製造之增層用絕緣樹脂(環氧樹脂),且在150 °C 下硬化20分鐘且重覆該步驟兩次,製作層合6層電路之 層合基板。 -34- 200930185 在所得層合基板之電路(電解銅鑛敷皮膜)與絕緣樹 脂之間具有實質上耐用之充分密著性。 [實施例4] 藉由削除法製作層合基板。 在松下電工製造之貼銅FR-4基板上(厚度0.2mm) 上層合貼附有松下電工製造之樹脂(絕緣樹脂)之銅箔( φ FR-4 )。隨後,藉由雷射振盪裝置形成φ 100以m之導通 孔。 接著’以上述表1、2所示之處理步驟(A-1〜9及B-1~16)形成0.7/zm厚度之無電解鍍敷皮膜,繼續進行電 解銅鍍敷(藉由電解銅鍍敷同時進行塡孔鍍敷及表面圖型 鍍敷)。電解銅鍍敷係與實驗例8相同。 接著,施加鈾刻阻劑(水溶性類型之負型感光性乾膜 光阻劑)後,藉由蝕刻(氯化銅(II )蝕刻液處理)去除 Ο 不要之電解銅鍍敷皮膜及無電解銅鍍敷皮膜,形成電路, 以氫氧化鈉水溶液去除阻劑,接著,層合貼附有松下_ ^ 製造之樹脂(絕緣樹脂)之銅箔(FR-4)且重覆該步胃2 次,製作層合6層電路之層合基板。 在所得層合基板之電路(電解銅鍍敷皮膜)與 脂之間具有實質上耐用之充分密著性。 【圖式簡單說明】 圖1爲顯示包含本發明之電解銅鍍敷步驟之增胃胃g -35- 200930185 基板之製造方法(半加成法)之步驟之—例之說明圖。 圖2爲顯示包含本發明之電解銅鍍敷步驟之增層層合 基板之製造方法(削除法)之步驟之一例之說明圖。 圖3爲以往之增層層合基板之製造方法(半加成法) 之步驟之說明圖。 圖4爲以往之增層層合基板之製造方法(削除法)之 步驟之說明圖。 〇 圖5爲(A)實驗例1、(B)實驗例2、(c)實驗 例3、(D)實驗例4、(E)實驗例7及(f)實驗例8 中形成之電解銅鍍敷皮膜表面之掃描電子顯微鏡照片。 圖6爲顯示實驗例13、14及比較例1〜3中測定皮膜 物性之試驗片形狀及尺寸之圖。 【主要元件符號說明】 1 :內層樹脂 © 2a :內層配線 2b :內層配線 3 :導通孔 4 :鍍敷阻劑 1 1 a :絕緣樹脂 1 1 b :絕緣樹脂 2 1 :觸媒 22:無電解銅鍍敷皮膜 23 :粗糙面 -36-
Claims (1)
- 200930185 十、申請專利範圍 1. 一種增層層合基板之製造方法,其包含藉由電解銅 鍍敷而在有機高分子絕緣層上形成配線層,更於該配線層 上層合有機高分子絕緣層之步驟,其特徵爲 上述電解銅鍍敷之最終步驟中,藉由電解銅鍍敷在上 述配線層表面形成粗糙面’且在該形成粗糙面之配線層表 面上直接層合有機高分子絕緣層。 Ο 2·如申請專利範圍第1項之增層層合基板之製造方法 ’其中上述電解銅鍍敷之最終步驟之形成上述粗糙面之電 解銅鍍敷係使用逆電解脈衝之電解銅鍍敷。 3. 如申請專利範圍第丨項之增層層合基板之製造方法 ’其中上述電解銅鎪敷之最終步驟之形成上述粗糙面之電 解銅鍍敷係藉由含有作爲有機添加劑之含硫化合物與含氮 化合物’但不含聚醚化合物之電解銅鑛敷浴,或含有含硫 及氮之化合物,但不含聚醚化合物之電解銅鍍敷浴進行電 © 解銅鍍敷。 4. 如申請專利範圍第1項之增層層合基板之製造方法 ’其中上述粗糙表面之表面粗糙度Ra爲〇.〇1〜Ιμπί。 -37-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241833 | 2007-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200930185A true TW200930185A (en) | 2009-07-01 |
TWI479961B TWI479961B (zh) | 2015-04-01 |
Family
ID=40494720
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102125056A TWI472280B (zh) | 2007-09-19 | 2008-09-16 | 增層層合基板之製造方法 |
TW097135485A TWI479961B (zh) | 2007-09-19 | 2008-09-16 | 增層層合基板之製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102125056A TWI472280B (zh) | 2007-09-19 | 2008-09-16 | 增層層合基板之製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20090092749A1 (zh) |
JP (2) | JP2009094489A (zh) |
KR (2) | KR101505623B1 (zh) |
CN (1) | CN101394711B (zh) |
TW (2) | TWI472280B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101505623B1 (ko) * | 2007-09-19 | 2015-03-24 | 우에무라 고교 가부시키가이샤 | 빌드업 적층 기판의 제조 방법 |
US8114468B2 (en) | 2008-06-18 | 2012-02-14 | Boise Technology, Inc. | Methods of forming a non-volatile resistive oxide memory array |
JP5631281B2 (ja) * | 2010-08-31 | 2014-11-26 | 京セラ株式会社 | 配線基板の製造方法及びその実装構造体の製造方法 |
KR20150017938A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2016115823A (ja) * | 2014-12-16 | 2016-06-23 | イビデン株式会社 | プリント配線板 |
CN107211525B (zh) * | 2014-12-16 | 2020-11-06 | 安费诺有限公司 | 用于印刷电路板的高速互连 |
US20220102259A1 (en) * | 2020-09-25 | 2022-03-31 | Intel Corporation | Selectively roughened copper architectures for low insertion loss conductive features |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3433719A (en) * | 1965-11-26 | 1969-03-18 | Melpar Inc | Plating process for printed circuit boards |
JP2654126B2 (ja) * | 1988-10-22 | 1997-09-17 | 松下電工株式会社 | 印刷配線板の製造方法 |
JPH06318783A (ja) * | 1993-05-10 | 1994-11-15 | Meikoo:Kk | 多層回路基板の製造方法 |
DE69535768D1 (de) * | 1994-12-01 | 2008-07-24 | Ibiden Co Ltd | Mehrschichtige leiterplatte und verfahren für deren herstellung |
US5876580A (en) * | 1996-01-12 | 1999-03-02 | Micromodule Systems | Rough electrical contact surface |
WO1999003316A1 (fr) * | 1997-07-08 | 1999-01-21 | Ibiden Co., Ltd. | Carte a circuits imprimes et procede de fabrication de ladite carte |
USRE40947E1 (en) * | 1997-10-14 | 2009-10-27 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
CN100521883C (zh) * | 1997-12-11 | 2009-07-29 | 伊比登株式会社 | 多层印刷电路板的制造方法 |
JP2000031643A (ja) * | 1998-07-08 | 2000-01-28 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
JP2000049440A (ja) * | 1998-07-28 | 2000-02-18 | Matsushita Electric Works Ltd | プリント配線用多層板の製造方法 |
JP2001210932A (ja) * | 2000-01-26 | 2001-08-03 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JP3328630B2 (ja) * | 2000-03-06 | 2002-09-30 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
KR20020092444A (ko) * | 2001-02-23 | 2002-12-11 | 가부시키 가이샤 에바라 세이사꾸쇼 | 구리-도금 용액, 도금 방법 및 도금 장치 |
JP2002374066A (ja) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP4010489B2 (ja) * | 2002-04-25 | 2007-11-21 | 愛知時計電機株式会社 | 膜式ガスメータ |
JP2003229668A (ja) * | 2002-12-16 | 2003-08-15 | Toshiba Corp | 多層配線装置の製造方法 |
JP4575723B2 (ja) * | 2004-08-04 | 2010-11-04 | パナソニック電工株式会社 | 立体回路板の製造方法及び立体回路板 |
JP4709575B2 (ja) * | 2005-04-15 | 2011-06-22 | 福田金属箔粉工業株式会社 | 銅箔の粗面化処理方法及び粗面化処理液 |
KR101505623B1 (ko) * | 2007-09-19 | 2015-03-24 | 우에무라 고교 가부시키가이샤 | 빌드업 적층 기판의 제조 방법 |
-
2008
- 2008-09-11 KR KR1020080089715A patent/KR101505623B1/ko active IP Right Grant
- 2008-09-12 JP JP2008234173A patent/JP2009094489A/ja active Pending
- 2008-09-16 TW TW102125056A patent/TWI472280B/zh not_active IP Right Cessation
- 2008-09-16 TW TW097135485A patent/TWI479961B/zh not_active IP Right Cessation
- 2008-09-18 US US12/233,372 patent/US20090092749A1/en not_active Abandoned
- 2008-09-19 CN CN2008101609473A patent/CN101394711B/zh not_active Expired - Fee Related
-
2012
- 2012-11-01 US US13/666,357 patent/US20130056362A1/en not_active Abandoned
-
2013
- 2013-10-15 JP JP2013214304A patent/JP5828333B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-28 KR KR1020140147264A patent/KR101621897B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20090092749A1 (en) | 2009-04-09 |
US20130056362A1 (en) | 2013-03-07 |
TWI472280B (zh) | 2015-02-01 |
JP5828333B2 (ja) | 2015-12-02 |
JP2009094489A (ja) | 2009-04-30 |
CN101394711A (zh) | 2009-03-25 |
JP2014030055A (ja) | 2014-02-13 |
KR20140141558A (ko) | 2014-12-10 |
TWI479961B (zh) | 2015-04-01 |
KR101505623B1 (ko) | 2015-03-24 |
CN101394711B (zh) | 2012-07-04 |
TW201343029A (zh) | 2013-10-16 |
KR20090030217A (ko) | 2009-03-24 |
KR101621897B1 (ko) | 2016-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10619251B2 (en) | Etching solution for copper and copper alloy surfaces | |
TW200930185A (en) | Manufacture method of buildup circuit board | |
TWI240016B (en) | Micro-etching composition for copper or copper alloy, micro-etching method and method for manufacturing printed circuit board by using the micro-etching composition | |
TWI451000B (zh) | 銅微蝕刻液及其補充液、以及配線基板之製造方法 | |
JP2001291954A (ja) | ビアフィリングめっき方法 | |
CN104160792A (zh) | 印刷布线板的制造方法及激光加工用铜箔 | |
WO2013092131A1 (en) | Method for combined through-hole plating and via filling | |
JP2001308477A (ja) | 表面処理銅箔、キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板 | |
TWI707984B (zh) | 用於銅及銅合金表面之表面處理劑及處理銅或銅合金表面之方法 | |
JP6053773B2 (ja) | 銅又は銅合金表面への有機レジスト密着性の提供方法 | |
JP5464722B2 (ja) | 微細回路の形成のためのエンベデッド用銅箔 | |
TW200944616A (en) | Non-etching non-resist adhesion composition and method of preparing a work piece | |
KR102502531B1 (ko) | 환원 처리와 동시에 사용되는 무전해 도금용 전처리액, 및 프린트 배선 기판의 제조 방법 | |
TW201804020A (zh) | 銅的微蝕刻劑及配線基板的製造方法 | |
JPWO2018181061A1 (ja) | 表面処理銅箔及びこれを用いた銅張積層板 | |
IL139422A (en) | A method of metallic coating of substrates with a polymeric surface | |
JP2005154895A (ja) | フレキシブルプリント基板の製法 | |
TWI254086B (en) | Improved methods of cleaning copper surfaces in the manufacture of printed circuit boards | |
TWI467050B (zh) | Followed by layer formation | |
JP2008218540A (ja) | 配線基板の製造方法 | |
TW202146705A (zh) | 微蝕刻劑及配線基板之製造方法 | |
JP2001247973A (ja) | 洗浄・調整剤及びプリント配線板の無電解銅めっき方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |