TW200832546A - Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures - Google Patents

Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures Download PDF

Info

Publication number
TW200832546A
TW200832546A TW096143242A TW96143242A TW200832546A TW 200832546 A TW200832546 A TW 200832546A TW 096143242 A TW096143242 A TW 096143242A TW 96143242 A TW96143242 A TW 96143242A TW 200832546 A TW200832546 A TW 200832546A
Authority
TW
Taiwan
Prior art keywords
layer
pattern layer
semiconductor device
mask layer
trenches
Prior art date
Application number
TW096143242A
Other languages
English (en)
Inventor
David H Wells
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200832546A publication Critical patent/TW200832546A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Description

200832546 九、發明說明： 【發明所屬之技術領域】 本發明之具體實施例係關於製造一種中間半導體裝置妙 構。明確言之，本發明之具體實施例關於使用單一微影蝕 刻動作及一間隔件蝕刻程序，在中間半導體裝置結構之一 圖案層中形成交錯高度，及關於中間半導體裝置結構。 | 【先前技術】 積體電路（"1C")設計者需要藉由減小個別特徵之大小及 、 藉由減小半導體基板上相鄰特徵間的分離距離，以增加積 體化之程度或特徵的密度。特徵大小之持續減少在用以形 成特徵之技術（如微影蝕刻）方面造成甚至更大的需要。此 等特徵典型係藉由在一材料（如絕緣體或導體）中之開口定 義，且藉由該材料彼此隔開。相鄰特徵中之相同點間的距 離在此產業中係稱為"間距"。例如，該間距 特徵間之中心距離。因此，間距係約等於一特徵之= 分離該特徵與一相鄰特徵之空間的寬度之和。特徵之寬度 亦稱該線之關鍵尺寸或最小特徵大小叫因為與特徵： 鄰之空間的寬度典型地係等於特徵之寬度，故該特徵之間 距典型地係該特徵大小之兩倍（2F)。 為了減小特徵大小及間距，已發展出間距加倍技術。美 國專利第5,328,8 10號揭示—種使用間隔件或心、軸以在一半 導體基板中形成均句地隔開溝渠之間距加倍方法。該等溝 渠具有相等深度。一消耗層係形成在半導體基板上且經圖 案化，形成具有寬W之條。該等條經蝕刻以產生具有F/2 126716.doc 200832546 之減小寬度的心軸條。-部分地消耗之縱材層係等形地沈 積在ϋ條上，及經餘刻以在心轴條之側壁上_ & H F/2厚度之縱材條。心軸條被蝕刻，而縱材條保留在半導 體基板上。縱材條功能為_在半導縣板巾㈣具有Μ I度之溝渠的遮罩。 儘官以上所述專利中之間距係實際上減半，間距中之此 減小在產業中係稱作”間距加倍，，或，，間距倍增”。換句話 f間距藉由某一倍數之，，倍㈣關藉由該倍數減小該間 € 距。在此保留此習知術語。 間距加倍亦已用來在半導體基板中產生具有不同深度之 溝渠。美國專利中請案第2__術號揭示_種具有 電晶體的動態隨機存取記憶體（，，DRAM，，）單元。U形突出部 係藉由二組交越溝渠形成。為了形成該等電晶體，一第一 光罩係用來在該半導體基板中钱刻一第一組溝渠。第一組 溝渠係用-介電材料填充。一第二光罩係用來在該等第一 4㈣餘刻間隙’且—第二組溝渠係於該等間隙處之半導 體基板中ϋ刻。弟—組溝渠接著用—介電材料填充。第一 及第二組溝渠係彼此平行且第二組溝渠中之溝渠係比第一 < t溝渠中之溝渠更深。為了形成第—及第二組溝渠，係使 • 用兩個微影蝕刻動作（沈積、圖案化、蝕刻及填充動作）， 其對於製程會增加成本及複雜性。一第三組溝渠係其後在 半導體基板中形成。第三組溝渠係正交於第一及第二組溝 渠。 、 如以上描述之第一、第二及第三組溝渠1〇〇、ι〇2、ι〇4 126716.doc 200832546 形成㈣電晶體’如圖式之圖1及2中所示。圖!說明裝置 之俯視圖且圖2係裝置1〇6之柱1〇8的透視圖。裝置 1 06已括柱1 〇8、第一組溝渠丨〇〇、第二組溝渠丨、第三組 溝渠（或^線）1〇4之陣列。如圖i中說明，第一組溝渠ι〇〇係 例如用氧化物（圖！中標示為”〇")填充。成對之柱1〇8•形成 垂直電晶體的突出部11〇。各垂直電晶體突出部ιι〇包括兩 柱1〇8，其係藉由已填充之第一組溝渠⑽分離且藉由一在 第一組溝渠1〇〇下延伸的通道基底片段114連接。垂直電晶 體突出部no係在y方向t藉由已填充之第二组溝渠ι〇2彼 此分離。字線間隔件或字線116係藉由已填充之第三組溝 渠104彼此分離。 各U形柱構造具有從第三組溝渠1〇4(或字線溝渠）面對一 溝木的兩U形側表面，其形成一兩側圍繞之閘極電晶體。 各U形柱對108’包括具有共同源極、汲極及閘極的兩背對 为u形電晶體流動路徑。因為形柱對1〇8,中之背對背電 晶體流動路徑共用該源極、汲極及閘極，各u形柱對中之 背對背電晶體流動路徑不彼此獨立地操作。各u形柱對 108中之为對背電晶體流動路徑形成—電晶體突出部11〇的 冗餘流動路徑。當該等電晶體作用時，電流停留在u形電 曰曰體犬出口ρ 1 1 〇之左側及右側表面中。U形電晶體突出部 11〇之左側及右側表面係藉由第三組溝渠1〇4中之溝渠定 義。用於各路徑之電流停留在一平面中。電流不轉動冊》 電晶體突出部1 1 0之角落。 美國專利申請案第20060043455號揭示形成具有多個溝 126716.doc 200832546 渠深度及溝渠寬度之淺溝渠隔離（”sTI”）溝渠。具有一第一 深度（但不同寬度）之溝渠係首先形成在一半導體基板中。 該等溝渠係用一介電材料填充，其係接著從更寬溝渠中選 擇性地移除。該等更寬溝渠係接著藉由蝕刻該半導體基板 來加深。 美國專利申請案第20060166437號揭示形成在一記憶體 裝置之記憶體陣列部分中及該記憶體裝置之一周邊中形成 溝渠。該等溝渠初始具有相同深度。—硬遮罩層係形成在 該記憶體陣列部分中之溝渠上，保護此等溝渠避免其後钱 刻，而周邊令之溝準俏谁_半《& T < /再木你選步經蝕刻，增加其深度。 【發明内容】 诉<_茱層中形成交 二二:法之具體實施例。交錯(或多個)高度係使用- ==動作及一間隔件物序形成。交錯高度在 區、閘極或三維電晶體之特:可：包 示藉由，等方法形成之中間半導體 【實施方式】 再 如在此詳述及如圖从至11£中說明， 圖案層上形成及經圖案化。藉自罩層係在 一遮罩層及間隔件功能&^ ^刻帛序形成之第 圖案層t形成交錯高度 —功間之遮罩，使得在 成開口’其形成一第一 *且、塞蝕刻可用來在圖案層中形 . 、〆再木的一部分。_势一 a 以在圖案層令增加開 w 弟一蝕刻係用 的-度，形成第-組溝渠，及形成 126716.doc 200832546 第一組溝渠。 如在此詳述及如圖12A至24F中說明，多個遮罩層係在 圖案層中形成及經圖案化。藉由間隔件蝕刻程序形成之遮 罩層及間隔件功能為在其後蝕刻期間之遮罩，使得在圖案 層中形成交錯高度。一第一姓刻可用來在圖案層中形成開 口’其形成-第四組溝渠的—部分。—第二敍刻係用來在 圖案層中增加開口的深度’形成第四組溝渠，及形成一第 五組溝渠。 以下描述提供特定細節，如材料類型、蝕刻化學及處理 條件，以提供本發明之具體實施例之徹底描述。然而，熟 習該=技術人士將理解本發明之具體實施例可在不使用: 等特定、、、田_下實j見。的確，本發明之具體實施例可結合習 知製=技術來實現及將蝕刻技術使用於該產業中。此外， 下文提供之描述不會形成製造半導體裝置之完整流程。下 、述之中間半導體裝置結構不形成一完整半導體裝置。 以y堇誶述需要理解本發明之具體實施例的該等程序步驟 及、，構。自中間半導體裝置結構形成完整半導體裝置之額 外動作可藉由習知製造技術執行。 文柄述之材料層可藉由任何適合沈積技術形成，包括 (但不限於）旋鐘液太 ^ m ,， 主布、毡覆式塗布、化學汽相沈積 (VD )原子層沈積（"ALD”）、電漿增強ALD或物理相汽 沈積（，，PVD”）。取本於於你田a 二 取决於奴使用之特定材料，沈積技術可藉 由热習此項技術的人士選擇。 本文描述之方法可用來形成記憶體裝置之中間半導體裝 1267l6.doc 200832546 置結構，例如動態隨機存取記憶體dram Fin肅、鞍狀附、奈轉、 Μ。7 „ 再4日日體、或其他三維結 構僅為了舉例，本文描述之方 Α Ά _ 表以δ己,丨思體褒置（例如 AM §己憶體裝置或RAD記丨 谌妙品 …體袋置)的中間半導體裝置結 構。然而，亦可將該方法用 要父錯尚度或升高圖 案㈢之，、他況。可將記憶體裝置 腦或其他電子f置，作H 、…、線衣置、個人電 $子褒置，但不文此限制。儘管本文描述之方法 :::特定DRAM裝置布局來說明，但可用該等方法來形 成:有，、他布局之DRAM裝置，只要隔離區係實質上平行 於最終欲形成之閘極的位置。 、
如圖3A至4B中顯示，中間半導體裝置結構觀、細B 可包括一圖案層及一第一逆罝爲j. 丨遮罩層。该圖案層可由-能各向 ”性#刻的材料形成。例如’該圖案層可包括（但不限於） 一 +導體基板或-氧化物材料。如本文使用，術語"半導 體基板”指習知石夕基板哎且古 次具有一層半導體材料的其他主體 基板。如本文使用，術語"主體基板"不僅包括石夕晶圓，且 另外包括絕緣物切（’’_，，）基板、藍寶石切（”S0S")基 板、半導體基礎切之蟲晶層、及其他半導體、光電子= 件或生物技術材料，例如 " /贛、鍺、砷化鎵、氮化鎵、或 磷化銦。在一具體實施例中’該圖案層係由 一矽半導體基板。 第—遮軍層可由—可相對於中間半導體裝置結構200A、 屬之圖案層及其他曝露層選擇性地钱刻的可圖案化材料 形成。如本文使用’當_材料展現比其他曝露於相同敍刻 126716.doc 200832546 化學中之另一材料的蝕刻速率大至少約兩倍之蝕刻速率 ^ :材料係，，可選擇性地㈣”。理想、中，此一材料具有 +路於相同餘刻化學中之另_材料的攸刻速率大至少約 十么之韻刻速率。第一遮罩層的材料可包括（但不限於）光 阻非日曰妷（或透明碳）、四乙氧基矽（”TE0S”）、多晶矽 (’，多晶矽”）、氮化矽（”卟^，，）、氮氧化矽（”Si〇3N4”）、碳化 石夕（"sic”）或任何其他適合材料。若使用—光阻材料，取決 於欲在中間半導體裝置結構上形成的特徵大小，該光阻可 為248 nm光阻、193 nm光阻、365 nm(i線）光阻、或4% nm(G線）光阻。該光阻材料可藉由習知、微影蝕刻技術沈 積在圖案層上及圖案化。光阻及微影蝕刻技術係此項技術 中為人熟知，且因此選擇、沈積及圖案化該光阻材料未在 此詳盡討論。圖3A及3B顯示具有保留在圖案層2〇4上之第 一遮罩層202的部分之中間半導體裝置結構2〇〇a。第一遮 罩層202保護圖案層204之下方部分。而圖3A及3B說明一 在4F間距上蝕刻之丨!7線，但可使用其他布局。圖3a係中 間半導體裝置結構200A之俯視圖，而圖3B係一沿標示A之 虛線的中間半導體裝置結構200A之斷面。 第一遮罩層202之圖案可轉印至圖案層204内，如圖4 A及 4B中顯示。圖4A係中間半導體裝置結構200B之俯視圖， 而圖4B係沿標示A之虛線的中間半導體裝置結構200B之斷 面。圖4A及4B中顯示之中間半導體裝置結構200B包括第 一遮罩層202、圖案層的蝕刻部分204’、圖案層的未蝕刻部 分204”、及第一開口 206。圖案層204可藉由離子銑製、反 126716.doc 11 200832546 應離子蝕刻或化學蝕刻來蝕刻。圖案層2〇4可相對於第一 遮罩層202選擇性蝕刻。例如，若圖案層2〇4係由矽形成， 圖案層204可使用HBr/C12或氟碳電漿蝕刻來各向異性蝕 刻。為了餘刻一所需深度進入由石夕形成之圖案層204,可 控制蝕刻時間。例如，可使矽曝露至適當蝕刻化學中達到 一時間量，以足以在矽中達到所需深度。此深度可對應= =在圖案層之钱刻部分綱，的側壁上形成之間隔件的;需 #可精由習知技術移除保留在圖案層之蝕刻部分Μ々上 罩層202。例如，可藉由用來轉印第一遮罩層冰之 二圖案層2〇4的蝕刻或藉由一分離之蝕刻來移除第— 遮罩層202。例如，甚蔣一氺R从 右將先阻材料或非晶碳用作第1 罩㈣，則可使用以氧為主之電浆(如〇2/ci二遮 〇麵電漿、或〇2/s〇2/N2電襞)來移除光阻或非晶碳7 在中間半導體裝置处構2〇 Λ 可 可藉由習知技術==上形成一間隔層。 刻部分_，，::::、刻部分2°4,及圖案層的未敍 於欲自盆形成夕門匕从 /成至一約等 、成之間隔件的所需厚度的厚度 間隔層的材料選擇性地 、：用作 了兴彻π 案層之餘刻部分2〇4，。僅Λ 了舉例’可自Wi3N4或氧 僅為 由ALD形成間隔 （〇X)形成間隔層。可藉 ㈢间&層可予以各向里 上水平表面移除間隔件材料，：：刻，自實質 間隔件材料。因此，圖案、*直表面上留下 表面及圖案層之未 ^ Ί分2G4,的實質上水平 未钱刻部分2°4”的實質上水平表面可加以 126716.doc -12- 200832546 Π 曝露。若間隔層係由SiOx形成，各向異性蝕刻可為一電聚 钱刻，如含eh之電漿、含C2；p0的電漿、含(^匕之電襞、 含CHF3的電漿、含chJ2之電漿、或其混合物。若間隔層 係由氮化矽形成，則各向異性蝕刻可為CHFVOVHe電漿或 CUFs/CO/Ar電漿。由蝕刻產生之間隔件2〇8可出現在圖案 層之姓刻部分204’的實質上垂直側壁上，如圖5a&5b中顯 示。圖5A係中間半導體裝置結構2〇〇(]之俯視圖，且圖5B 係沿標示A之虛線的中間半導體裝置結構2〇〇c的斷面。間 隔件208沿圖案層之蝕刻部分2〇4，的兩側縱向地延伸。沿圖 案層之各蝕刻部分204,的側壁定位的兩個間隔件2〇8形成一 對間隔件208。間隔件208可減小圖案層之蝕刻部分2〇4，間 的第-開口寫之大小。間隔件2〇8之高度可對應於最終欲 形成在圖案層204中之第一組溝渠的深度之一部分。間隔 件208之寬度可對應於最終欲形成在中間半導體裝置結構 2〇〇上广特徵之所需寬度。例如，間隔件之寬度可為 1F。第-組溝渠210的-部分（顯示在圖印中）（具有ιρ之寬 度）可形成在圖案層204中。 可執行一第二颠刻以增加第 、 曰刀罘開口 2〇6的深度，形成第 一組溝渠2 1 〇，及形成第二組溝 ^ A ^ ^ 彝木212，如圖6B中顯示。圖 0A係中間半導體裝置結 一 <俯視圖，且圖6B係沿標 不A之虛線的中間半導體梦 衣置、勺構2000之斷面。圖案声之 钱刻部分204’及圖宰声之去4 ’、曰 面τ… 刻部分2〇4"的實質上水平表 :可使用先前討論的餘刻化學之一來各向異性㈣。藉由 控制钱刻時間，可移险阊安 ^ 移除圖案層之餘刻部分204,及圖案層的 126716.doc -13 - 200832546
未餘刻部分204"的一所需數量。第二組溝渠212中之溝渠 可能比第一組溝渠2丨〇内的溝渠更淺，因為其中第二組溝 渠212最終形成的圖案層204之部分，係在圖案層2〇4之第 一蝕刻期間藉由第一遮罩層202保護。第一組溝渠21〇之溝 渠可具有一範圍自約1500A至約5000A之深度，例如從約 2000A至約35〇〇A。在一具體實施例中，第一組溝渠21〇之 溝渠的深度範圍從約2200A至約2300A。第二組溝渠212中 之溝渠可具有一在從約3〇〇A至4500A的範圍中之深度，例 如從約500A至約i5〇〇A。在一具體實施例中，第二組溝渠 212之溝渠的深度範圍從約750人至約850人。 中間半導體裝置結構200D可包括從圖案層2〇4形成之成 對的柱214。第一組（較深）溝渠21〇之各溝渠可使一對柱214 與下一對柱214分離。第二組（較淺）溝渠212之各溝渠可將 各對柱214中之一第一柱214,與各對柱214中之一第二柱 幻4”分離。如以下描述，第一及第二組溝渠21〇、212其後 可用-介電材料填充。第一組溝渠21〇、第二組溝渠212、 及該等柱214·、214”係在中間半導體裝置結構2_之水平 方向中實質上縱向地延伸。 精由使用-單-微㈣刻動作結合—間隔㈣刻程序， 具有多個深度之溝渠210、212可在圖案層2〇4中形成。不 :特徵其後可形成在第一組溝渠210之溝渠中及第二組溝 木212的溝渠中。僅為了舉例 牛1夕〗及如以下更詳細描述，隔離 區可形成於第一組溝渠2 1 〇之溝巨φ 屏木中，且電晶體可在第二 組溝渠212的溝渠中形成。因為 时 a便用一早一微影蝕刻動 126716.doc -14· 200832546 作，可利用較少動作以在圖案層204中形成具有多個高度 或深度的中間半導體裝置結構200D。 一襯墊（未顯示）可視需要地在填充第一及第二組溝渠 21()、212前沈積。該襯墊可由習知材料（例如氧化物或氮 化物）及藉由習知技術形成。一第一填充材料2丨6(如介電材 料）可在第一及第二組溝渠21〇、212中及間隔件2〇8上沈 積。第一及第二組溝渠210、212可實質上同時填充。第一
填充材料216可為毯覆式沈積且密實，如此項技術中已 知。第一填充材料216可為二氧化矽為主材料，例如旋塗 式介電質（"SOD”）、二氧化矽、TE〇s或高密度電漿 ("hdp”）氧化物。第一填充材料216可經平坦化，例如藉由 化學機械拋光（"CMP”），以移除第一填充材料216在間隔件 208上延伸的部分。因此，可曝露間隔件2〇8之頂部表面， 如圖7A及7B中顯示。圖7A係中間半導體裝置結構2〇肫之 俯視圖，且圖7B係沿標示A之虛線的中間半導體裝置结構 200E之斷面。 如圖8A至8C中顯示，一第二遮罩層218可在圖7八及川中 顯示之中間半導體裝置結構200E上形成。圖以係中間半 ‘體裝置結構200F之俯視圖，圖8B係沿標示a之虛線的中 間半導體裝置結構200F之斷面，且圖8C係沿標示6之虛線 。第二遮罩層218可由 中之一形成，例如光 中已知來形成及圖案 的中間半導體裝置結構200F的斷面 用於第一遮罩層202的以上描述材料 阻。第二遮罩層21 8可如此項技術 化，且該圖案轉印至圖案層2〇4以形成一第三組溝渠22〇 126716.doc -15- 200832546 如圖9A至9E中顯示。圖9A係中間半導體裝置結構2〇〇g之 俯視圖，圖9B係沿標示a之虛線的中間半導體裝置結構 200G之斷面，圖9C係沿標示B的虛線之中間半導體裝置結 構200G的斷面，圖9D係沿標示C之虛線的中間半導體裝置 結構200G之斷面，及圖卯係沿標示D之虛線的中間半導體 • 裝置結構200G之斷面。僅為了舉例，第三組溝渠22〇可為 • 字線溝渠。圖案可使用乾式蝕刻（其依實質上相同速率蝕 刻用於此等層的材料）透過第一及第二組溝渠21〇、212中 之第一填充材料216延伸進入圖案層204内。第三組溝渠 220可在中間半導體裝置結構2〇〇g之水平平面中實質上橫 向延伸。因此，第三組溝渠220可實質上垂直於或正交於 第一及第二組溝渠210、212而定向。第三組溝渠220中之 溝渠可能比第一組溝渠210中的溝渠更淺，致使一電晶體 閘極電極沿第三組溝渠220之溝渠的側壁形成。然而，第 一組/冓& 220之溝渠可比弟二組溝渠2 12的溝渠更深，使得 r , 當字線係致能時使第二組溝渠212的溝渠提供在緊密間隔 電晶體間的隔離。第三組溝渠220之溝渠可具有一在從約 500A至約5000A之範圍内的深度，例如從約14〇〇人至約 1 800A。由圖案層204形成之第三柱222可在第三組溝渠22〇 ， 的溝渠之間形成。第三柱222可藉由第三組溝渠22〇之溝渠 中的第一填充材料21 6彼此分離。 第二遮罩層218可藉由習知技術移除。一介電材料226及 一閘極層228可沈積在第三組溝渠22〇的溝渠中，如圖l〇A 至10E中顯示。圖10A係中間半導體裝置結構2〇〇h之俯視 126716.doc • 16 - 200832546 圖，圖10 B係沿標不A之虛線的中間半導體裝置結構2 〇 〇 jj 之斷面，圖1 〇 C係沿標不B之虛線的中間半導體裳置纟士構 200H之斷面，圖10D係沿標示C之虛線的中間半導體裝置 結構200H之斷面，及圖10E係沿標示D之虛線的中間半導 體裝置結構200H之斷面。介電材料226可為二氧化石夕，如 閘極氧化物。若圖案層204係矽，則介電材料226可藉由石夕 的溼式或乾式氧化作用施加，之後透過一遮罩蝕刻，或藉 由介電沈積技術。閘極層228可為氮化鈦（"TiN”）或摻雜多 晶矽。閘極層228可為經蝕刻以在第三組溝渠220的溝渠之 側壁上留下一相連層的間隔件。第三組溝渠220之其餘部 分可用一第二填充材料224(如SOD或TEOS)填充。第二填 充材料224可經平坦化，提供在圖11A至11E中顯示的中間 半導體裝置結構2001。圖11A係中間半導體裝置結構2〇〇1 之俯視圖，圖11B係沿標示A之虛線的中間半導體裝置結 構2001之斷面，圖11C係沿標示B之虛線的中間半導體裝置 結構2001之斷面，圖11D係沿標示c之虛線的中間半導體裝 置結構2001之斷面，且圖11E係沿標示D之虛線的中間半導 體裝置結構2001之斷面。 圖3A至11E中說明之方法可提供一用於形成圖丨及2中顯 不之結構的簡化流程，因為僅使用一單一微影蝕刻動作。 中間半導體裝置結構2001(顯示在圖11A至11E)可進行進一 步處理（如此項技術中已知），以產生在圖中顯示的結 構。尤其係間隔件208可使用溼式蝕刻或乾式蝕刻移除， 其可針對相對於第一及第二填充材料210、224及圖案層之 126716.doc 200832546 未蝕刻部分204"的間隔件2〇8之材料來選擇。例如，間隔 件208可用熱磷酸蝕刻來移除。第一及第二填充材料]“、 224可使用氟化氫（”HF，，）移除。如先前描述，第一、第二 及第一組溝渠210、212、220定義一包括垂直源極/汲極區 之垂直延伸柱的陣列。一閘極線係形成在第三組溝渠22〇 之至少一部分内，其中閘極線及垂直源極/汲極區形成複 數個電晶體，其中成對之源極/汲極區係透過一電晶體通 道彼此連接。
在另一具體實施例中，間隔件係形成在與圖案層接觸之 遮罩層的部分上，如圖12A至24F中顯示。如圖12A及i2B 中顯示，一第三遮罩層302及一第四遮罩層3〇4可形成在圖 案層204上。圖12A係中間半導體裝置結構3〇〇A的俯視 圖，且圖12B係沿標示A之虛線的中間半導體裝置結構 300A之斷面。第三遮罩層3〇2及第四遮罩層3〇4可由不同材 料形成，使得第二遮罩層302及第四遮罩層3〇4之至少部分 可相對於彼此及相對於其他曝露材料選擇性地蝕刻。第三 遮罩層302及第四遮罩層3〇4之材料可包括（但不限於）非晶 碳、氧化矽、多晶矽、或氮氧化矽。用作第三遮罩層 及第四遮罩層304之該等材料可基於此等層將曝露於其中 的蝕刻化學及程序條件選擇。僅為了舉例，若第三遮罩層 3 02係由非晶碳形成，則第四遮罩層3〇4可由多晶矽或氮氧 化矽形成。或者，若第三遮罩層3〇2係由氧化矽形成，= 第四遮罩層304可由多晶矽形成。第三遮罩層3〇2及第四遮 罩層304可藉由習知技術沈積在圖案層2〇4上。 … 126716.doc •18- 200832546
一光阻層306可在第三遮罩層3〇2上形成及圖案化，如此 項技術中為人已知。儘管圖12A至24F說明在一卯間距上 形成一 1F圖案，但可形成其他布局。光阻層3〇6可由一適 合光阻材料形成，如先前描述之材料。圖案可轉印至第三 遮罩層302及第四遮罩層304,如圖nA及nB中顯示，曝 露圖案層204之頂部表面的一部分。圖nA係中間半導體裝 置結構300B之俯視圖，且圖12B係沿標示A之虛線的中間 半導體裝置結構300B的斷面。第三遮罩層3〇2及第四遮罩 層304之蝕刻可形成第二開口 3〇8。為了清楚，圖12八至24F 顯不一單一、第二開口 3〇8。然而，實際上，中間半導體 裝置結構300A至300F可包括複數個第二開口 3〇8。第三遮 罩層302及第四遮罩層304可使用一蝕刻化學蝕刻，其同時 移除第三遮罩層302及第四遮罩層3〇4的部分。或者，第三 C罩層302及第四遮罩層304的部分可使用不同蝕刻化學順 序地移除。用於第三遮罩層302及第四遮罩層3〇4之蝕刻化 學亦可移除光阻層306。或者，光阻層3〇6可使用分離的蝕 刻移除。 第三遮罩層302可進一步蝕刻或”修整”，如圖14A及14β 中顯示。圖14A係中間半導體裝置結構3〇〇c的俯視圖，且 圖14B係沿標示A之虛線的中間半導體裝置結構3〇〇c的斷 面。第二遮罩層302可被各向異性蝕刻，使得第三遮罩層 3 02之部分被移除而不實質上蝕刻第四遮罩層3〇4。結果， 第二開口 308可具有一第一寬度w及一第二寬度w，，其中 第二寬度W’大於第一寬度w。第三遮罩層3〇2可使用一溼 126716.doc -19- 200832546 式_化學選擇性地㈣，如鳩年8月3() 為”用於藉由_大 明‘蟪 大於一之倍數乘以間距之單一間隔件程序 及相關中間1C結構”之美國專利中請案第11/514，117號。 門隔層可接著形成在圖案層204、第三遮罩層3〇2、及 第四遮罩層304的曝露表面上。如先前描述，間隔層可藉 由習知技術等形地沈積。間隔層可形成至_約等於欲自^ 形成之間隔件的所需厚度之厚度。間隔層可由一材料形 成，其係可相對於用於圖案層204、第三遮罩層3〇2、及第 四遮罩層304中之材料選擇性地蝕刻。僅為了舉例，間隔 層可由SW或Si〇x形成。用作間隔層之材料的選擇可取決 於用作第三遮罩層302及第四遮罩層3〇4的材料。若第三遮 罩層302及第四遮罩層3〇4分別係非晶碳及多晶矽，或分別 係非晶碳及SiON，該間隔層可由Si〇x形成。若第三遮罩層 302及第四遮罩層3〇4分別係以…及多晶矽，間隔層可由
SiN形成。間隔層可各向異性钱刻，從實質上水平:面移 除材料而在實質上垂直表面上留下材料。 蝕刻後，從間隔層形成之間隔件2〇8可保留在第三遮罩 層302的實質上垂直表面上，且間隔件2〇8，可保留在第四遮 罩層304之實質上垂直表面上。可曝露第三遮罩層之實 質上水平表面，如第四遮罩層3〇4之實質上水平表面的一 部分，如圖15A及15B中顯示。圖15A係中間半導體裝置結 構300D的俯視圖，且圖15B係沿標示A之虛線的中間半導 體裝置結構300D之斷面。該各向異性蝕刻可為一電漿蝕 刻’如含CF4之電漿、含CHF3的電漿、含之電浆 126716.doc -20 - 200832546 或其混合物。間隔件208、208,沿第三遮罩層3〇2之兩側及 Ά弟四遮罩層304之曝露部分縱向延伸。間隔件2〇8、2〇8, 可減小第二開口 308的第一寬度W’，而實質上填充於第二 寬度W。間隔件208、208,的寬度可對應於最終欲形成在中 間半導體裝置結構300D上之特徵的所需寬度。例如，間隔 件208、208’的寬度可為1F。 一苐六遮罩層310可形成在間隔件2〇8、208’、第三遮罩 層302及第四遮罩層304的曝露表面上。第六遮罩層31〇可 由一光阻材料或非晶碳形成。可移除（如藉由CMp)在間隔 件208、208,及第三遮罩層302上延伸之第六遮罩層31〇的部 分，以形成一實質上平坦表面。如圖16A及16B中顯示， 可曝露間隔件208、208’、第三遮罩層3〇2、及第六遮罩層 310的頂部表面。圖16A係中間半導體裝置結構3〇〇E之俯 視圖，且圖1 6B係沿標示A之虛線的中間半導體裝置結構 300E的斷面。如以下詳述，一第四組溝渠可最終形成在第 二遮罩層3 02之部分下的圖案層2 04中，且一第五組溝竿可 最終形成在第四遮罩層304之部分下的圖案層2〇4中。間隔 件208、208’可防止第四遮罩層304及圖案層2〇4的非所需部 分被钱刻。在處理之各種階段期間，第三遮罩層3〇2、第 四遮罩層304及間隔件208、208,功能可如同遮罩，以形成 具有不同深度之第四組溝渠312及第五組溝渠314(顯示在 圖19B中）。 如圖17A及17B中顯示，可蝕刻曝露的第三遮罩層3〇2及 下方第四遮罩層3 04及圖案層204以形成第三開口 316，其 126716.doc -21 · 200832546 將被進—步姓刻（如以下描述），以形成第四組溝渠312。圖 17A係中間半導體裝置結構3〇〇1?的俯視圖，且圖I”係沿 標示A之虛線的中間半導體裝置結構3〇〇f之斷面。取決= 所使用材料，可順序地钱刻此等層或可用一單一蚀刻化學 來敍刻所有三層。可根據所用材料選擇敍刻化學。可移除 第六遮罩層310 ’曝露第四遮罩層3〇4之部分。如圖18八及 18B中顯示，第四遮罩層綱之曝露部分可相對於間隔件 、2G8、208’選擇性地#刻，其形成第四開口 3叫其將如以下 、描述進一步蝕刻）’以形成第五組溝渠314。圖18A係中間 半導體裝置結構300G的俯視圖，且圖18B係沿標示a之虛 線的中間半導體裝置結構300G之斷面。 可藉由進一步蝕刻圖案層2〇4(如圖19A及19b中顯示）增 加第三開口 316及第四開口 318的深度，其形成第四組溝渠 312及第五組溝渠314。圖19A係中間半導體裝置結構“OH 之俯視圖，且圖19B係沿標示A之虛線的中間半導體裝置 結構300H之斷面。圖案層2〇4之曝露部分可相對於間隔件 208、208’予以選擇性地蝕刻，在第四組溝渠312及第五組 溝渠314中維持溝渠的相對深度。換句話說，第四組溝渠 3 12中之溝渠的深度可保持比第五組溝渠3 14中的溝渠之深 度更深。第四組溝渠312中之溝渠可具有在一從約15〇〇入至 約350〇A(如從約2150A至約2250A)的範圍内之深度。第五 組溝渠314之溝渠可具有一在從約3〇〇A至約3〇〇〇人的範圍 内之深度，例如從約950A至約1050A。 一襯墊（未顯示）可視需要地在填充第四及第五組溝渠 126716.doc -22- 200832546 312、314前，形成在第四及第五組溝渠312、314之溝渠 中。如上所述可形成該襯墊。一第三填充材料32〇(如介電 材料）可沈積在第四及第五組溝渠312、3 14之溝渠中及在 間隔件20 8、208’上。第四及第五組溝渠312、314可實質上 同時填充。弟二填充材料320可為先前描述材料中之一， 及可沈積、岔實及平坦化，如先前描述。第三填充材料 320可平坦化’使付曝露間隔件208、208’的頂部表面，如 圖20A及20B中顯示。圖20A係中間半導體裝置結構3〇〇1之 俯視圖，且圖20B係沿標示a之虛線的中間半導體裝置結 構3001之斷面。 一第六遮罩層322(如光阻層）可形成在間隔件2〇8、2〇8· 及第二填充材料320的頂部表面上，如圖2ια至2ΐρ中顯 示。圖21Α係中間半導體裝置結構3〇〇J之俯視圖，圖2ιβ係 沿標示Α之虛線的中間半導體裝置結構3〇〇J之斷面，圖2ic 係沿標示B之虛線的中間半導體裝置結構3〇〇J之斷面，圖 21D係沿標示C之虛線的中間半導體裝置結構3〇〇了之斷面， 圖21E係沿標示D之虛線的中間半導體裝置結構3〇〇：[之斷 面，及圖21F係沿標示E之虛線的中間半導體裝置結構3〇〇1 一第六組溝渠324可形成在
。可移除第六遮罩層322及（視需要地）第四 四與第五組溝渠 126716.doc 之斷面。使用第六遮罩層322， 圖案層204中。第六組溝渠32< -23- 200832546 312、3 14中之第三填充材料320，如圖22A至22F中顯示。 圖22A係中間半導體裝置結構300K之俯視圖，圖22B係沿 標示A之虛線的中間半導體裝置結構3〇〇之斷面，圖22C係 沿標示B之虛線的中間半導體裝置結構300K之斷面，圖 22D係沿標示C之虛線的中間半導體裝置結構3〇〇κ之斷 面，圖22Ε係沿標示D之虛線的中間半導體裝置結構3〇〇κ 之斷面，及圖22F係沿標示Ε之虛線的中間半導體裝置結構 300Κ之斷面。或者，第三填充材料32〇之至少部分可保留 在第四及第五組溝渠3 12、3 14(未顯示）中，以增加中間半 導體裝置結構300Κ的穩定性。若第四及第五組溝渠3 、 3 14中之第三填充材料320係實質上完全移除，則第四及第 五組溝渠312、3 14可用一第四填充材料326再填充，如圖 23Α至23F中顯示。圖23Α係中間半導體裝置結構3〇〇L之俯 視圖，圖2 3 B係沿標示A之虛線的中間半導體裝置結構 300L之斷面，圖23C係沿標示B之虛線的中間半導體裝置 結構300L之斷面，圖23D係沿標示c之虛線的中間半導體 裝置結構300L之斷面，圖23E係沿標示D之虛線的中間半 ‘體裝置結構300L之斷面，及圖23F係沿標示E之虛線的中 間半導體裝置結構300L之斷面。第四填充材料326可為先 前描述材料中之一，且可如先前所述沈積、密實及平坦 化。第四填充材料326可平坦化，使得曝露間隔件2〇8之頂 部表面。 可移除間隔件208(連同第四填充材料326之部分），直至 曝露第四遮罩層304之一頂部表面，如圖24A至24]ρ中顯 126716.doc -24- 200832546 示。圖24A係中間半導體裝置結構300M之俯視圖，圖24B 係沿標示A之虛線的中間半導體裝置結構3〇〇M之斷面，圖 24C係沿標示B之虛線的中間半導體裝置結構30〇m之斷 面，圖24D係沿標示C之虛線的中間半導體裝置結構3〇〇M 之斷面，圖24E係沿標示D之虛線的中間半導體裝置結構 300M之斷面，及圖24F係沿標示E之虛線的中間半導體裝 置結構300M之斷面。
中間半導體裝置結構300M(顯示在圖24A至24F)可進行 進一步處理（如此項技術中已知）以產生一 RAD DRAM。剩 餘之處理動作係此項技術中已知，及因此不在此詳盡描 述。尤其是，可移除第四填充材料326的其餘部分，曝露 間隔件208’及第四遮罩層304且曝露第四及第五組溝渠 312、314。間隔件208,及第四遮罩層3〇4可選擇性蝕刻而不 實質上蝕刻圖案層204的曝露部分。在進一步處 間半導體裝置結構可包括一對由圖案層綱开; 及一由圖案層卿成之相鄰、三件組的柱330。第五組溝 渠314中之溝渠可將該對柱328中之各柱328,，與三件组之 柱330中的各柱33〇,分離。該對柱似可藉由第四組溝渠312 中之溝渠與三件組之柱33〇分離。第四及第五組溝渠⑴、 314及柱328，、330,中之溝渠可在中間半導體裝置結構 3_之水平方向中實質上縱向延伸。第四及第五組溝渠 3 、3 14係在圖24A至24F中顯示用第四填充材料似填 充。 ，且閘極在第 隔離區可形成在第四組溝渠312之溝渠中 126716.doc -25- 200832546 五組溝渠314的溝渠中。第六組溝渠324可為字線溝渠。可 由習知技術形心離區及閘極，其係未在此詳述。三件組 之柱330中的各個外部柱33〇，可連接至一電容器上，而内 部、中心柱330’可連接至一數字線或位元線。 雖然本發明可有各種修改及替代形式，特定具體實施例 已藉由舉例之方式顯示在圖式中且已在此詳述。然而，應 瞭解本發明並非意於受限於所揭示的特定形式。相反地， 本發明係涵蓋所有修改、等效物與替代物，而且落入由下 列隨附申請專利範圍所定義之本發明的精神與範疇内。 【圖式簡單說明】 儘管本說明書以特別指出之申請專利範圍來界定且清楚 地聲稱其係視為本發明，但本發明之具體實施例的優點可 在結合附圖閱讀時，自本發明之具體實施例的以下說明中 更易於查明，其中： 圖1及2顯示依據先前技術形成之u形電晶體； 圖3A至11E顯示依據本發明在一中間半導體裝置結構之 一圖案層中形成交錯高度的具體實施例；及 圖12A至24F顯示依據本發明在一中間半導體裝置结構 中之一圖案層中形成交錯高度的具體實施例。 【主要元件符號說明】 100 第一組溝渠 102 第二組溝渠 104 第三組溝渠（或字線） 106 裝置 126716.doc -26- 200832546
108 柱 108， 柱 110 垂直電晶體突出部 114 通道基底片段 116 字線間隔件或字線 200A 中間半導體裝置結構 200B 中間半導體裝置結構 200C 中間半導體裝置結構 200D 中間半導體裝置結構 200E 中間半導體裝置結構 200F 中間半導體裝置結構 200G 中間半導體裝置結構 200H 中間半導體裝置結構 2001 中間半導體裝置結構 202 第一遮罩層 204 圖案層 204， 圖案層的蝕刻部分 204’， 圖案層的未蝕刻部分 206 第一開口 208 間隔件 208f 間隔件 210 第一組溝渠 212 第二組溝渠 214 柱 126716.doc •27- 200832546
214f 第 一 柱 214，， 第 二 柱 216 第 一 填 充材料 218 第 二 遮 罩層 220 第 二 組 溝渠 222 第 三 柱 224 第 二 填 充材料 226 介 電 材料 228 閘極層 300Α 中 間 半 導體 裝 置 結構 300Β 中 間 半 導體 裝 置 結構 300C 中 間 半 導體 裝 置 結構 300D 中 間 半 導體 裝 置 結構 300Ε 中 間 半 導體 裝 置 結構 300F 中 間 半 導體 裝 置 結構 300G 中 間 半 導體 裝 置 結構 300Η 中 間 半 導體 裝 置 結構 3001 中 間 半 導體 裝 置 結構 300J 中 間 半 導體 裝 置 結構 300Κ 中 間 半 導體 裝 置 結構 300L 中 間 半 導體 裝 置 結構 300Μ 中 間 半 導體 裝 置 結構 302 第 二 遮罩層 304 第 四 遮 罩層 126716.doc -28- 200832546 Γ
306 光阻層 308 第二開口 310 第六遮罩層 312 第四組溝渠 314 第五組溝渠 316 第三開口 318 第四開口 320 第三填充材料 322 第六遮罩層 324 第六組溝渠 326 第四填充材料 328 柱 328f 柱 330 柱 330f 柱 126716.doc -29-

Claims (1)

  1. 200832546 十、申請專利範固·· 1. -種在-㈣層巾形成交錯高度的 在-圖案層中蝕刻第—開口； / ’其包含， 形成與該圖案層之飪列 等“ 蝕刻部分相鄰的間隔件，以減小該 寺弟一開口之一寬度； T J发 蝕刻該圖案層以增加該等 如斗 乐開口之一深度；及 在该圖案層中蝕刻第二開口。 2·:請求項1之方法，其中在—圖案層中蝕刻第一開口包 二在該圖案層之曝露部分中形成該等第一開口。 3·如β求項1之方法’其中敍刻該圖案層以增加該等第— 開：之—深度包含：形成該等第一開口以具有一大於該 等第二開口之該深度的深度。 4·如明求項1之方法，其中蝕刻該圖案層以增加該等第一 開口之一深度包含··蝕刻定位在相鄰對之間隔件間的該 圖案層之部分。 5·如請求項1之方法，其中在該圖案層中蝕刻第二開口包 含：形成該等第二開口，而該等第一開口保持實質上未 填充。 6·如請求項1之方法，其中在該圖案層中蝕刻第二開口包 含：在定位於一對間隔件間之該圖案層的部分中形成該 MS Hlf 專弟二開口。 7·如請求項1之方法，其中在一圖案層中蝕刻第一開口及 在该圖案層中蝕刻第二開口包含：使用一單一微影蝕刻 動作形成該等第一開口及該等第二開 126716.doc 200832546 8·如凊求項！之方法，其中形成與該圖案層之蝕刻部分相 鄰的間隔件以減小該等第一開口的—寬度包含：實施兩 個或兩個以上之間隔件蝕刻程序。 9·如請求項1之方法，其進一步包含實質上同時用一介電 材料填充該等第一開口及該等第二開口。 10· —種在一圖案層中形成交錯高度的方法，其包含： 處理一圖案層以形成一中間半導體裝置結構，其包含 該圖案層、-第-遮罩層、及-第二遮罩層，該第 罩層覆蓋S亥第二遮罩層之部分，且該第二遮罩層覆蓋哼 圖案層之部分； 在该第一遮罩層及 口 ’其中在該第一遮罩層中之該至少一第一 弟 開口的寬度 大於該第二遮罩層中之該至少一第一開口的寬； 形成與該第一遮罩層之钱刻部分相鄰的第一間隔件 以減小該第一遮罩層中之該至少一第一開口的該寬度； 形成與該第二遮罩層之蝕刻部分相鄰的第— J乐一間隔件， 以實質上填充該第二遮罩層中之該至少一第_開口. 在該第一遮罩層下方之該圖案層的部分中蝕刻至少一 弟一開口； %加在該圖案層中之該至少一第二開口的該深度；及 在該等第-間隔件與該等第二間隔件間曝露之該圖案 層的部分中蝕刻至少/第三開口。 ” 11·如請求項10之方法，其中處理一圖案層以形成一包含該 圖案層、—第一遮罩層及-第二遮罩層的中間半導 126716.doc -2- 200832546 -由石夕形成之圖案層、—由非晶碳形 及一由多晶矽或氮氧化矽形成之第二 12.如請求項1〇之方法’其中處理一圖案層以形成—包含該 圖案層、一第一遮罩層及—第二遮罩層的中間半導體襞 置結構包含：提供一由碎形成之圖案層、—由氧化石夕形 成之第一遮罩層，及一由多晶矽形成之第二遮罩層。
    13·如請求項10之方法，其中形成與該第一遮罩層之蝕刻部 分相鄰之第一間隔件以減小該第一遮罩層中之該至少一 第一開口的該寬度包含：形成與該第一遮罩層之蝕刻部 分相鄰及在該第二遮罩層的部分上之該等第一間隔件。 14·如請求項10之方法，其中形成與該第二遮罩層之蝕刻部 分相鄰的第二間隔件以實質上填充該第二遮罩層中之該 至少一第一開口包含：形成與該第二遮罩層之蝕刻部分 相鄰及在該圖案層的部分上之該等第二間隔件。
    置結構包含：提供 成之弟一遮罩層， 遮罩層。 15.如請求項1〇之方法，其中增加該至少一第二開口之該深 度及在該等第一間隔件與該等第二間隔件間曝露之該圖 案層的部分中蝕刻至少一第三開口包含：在該圖案層中 形成一第一組溝渠及一第二組溝渠。 16 ·如睛求項15之方法，其中在該圖案層中形成一第一組溝 渠及一第二組溝渠包含：形成具有不同深度的該第一組 溝渠及該第二組溝渠。 17· —種中間半導體裝置結構，其包含： 一圖案層，其包含具有一第一深度的至少一第一溝渠 126716.doc 200832546 及具有-第二深度的至少一第二溝渠，其中該至少一第 二溝渠及該至少-第二溝渠係實質上未填充，且該第— 深度及該第二深度係不同。 18 19. 20. 21. .如請求項17之中間半導體裝置結構，其中該至少一第一 溝渠係比該至少一第二溝渠更深。 如請求項17之中間半導體裝置結構，其中該第一深度範 圍從軸A至約3500A，且該第二深度範圍從約5〇〇入 至約1500A。 如請求項17之中間半導體裝置結構，其進一步包含間隔 件該等間隔件覆蓋由該至少一第一溝渠或該至少一第 一溝渠定義的柱。 -種中間半導體裝置結構，其包含 一圖案層，其包含蝕刻部分及未蝕刻部分，其中該圖 案層之該等蝕刻部分的側壁係實質上接觸間隔件。 126716.doc
TW096143242A 2006-11-15 2007-11-15 Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures TW200832546A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/599,914 US20080113483A1 (en) 2006-11-15 2006-11-15 Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures

Publications (1)

Publication Number Publication Date
TW200832546A true TW200832546A (en) 2008-08-01

Family

ID=39167447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096143242A TW200832546A (en) 2006-11-15 2007-11-15 Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures

Country Status (7)

Country Link
US (1) US20080113483A1 (zh)
EP (1) EP2080218A1 (zh)
JP (1) JP2010510667A (zh)
KR (1) KR20090085642A (zh)
CN (1) CN101536160A (zh)
TW (1) TW200832546A (zh)
WO (1) WO2008061031A1 (zh)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US8852851B2 (en) 2006-07-10 2014-10-07 Micron Technology, Inc. Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) * 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
US8018070B2 (en) * 2007-04-20 2011-09-13 Qimonda Ag Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
KR100861169B1 (ko) * 2007-07-27 2008-09-30 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7989307B2 (en) 2008-05-05 2011-08-02 Micron Technology, Inc. Methods of forming isolated active areas, trenches, and conductive lines in semiconductor structures and semiconductor structures including the same
US10151981B2 (en) 2008-05-22 2018-12-11 Micron Technology, Inc. Methods of forming structures supported by semiconductor substrates
JP2009295785A (ja) * 2008-06-05 2009-12-17 Toshiba Corp 半導体装置の製造方法
US8273634B2 (en) * 2008-12-04 2012-09-25 Micron Technology, Inc. Methods of fabricating substrates
US8247302B2 (en) * 2008-12-04 2012-08-21 Micron Technology, Inc. Methods of fabricating substrates
US8796155B2 (en) 2008-12-04 2014-08-05 Micron Technology, Inc. Methods of fabricating substrates
US8268543B2 (en) * 2009-03-23 2012-09-18 Micron Technology, Inc. Methods of forming patterns on substrates
US9330934B2 (en) 2009-05-18 2016-05-03 Micron Technology, Inc. Methods of forming patterns on substrates
US20100317194A1 (en) * 2009-06-12 2010-12-16 Nanya Technology Corporation Method for fabricating opening
US20110129991A1 (en) * 2009-12-02 2011-06-02 Kyle Armstrong Methods Of Patterning Materials, And Methods Of Forming Memory Cells
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8039340B2 (en) 2010-03-09 2011-10-18 Micron Technology, Inc. Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8455341B2 (en) 2010-09-02 2013-06-04 Micron Technology, Inc. Methods of forming features of integrated circuitry
FR2963477A1 (fr) * 2010-11-30 2012-02-03 Commissariat Energie Atomique Procédé de réalisation amélioré d'un motif a partir du transfert par espaceurs latéraux
US20120175745A1 (en) * 2011-01-06 2012-07-12 Nanya Technology Corporation Methods for fabricating semiconductor devices and semiconductor devices using the same
US8178418B1 (en) * 2011-04-25 2012-05-15 Nanya Technology Corporation Method for fabricating intra-device isolation structure
US8575032B2 (en) 2011-05-05 2013-11-05 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9385132B2 (en) 2011-08-25 2016-07-05 Micron Technology, Inc. Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
CN103050382B (zh) * 2011-10-17 2015-04-29 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US9177794B2 (en) 2012-01-13 2015-11-03 Micron Technology, Inc. Methods of patterning substrates
US8629048B1 (en) 2012-07-06 2014-01-14 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8999852B2 (en) 2012-12-12 2015-04-07 Micron Technology, Inc. Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
US8889559B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8889558B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8937018B2 (en) * 2013-03-06 2015-01-20 Micron Technology, Inc. Methods of forming a pattern on a substrate
CN104078329B (zh) * 2013-03-28 2019-05-28 中芯国际集成电路制造(上海)有限公司 自对准多重图形的形成方法
US9005463B2 (en) 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening
US9564342B2 (en) * 2014-09-26 2017-02-07 Tokyo Electron Limited Method for controlling etching in pitch doubling
TWI704647B (zh) * 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程
KR102398664B1 (ko) * 2016-01-26 2022-05-16 삼성전자주식회사 반도체 소자의 제조 방법
US10411017B2 (en) 2017-08-31 2019-09-10 Micron Technology, Inc. Multi-component conductive structures for semiconductor devices
US10607999B2 (en) * 2017-11-03 2020-03-31 Varian Semiconductor Equipment Associates, Inc. Techniques and structure for forming dynamic random access device
CN113488430B (zh) * 2018-04-03 2023-04-25 长鑫存储技术有限公司 一种自对准沟槽的形成方法
CN110896075B (zh) * 2018-09-13 2022-02-08 长鑫存储技术有限公司 集成电路存储器及其制备方法
CN110707004B (zh) * 2018-10-11 2022-02-18 联华电子股份有限公司 半导体装置及其形成方法
CN113169170B (zh) * 2018-12-04 2024-08-13 日升存储公司 用于形成多层水平nor型薄膜存储器串的方法
JP7425069B2 (ja) 2019-01-30 2024-01-30 サンライズ メモリー コーポレイション 基板接合を用いた高帯域幅・大容量メモリ組み込み型電子デバイス
CN112802746B (zh) * 2019-10-28 2022-03-08 长鑫存储技术有限公司 沟槽结构及其形成方法
US11875994B2 (en) 2022-01-07 2024-01-16 Nanya Technology Corporation Method for preparing semiconductor device structure with features at different levels
TWI809809B (zh) * 2022-01-07 2023-07-21 南亞科技股份有限公司 具有不同深度特徵之半導體元件結構的製備方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) * 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
TW243541B (zh) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
KR0132859B1 (ko) * 1993-11-24 1998-04-16 김광호 반도체장치의 커패시터 제조방법
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US5712202A (en) * 1995-12-27 1998-01-27 Vanguard International Semiconductor Corporation Method for fabricating a multiple walled crown capacitor of a semiconductor device
US6395613B1 (en) * 2000-08-30 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts
US6033966A (en) * 1998-11-09 2000-03-07 Worldwide Seminconductor Manufacturing Corporation Method for making an 8-shaped storage node DRAM cell
US6294423B1 (en) * 2000-11-21 2001-09-25 Infineon Technologies North America Corp. Method for forming and filling isolation trenches
US6887627B2 (en) * 2002-04-26 2005-05-03 Macronix International Co., Ltd. Method of fabricating phase shift mask
US6828240B2 (en) * 2002-08-02 2004-12-07 Advanced Micro Devices, Inc. Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7354812B2 (en) * 2004-09-01 2008-04-08 Micron Technology, Inc. Multiple-depth STI trenches in integrated circuit fabrication
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7344942B2 (en) * 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7795149B2 (en) * 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication

Also Published As

Publication number Publication date
KR20090085642A (ko) 2009-08-07
EP2080218A1 (en) 2009-07-22
WO2008061031B1 (en) 2008-07-03
JP2010510667A (ja) 2010-04-02
CN101536160A (zh) 2009-09-16
WO2008061031A1 (en) 2008-05-22
US20080113483A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
TW200832546A (en) Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
TWI299526B (en) Methods for forming arrays of small, closely spaced features
CN103545193B (zh) 用双重间隔物图案化技术形成半导体器件精细图案的方法
TWI278020B (en) Method for integrated circuit fabrication using pitch multiplication
TWI545622B (zh) 藉由交叉多重圖案化層以增加圖案密度的方法
TWI302635B (en) Partially formed integrated circuit and method of integrated circuit fabrication and forming an integrated circuit
TWI426344B (zh) 形成硬遮罩之方法以及利用其形成半導體裝置細微圖案之方法
CN102082081B (zh) 形成半导体器件的精细图案的方法
TWI356446B (en) Methods to reduce the critical dimension of semico
TWI508221B (zh) 自對準溝槽之形成方法
KR101073073B1 (ko) 수직게이트를 구비한 반도체장치 및 그 제조 방법
TW201830521A (zh) 在金屬線之陣列之心軸及非心軸線中形成自對準切口的設備及方法
WO2017087066A1 (en) Methods of forming etch masks for sub-resolution substrate patterning
JP2005085996A (ja) 半導体装置及びその製造方法
JP2010080942A (ja) 半導体装置の製造方法
TW200820323A (en) Method for forming fine patterns of a semiconductor device using double patterning
KR20150101398A (ko) 기판 내 반도체 장치의 핀 구조체 제조방법
CN112750760A (zh) 自对准双图案化
US7977204B2 (en) Method of forming a fine pattern of a semiconductor device using a double patterning technique
JP2015109469A (ja) 半導体素子
TWI373828B (en) Flash memory cell with a flare gate
US8114778B2 (en) Method of forming minute patterns in semiconductor device using double patterning
TWI360220B (en) Semiconductor device with increased channel area a
JP2004119905A (ja) ポリシリコンエッチング方法
US10978335B2 (en) Method for producing a gate cut structure on an array of semiconductor fins