TW200824298A - Pipelined analog-to-digital converter and method of analog-to-digital conversion - Google Patents
Pipelined analog-to-digital converter and method of analog-to-digital conversion Download PDFInfo
- Publication number
- TW200824298A TW200824298A TW096126327A TW96126327A TW200824298A TW 200824298 A TW200824298 A TW 200824298A TW 096126327 A TW096126327 A TW 096126327A TW 96126327 A TW96126327 A TW 96126327A TW 200824298 A TW200824298 A TW 200824298A
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- capacitor
- input
- voltage
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
- H03M1/167—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages all stages comprising simultaneous converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
200824298 ------- 九、發明說明: 提出主張於2006年7月19號向韓國智慧財產局 專利利申請案第2嶋7333號的優先權’該 t 明木所揭露之内容已完整結合於本說明書中。 【發明所屬之技術領域】 本發明是有關於一種類比轉數位變換器,特別 於種官線式類比轉數位變換器以及類比轉數位變換方 法。 、 【先前技術】 一般而言,管線式類比轉數位變換器(anal〇g_t〇_digitai _嫩,ADC)為一多級量化器(麵出令叫猶⑹), 其中多個類比轉數位變換II相互級㈣合,且每個類比轉 數位變換器都具有相對較低的解析度以及相同或相似的結 構。 ☆圖1為習知之管線式類比轉數位變換器之方塊圖。請 麥考圖1,習知之管線式類比轉數位變換器100包括STG1 至STGn多個階段,而每一階段STGi包括一取樣保持 (sample-and hold,S/Η)電路110、一類比轉數位變換器 120、一數位轉類比變換器(digital_t〇 anak)g c〇nverter, D AC ) 13 0、一 減法斋(subtractor) 140、一餘數放大器(residue amplifier) 150以及一參考電壓驅動器2〇〇。取樣保持電路 110將一類比輸入訊號取樣。類比轉數位變換器12()將此 類比輸入訊號轉換為低解析度的數位碼(digiialcode)。數 位轉類比變換器130以及減法器140獲取類比輸入訊號與 5 200824298 換器i2G之數位碼的類比訊號之間的 差值。餘數放大器15〇具有2则的增 階段的解減,錢-料1/2,詩修正偏; 轉數位變鮮所產生的錯誤,—般被稱為數鋒正邏輯 (digital correction logic,DCL)電路。 、其中包括有取樣保持電路110、數位轉類比變換器i3〇
Hi數放大器15G的—個方塊被稱為倍乘式數位轉類比 雙換益(nmltlplyingDAC,MDAC) 16〇。倍乘式數位轉類 比變換器為管線式類比紐㈣換$巾的—個重要組成部 分0 —本電路需要一精確的參考電壓來驅動每一階段中的 電容器,贿縣錄輯類比變㈣16Q與齡轉數位 變換器120能夠精確地運作。可藉由一全迴授緩衝器 (unity-feedback buffer)來獲得精確的參考電壓。 圖2之電路圖繪不了藉由全迴授緩衝器來獲取精確的 參考電壓的一參考電壓驅動器200。 請參考圖2,參考電壓驅動器2〇〇包括多個全迴授緩 衝器2n、213、215與多個金屬氧化半導體(metal_〇xide semiconductor,M0S)放大器 221、223、225 與多個電阻 器幻、R2、R3以及多個電容器CdcpI。參考電壓驅動器2〇〇 藉由電容器Cdcp]與外部相連,其用於阻止參考電壓的波動, 從而能夠提供一個穩定的參考電壓。 簽考電壓的穩定性直接影響管線式類比轉數位變換 器100的性能,因此要求參考電壓在每一個類比轉數位轉 6 200824298 換购中能夠被恢復。由於要求驅動能力必須足夠高,以 授緩衝器2U、213與215的帶寬__妣)必須 足夠多,因此參考電壓号 、 消耗大量的功率。此外的空間以及 需要被修正時,而來考電^ 被修正或在外部被修⑽的參考電壓卻不能 不使用外部控制器時,對2 使用全動態範圍而 有某些限制。 #十於茶考驅動器200的使用會 【發明内容】 呈現的各麵河絲料除先前技術中所 換器可㈣-舰轉數位變 本之#^相提供了—種 二壓可從管線式類比轉數位變換器之電 器'、一第一交換式電容電路以及!一放大 ΐ-或第二交換式電容電路各包括具電路。 :容器;具有第一電容的-第-電容器’且=的:迴授 =接於迴授電容器之共用端與差動輪入:Π谷; —共用端,·具有第二電容的一第 』飞之:的一第 „接於迴授電容器之共用端與“輪容 弟二共用端;以及多個開關。第-電容值為 7 200824298 容;第二電容值為(1-Χ)乘以單位電容,此产 於0而小於1的實數。於第一時 处,、、、大 將夂雷相時,這些多個開關 將各包“的輸入為連接至一類比差動輪 差動輸入端連接至一共模電壓。第— & 守 開關將共模電壓與絲相糾’這些 器的輸入端連接至差動輸出3連接_,並將迴授電容 :一輸ί:連接 、第二與第三參考電壓之-,且將 第二電容_第二輸人端連接至第二表考, 在某些實施财,可從電源(p_ = 生第-、第二與第三參考電壓 土產 、広+碎· μ . ^ ^ ^ 參亏電壓可對應於電 源以,$二务考電壓可對應於接地 ,可為j-參考電壓與第二參考電壓之 對,第洲壓。放大器的差動輸出可於第二; 脈相位時相互連接。 ^
根據本發明之另-觀點,快閃式類比轉數位變換 括-比較器,而比較器包_接於接地電壓的」= 端,以及輕接於比較器之第二輪入端的—f S 電路純:第-取樣電容器,其具有耦接於比較器之= 幸則入為的第一共用端,一第二取樣 哭故目 t卜座六哭夕釜_於A #山ϊ、; X; 4 Λ ,包谷口口,其具有痛接於 比較之弟—輸入輪以及耦接於第一取樣電容器 ^端^第二共用端,·以及多個開關,用於在 儲 訊號與-參考電韻行比較—類比輸入 在某些實施例中,上述多個開關可將電源電屋連接於 8 200824298 第-取樣電容器之第—輪 取樣電容器之第二輸入端,3將接地電壓連接於第二 二輸入端相互連接而將電源=#由將比較器之第一和第 這些多個開關可藉由將類比二垄連接至第一取樣電容器。 器之第一輪入端與第二取樣旒連接至第—取樣電容 輸入訊號與參考電壓進行=二,器之第二輸入端而將類比 在某些實施例中,當第一而# 電容之電容值,且第二取樣電办=器具有A乘以單位 電容值時,參考電壓呈有乘以單位電容之 源電壓之雷壓A壓準位可為a/(a+b)乘以電 +徂此處,A與β為正實數。 有多纽艮2發明之另—觀點’管線式類比轉數位變換哭且 包括—取樣保持電路、—快閃式 路ri 及—數位轉類比變換器。取樣保持電 =3比輪人訊號轉換為數位訊號。快閃式類比轉數位變 變:應於類比輪入訊號的一數位位元。數位轉類比 換的將數位訊號轉換為類比訊號,且將一餘數訊號玫 ^而该餘數訊號為所輸入的類比訊號與所轉換的類比訊 f之差,且可作為下_階段的類比輪入訊號。數位轉類比 、欠換态包括一放大器、一第一交換式電容電路、—第二交 才f式私谷電路。第一與第二交換式電容電路分別包括具有 f位電容值的一迴授電容器;具有第一電容的一第一電容 态]此第一電容器包括耦接於迴授電容器之共用端與耦^ 於差動輪入端之一的一第一共用端’·具有第二電容的一第 9 200824298 Μ ν 一^電谷器,此第二電交 與差動輪人端之1 — 赫於迴授電容器之共用端 電容為X乘以單位電二一:、用端;以及多個開關。第- 容。此處X為二1 二電㈣(1_Χ)乘以單位電 、〇 14小於1的實數。於裳一 R士 上
:,這f個開關將各電容器的輸入端連接 ::::以ΐ將差動輪入端連接至-共模電壓。於第二 二二:Ϊ些開關將共模電壓與差動輸入端的連接斷 ==!容,入端連接於差動輸出端之= 二昂包奋裔的弗一輸入端連接於第一、第二與第三來
St—,且將第二電容器的第二輸人端連接於第 在某些實施例中,管線式類比轉數位變換器可更 -數位修正邏輯電路,用於修正每__階段巾所輸出的數位 位元的錯誤。 根據本每明之另一觀點,一種類比轉數位變換方法包 括:接收一類比輸入訊號;將此類比輸入訊號儲存至多個 =電容器中,而子電容器包括一迴授電容器、一第一電容 器與一第二電容器;偵測對應於類比輸入訊號的一數位位 兀,將數位訊號轉換為一類比訊號;將所輸入的類比訊說 與所轉換的類比訊號之差值放大。迴授電容器具有單位電 容值,第一電容器具有X乘以單位電容的電容值,且第二 電容器具有(1-Χ)乘以單位電容的電容值。此處,χ為〜 大於0且小於1的實數。 在某些實施例中,數位位元的偵測包括從電源電壓輿 10 200824298 接地電壓中取樣出參考電壓,以 類比輸入訊號進行比較。 的麥考包堡與 由於所需要的參考電壓可由 換為、官線式類比轉數位變換 ^ = 可降低晶片尺寸與功率消耗。叫數位的變換方法 【實施方式】 本發明將充分、纟士人龄养糸 述。本發明可以有多=u之圖不進行詳細描 較佳實施例。然而本==限於本文所提及之 底㈣千仏一城純枝例㈣充分和徹 所屬能 元件。 衣 圖不中相同的標號代表相同的 應當瞭解的是,盡管“第一,,、‘ 一,,斤 來描述不同元件,但這些元件 ^ =術語會用 述。這些術語只是用於區八 '"疋:只用廷些術語描 為第二元件、第二:件。例如,第一元件可描述 發明的範圍件而並不會脫離本 多個相關所列項目的紐合。s匕括任何和所有-個或 元件,也可能是藉由連接或麵合另一個 及-個元件“直接連,輕5,相對的是,當提 候’意味著不會出現中間;。其他 200824298 亦用同樣的方式解釋(例 “ 直接 名之間” · ‘H,; 在··之間,’相對於
在」 相對於‘‘直接相鄰D 本文提及的術語只為描.每/ 、) $限定本發明。如此處用的單數之目H非用 所述除非行文中明確指屮, 種及 要進-步瞭解的是,本文所使用的、括複數需 用以描述所述特徵、整數、+ /括、包含是 存在’但並不排除其他—個' 70件與/或組件的 作、元件與/或,群組的存在或特徵、整數、步驟、操 學術語)對於卜::發有的術語(包括技術和科 有相同的含義。需要有普通技藝的人都具 那些在通財典巾定義 ^除_確的定義, 下文及相關技術領域—敌中的解釋嫌^ 式解釋。 久_非用理想化或過於正式的方 電源電壓與參考電壓之間的關係。 vCMi^ V 5' I,比轉數位變換器的參考雜例如Vrt、 imtrlT Vss^f^tr, VDD〇 的平均二。^ 為南參考電壓VRT與低參考電壓Vrb 動^中八^考電壓Vrt與低參考電壓V^B在一般的差 稱地㈣於正輸人端與負輸人端。差動參 之間的比率X可用下為二^^^
Vref - yRT . Vrb = X(Vdd.Vss) (等式 j ) 12 200824298 圖4繪示為從電源電壓中 請參考圖4,具有單位電容m壓的方法。 為具有電容值XC的第一★六M & $早位電容器被分割 第二電容器。藉由在倍乘=轉=TX) C的 與工,參=第一 之-實施例的不使用參考電壓產; :嚇位時各開關連接狀況的電路圖。 5C為t %脈相位時各開關連接狀況的電路圖。 為在弟- 在圖5A、圖5B與圖5C中,假設電源電壓 電i:ss為0伏特,高參考電壓&… ί 低h電壓VRB為0.3伏特,則根據等式i,差 動苓考電壓VREF為〇·6伏特,且χ為L5。 請參考圖5A,根據本發明之_實施_ 15位元倍乘 敍位轉類比變換器包括_差動放大器㈣、一第一 父,式電容電路320以及-第二交換式電容電路33〇。第 父換式電容電路320耦接於差動放大器31〇的正輸入 糕。第一父換式電容電路330耦接於差動放大器31〇的負 輪入。第一與第二開關電路分別包括具有單位電容C的 迴授電容器321與331、第一電容器323與333以及第二 電容器325與335。第一電容器323與333分別具有電容 值XC,且第二電容器325與335分別具有電容值(i-x)c。 因此’第一電容器323與333以及第二電容器325與335 13 200824298 分別具有C/2的電容值,因為x的值根據等式i為1/2。 第一交換式電容電路320包括多個開關322、324、326與 328 °第二交換式電容電路330包括多個開關332、334、 336與338。第一與第二交換式電容電路32〇與33〇可更包 括多個附加開關341、342、343、345、346與347。 所有開關的斷開與導通都是藉由第一開關控制訊號 Φ1與第二開關控制訊號Φ2來控制。開關324、326、328、
334、336、338、343、346與347在第一時脈相位時(輸 入取樣期間)受Φ1控制而導通。開關322、34卜342、332、 344與345在第二時脈相位時(餘數放大期間)受φ2控制 而導通。 圖5Β與圖5C的電路圖繪示為各開關分別響應第一開 關=d訊號Φ1與第二開關控制訊號φ 2而選擇性地導通的 狀態。 d =考圖5B,電容器32卜323與325的下極板輕接 板夢由!!入訊號Vm+ ’且電容器331、323與325的上極 ,糟由開關控制誠Φ1的控制而輕接於一共模電壓 vr It益333與335的下極板輕接於一負輸入訊號 :Φ;;咖333與335的上極板藉由第-開關控制訊 接於共模铸%。差動放大器训的 輪出糕與負輸出端相互耦接。 + 1 =中而負輸入訊號*則會儲存於電容_^ 14
200824298 淑茶考圖5C,在第二時脈相位時,電容哭 3^ 23 Vin+^^;, ;21^3 ㈣乂與325的下極板與負輸入訊號Vin-的連接斷門°。 叫在弟二時脈相位 =接關。 分職接於差動放^ 21與331的下極板 二時脈相位時,第出端與正輪出端。在第 壓、接地電壓減模=壓^ 〃 3)3分別輕接於電源電 時,第二㉔哭:昼VCM之一。同時在第二時脈相位 因此,在門(^3°5之下極油接於純電壓V⑽。 於正輸入訊二'::产—時脈相位時)所儲存的對應 =即fr_目位時)被傳輸至迴授電=3
二號電率:而分割的電容器内的輸 」貝現麥巧電壓的分配。且由於沒 率消耗,所以可實現低功率消耗的目的。 U .第-時脈訊號可對應於時脈訊制活躍期間⑽π period) ’而第二時脈訊號可對應於時脈訊號的非活躍期 (―period)。又或者是第—時脈訊號可對應於時脈^ 號的非活躍期間,而第二時脈訊號可對應於時脈訊號的活 躍期間。 圖6Α繪示為根據本發明之一實施例的使用單端模式 (single-ended mode)之電源電壓分配器之快閃式類比轉 位變換器的電路圖。 ▲圖6B與圖6C分別繪示為當圖6八之快閃式類比轉數 位變換器將參考電壓取樣,以及將參考tJf與輪入電壓比 15 200824298 較時的快閃式類比轉數位變換器的電路圖。 请麥考圖6A,根據本發明之實施例,使用電源電壓 分配器的快閃式類比轉數位變換器4〇〇包括比較器41〇與 =谷宅路420。比幸父器410包括正輸入端、輕接於接地電 壓的負輸入端以及輸出端。電容電路420耦接於比較器410 ,正輸入端。且電容電路420包括第一取樣電容器421與 第二取樣電容器423。第一取樣電容器421的上極板耦接 • 於比較态410的正輸入端,且第一取樣電容器421的下極 板耦接於開關431。第二取樣電容器423的上極板耦接於 比較器410的正輸入端,且第二取樣電容器423的下極板 耦接於開關433、435與437。開關435將第一取樣電容器 421的下極板與第二取樣電容器423的下極板相連。開關 439將比較器410的正輸入端與負輸入端相連。 圖6B繪示為當開關431、437與439導通時,圖6a 的快閃式類比轉數位變換器利用電源電壓Vd〇將參考電壓 馨 Vss取樣的電路圖。 圖6C繪示為在開關433與435導通時,圖6A的快 閃式類比轉數位變換器將輸入電壓vIN與參考電壓Vss進 行比車父的電路圖。當弟一取樣電容器421具有電容值anc • (A與N為自然數,C為單位電容)時,且第二取樣電容 益423具有電容值(A(M-N)+BM)C (其中b與Μ為自然 數)時,則比較器410之正輸入端的電壓為νΙΝ —α/(α + Β) χ Ν / Μ χ VDD。比較器410藉由將接地電壓(〇)與電 壓VIN - A / (A + B) X N/M X VDD進行比較而輸出〇或1〇 16 200824298 對於管線式舰轉數位 變換器會在取樣相位完成前便輪幻或Q。圖^ j數位 類比轉數位變㈣亦可應用於差動模式中,例如_ ^閃式 =快閃式類比轉數位變換器的應用。下文中將就此之^ 圖7之電路圖繪示為利用電阻器陣列分配 電壓VDD中產生的參考電壓。 器而從電 源
請參考圖7,由於已知參考電壓與電源電壓 卞,因此電源電壓可被分割為一參考電壓區域父厌與兩個 額外電壓區域(1-X) R/2。然後,類比轉數位變換器的^ 考電壓可藉由平均分割參考電壓區域XR而獲得。具有二 ,電阻值的多個電阻器XRd在高參考電壓Vrt與低參考電 壓VRB之間串接。比較器451根據輸入電壓νίΝ與節點奶 的電壓之間的比較結果而輸出1或〇。比較器453根據輪 入黾壓VIN與卽點Ν2的電壓之間的比較結構而輸出1或 0。比較器455根據輸入電壓ViN與節點N3的電壓之間的 比較結構而輸出1或0。在這種情況下,額外電壓區域與 電源電壓的差值以及額外電壓區域與接地電壓的差值可^ 不相同,因為參考電壓的中心點可隨著輸入/輸出(1/〇) 共模電壓的改變而變化。 圖8A與圖8B繪示為差動模式之ι·5位元快閃式類比 轉數位變換器之電路圖。 ' ^在差動模式下’圖8Α與圖83的丨.5位元快閃式類比 轉數位變換器在分別具有如圖6Β與圖6C—樣條件的情況 ]7 200824298 斟功能。在圖8八與圖纽中,入對應於卜而3 =應=3。此外,χ對胁〇 5,且_對應於μ。因此, .:對!:1,而Μ對應於2。從而L5位元快閃式類 •數錄換器之功能的實現可如圖8A與圖8B所示。、锊 換哭f二、m用電容分配器的倍乘式數位轉類比變 == 之倍乘式數位轉類比變換器例如可 應用於圖11的管線式類比轉數位變換器中。 了 • *圖,與圖9C分別繪示為在圖9A之倍乘式數位轉類 比變換态的取樣期間與餘數放大至 / ”、 冰夫去R ^ 間各關的導通狀態。 ❸考圖9A,根據本發明之—實施 轉類比變換器·包括—放大器51Q、—第—== 電路=以及一第二交贼電容電路55〇。 电合 第一父換式電容電路53〇包括具有單位 授電容器切以及多個子電容器533、幻5、537 =的迴 第-子電容器533與537具有電容值xc。第、= 535與,具有電容值(1_x)c。其中乂為“2容器 1的正實數。第-交換式電容電路53〇包括 ' ’、於 548 與 549。 開關 546、 第二交換式電容電路550包括具有單位電& 授電容器551以及多個子電容器553、555、μ? έ C的迴 第一子電容器553與557具有電容值xc。箄一 /、。559。 .555與559具有電容值(1_X)C。第二交換式電容器 包括多個開關566、568與569。第一與第二々谷_电路550 路530與550還可包括多個開關57〇、571輿^^式包谷電 18 200824298 如圖9B所示,開關532、534、536、538盥540在第 -時脈相位時導通,因此在第—時脈相位時,第 號Vm+會儲存於電容器531、533、535、537盥$二。 ,關552、554、556、55S與通於第—時脈相位°時導通: 二相位時,第二輸入訊號%會儲存於電容 ::士 、553、555、557 與 559 之中。開關 571 與 572 於第 重==通。開關570於第一時脈相位時導通,以 重置放大态510的輸出結果。 及開 35^’ 532 ' 534 ' 536 ' 538 與54〇’以 汗如 3、556、558與560在第二時脈相位時斷門。 :’ ^關571與572在第二時脈相位時處於斷開狀二 二迴授電容器531與551的下極議 第與卿於共咖'W vss鼓模Γ第/、之福接於電源電壓I、接地電壓 容^^ 接於共模電壓vn第-子電 557耦接於電源麵vDD、接地電壓s =VCM之-。因此,於第二時脈相位時,第一;電; :ζ35、539、555與559將所儲存的對應於輪人鮮1+ _實施操作而減去對應於51 °從而放大器 變換器準位。 DD SS)的個數位轉類比 回A、、日不4理想的倍乘式數位轉類比變換器之 29 200824298 輸入/輸出特性。圖10B繪示為根據本發明之一實施例的圖 5A與圖8A、圖8B之倍乘式數位轉類比變換器的輸入/輸 出特性。作為舉例,圖10B繪示了第一階段之輸入/輪出特 性0 倍乘式數位轉類比變換為、從一類比輸入訊號中減去 對應於類比轉數位變換器之輸出碼的一類比代表值,且將 i化中殘留的餘數訊號放大,以及將放大後的餘數訊號傳
送至下一階段。下一階段藉由量化餘數訊號而提高了解析 度。 上1參考圖10A,其中的三角形代表管線式類比轉數位 變換器之每一階段所包括的低解析度快閃式類比轉數位變 ,器之比較器的參考電壓的位置。快閃式類比轉數位變換 器根據輸入訊號而輸出範圍為〇〇··· 〇〇至u…⑽的數位 碼。溫度計碼(thermometer code)用於選擇倍乘式數位轉類 比變換器之參考電壓。 、 圖10B之模擬圖繪示為根據本發明之一實施例的圖 圖8A、圖8B之倍乘式數位轉類比變換器的輸入墙 ^特性。作為舉例,圖應繪示了第一階段之輸入/輸出特 每励,當管線式類比轉數位變換器之功能的 由電源電壓而不存在或不需要額外的參考電壓驅 特i ^可獲得圖1GA中所繪示的完全理想的輸入/輸出 圖η繪示為根據本發明之一實施例的具有多級結構 20 200824298 的管^式類比轉數位變換器之電路圖。 請參考圖11,根據本發明 媒、,日主 、 匕括夕個階段(多級結 構),且母-階段都包括—取,: 類比轉數位變換哭4〇〇、 絲、路10、一快閃式 哭600以數位轉類比變換器5〇〇、一放大 “位變此具有多級結構的管線式類比 ㈣位文換益可更包括數位 類比轉數位變換⑨可㈣=^路。圖11之快閃式 位變換哭,且^ “镜圖6A之快閃式類比轉數 义換。。,且數位轉類比變換器5〇〇可 位轉類比變換哭。彳ργ立t 4應於圖5A之婁〜 ,式類比轉數位變換器利用 :非:二:: 電壓驅動器,而肸妥去帝降加 私土向非頟外的芩考 哭400 *1㈣考毛4供至快閃式類比轉數位變換 口口 ϋ兵痛比轉數位變換器50〇。 顯比轉數位的變換方法如下: 號。铁抬少夕山你,+ 无接收一類比輛入訊 …、後知此類比輪入訊號儲存至多個六 、古 子電容器包括一迴授電容哭、—繁 /合°。中。化二 盟 Q TO 昂一電各器ik 一第二雷玄: TO’且迴授電容器具有單位電 ^ 一 以單付从不— 电奋值弟—電容器具有X乘 位電容各值’且第二電容器具有(1_x)乘以單 位包备的電谷值,其中X為一大 後,伯、、目il料_狄* " 小於1的實數。然 對應於類比輸人訊號的—數位位元 的類比訊號的差值放Γ輪的類比訊號與所轉換 在應用此方法之-實施例中,數位位 電源電壓與接地電壓中取樣參考電壓。然後 200824298 考電壓與類比輸入訊號進行比較。 如上所述,由於必要的參^電壓是由 本發明之實施例的數位轉類比變換器、快㈤,因此 變換器、管線式類比轉數位變換器以及類^比轉數位 方法的應用可以減少晶片尺寸以及功率消耗二數位之變換 包壓可根據電源電壓而自動地換算,因此日茶考 時,其動態範圍不需要由外部來控制。 包/’'i壓變化
雖然本發明已以較佳實施例揭露如上,铁 當可作些許之更動與潤飾,因此轉= 乾圍當視後附之申請專利範圍所界定者為準。 保〜 【圖式簡單說明】 位變換器的方塊圖。 态以獲取精確的參考電壓 圖。 的習 圖1繪示為習知之類比轉數 圖2繪不為利用全迴授緩衝 知之參考電壓驅動器之電路 圖3繪不為電源電壓與參考電壓之間的關係。 圖4繪示為從電源電壓中產生參考電屙的方去 圖5A、圖5B與圖5C的各電路圖^為根據本發明 之-實施綱不使轉考雜驅—的15位 位轉類比變換器。 。木八要文 圖6A繪不為根據本發明之—實施例的使用單端模式 之電源電壓驅動器之快閃式類比轉數位變換器的電路圖。 圖6B與圖6C分前示為當圖6A之快閃式類比轉數 位變換H將參考電絲樣,以及將參考電壓與輸入電壓比 22 200824298 較時的快閃巧比轉數位變換器的電路圖。 圖7之電路圖繪示為利用電阻器陣 電壓VDD中產生的參考電壓。 配叩而攸電源 圖8A契圖8B緣示為差動模式之^ 轉數位變換器之電路圖。 疋丧閃式類比 圖9A、圖9B I圖9Γ絡一达成m兩 式數位轉献料容分㈣的倍乘 入:出二’示為理想的倍乘式數位轉類比變換器 圖10B繪示為根據本發 每 8A、圖8B之倍乘式數位轉類比變換與圖 圖11繪示為根據本發明之一每二輪出特性。 的管線式類比轉數位變換器之雷^二1、/、有多級結構 【主要元件符號說明】 ^ 刚:習知管線式類比轉數位 ❿ 110、彻:取樣保持電路 … 120 :類比轉數位變換器 1 ·數"ί立轉類比變換器 140、700 :減法器 15Ό :餘數放大器 160(MDAC)、500 :倍乘式數位 換。。 200:參考電壓驅動器 $貝匕欠換态 211、213、215:全迴授緩衝哭 221、223、225 :金屬氧化半i體放大器 23 200824298 以 v/1 W JL Λ 300 : 1.5位元倍乘式數位轉類比變換器 310 :差動放大器 320、530 :第一交換式電容電路 * 321、331、531、551 :迴授電容器 431、 546、 572 : - 322、324、326、328、332、334、336、338、 433、435、437、439、532、534、536、538、540、 548、549、552、554、556、558、560、566、568〜 0 開關 323、333 :第一電容器 325、335 :第二電容器 330、550 :第二交換式電容電路 341〜343、345〜347 :附加開關 400 ·快閃式類比轉數位變換器 410、451〜455 :比較器 420 :電容電路 421 :第一取樣電容器 • 423 :第一取樣電容器 510、600 :放大器 533、537、553、557:第一子電容器、 _ 535、539、555、559:第二子電容器 650 :管線式類比轉數位變換器 ’ C:單位電容值
Cdcpi:電容器 DOUT :輸出資料 24 200824298 N1〜N3 :節點
Rl、R2、R3、461 〜467、XRd :電阻器 STG1〜STGn : 1〜η ^皆段
VcM :共模電壓
Vdd ·電源電壓
Vin :輸入電壓
Vin+ :正輸入訊號
Vin- ·•負輸入訊號
Vrb ·低蒼考電壓
Vref :參考電壓
Vres :解析度電壓
Vrt ·南蒼考電壓
Vss :接地電壓 XC、(l-X)C、C/2、a、C2、7C :電容值 XR :參考電壓區域 (1-X) R/2 :額外的電壓區域 Φ1 :第一開關控制訊號 Φ2 :第二開關控制訊號 25
Claims (1)
- 200824298 十、申清專利範圍: 1.—種倍乘錢倾觀變鮮,包括: 放大為,所述放大器包括差動输入端與差動輪出 * 端; - 一第一交換式電容電路,耦接於所述差動輪入端的正 輸入端;以及 _ 一第二交換式電容電路,耦接於所述差動輸入端的負 _ 輸入端,每個所述第一與第二交換式電容電路都包括: 具有單位電容的迴授電容器; 具有第一電容值的第一電容器,所述第一電容器 包括禍接於所述迴授電容器之共用端與所述差動輪入端之 一的第一共用端; 具有第二電容值的第二電容器,所述第二電容器 ^括耦接於所述迴授電容器之所述共用端與所述差動輪入 端之一的第二共用端,所述第一電容值為Χ乘以所述單位 包谷,所述第一電容值為(1-Χ)乘以所述單位電容,其 中X為一大於0而小於1的實數;以及 多個開關,於第一時脈相位時,所述多個開關將 所述各電容器的各輸入端連接至一類比差動輸入訊號,以 及將所述差動輸入端連接至一共模電壓;且於第二時脈相 • 位時,所述多個開關將所述共模電壓與所述差動輸入端的 _ 連接斷開,並將所述迴授電容器的輸入端連接至所述差動 ,出端之-,以及將所述第-電容器的第—輸人端連接至 第-、第二與第三參考電壓之-,且將所述第二電容器的 26 200824298 厶 Jl/UUJJil 第二輸入端運搔主所迷第二參考電壓。 2. 如申請專利範11第丨韻叙倍乘式數位轉類比 變換器’其中所述第-、所述第二與所述第 壓從 電源中產生。 1¾ « 3. 如申請專利範圍第2項所述之倍乘式數位轉類比變 換益,射所述第—參考電壓對應於電源電壓,所述第二 參考電壓對應於接地電壓, _ 一 所述第二參考電壓與所述第電㈣範圍在 4. 如申請專利範圍第3項所述之俨乘 換器,電壓對應於糊二;=^ 差動輸出相互連接。、 g所处放大器的各所述 6· -種,閃式類比轉數位變換器,包括: 入端:Γ ’她㈣包軸嶋電壓的第-輪 述電;電電=:編所述比較器的第二輪入— 述第二二:具有輕接於所述比較器之所 一第二取樣電容器,具 4 :第二輸入端以及輕接於所述第電:,比較器之所 共用端的第二共用端;以及 7、包奋态之所述第 電容 多個開關’在電源電壓儲存至所述第一取樣 27 200824298 器之後,所述多個開關實施開關操作,以將一類比輸入訊 號與一參考電壓進行比較。 7·如申請專利範圍第6項所述之快閃式類比轉數位變 - 換器,其中所述多個開關將所述電源電壓連接至所述第一 • 取樣電容器的第一輸入端,將所述接地電壓連接至所述第 一取木路的弟二輸入端’且藉由將所述比較器的所述第 /與所述弟一輪入端相互連接而將所述電源電壓連接至所 述第一取樣電容器。 馨 8.如申請專利範圍第7項所述之快閃式類比轉數位變 換器,其中所述多個開關藉由將所述類比輸入訊號連接至 所述第一取樣電容器的所述第一輸入端以及所述第二取樣 遠谷抑的所述弟_輸入端,而將所述類比輸入訊號與所述 參考電壓進行比較。 如申請專利範圍第8項所述之快閃式類比轉數位變 換器,其中當所述第一取樣電容器具有八乘以單位電容的 電容,,且所述第二取樣電容器具有B乘以所述單位電容 的電容值時,所述參考電壓的電壓準位為A/(A+B)乘以所 述電源電壓,其中八與6為正實數。 一種具有多級結構的管線式類比轉數位變換器, 戶斤述f線式類比轉數位變換器包括: ^ . 口开^成所述多級結構的階段,每_所述階段包括: _ 一取樣保持電路,用於將類比輪入訊號轉換為數 供訊現; 一快閃式類比轉數位變換器,用於偵測對應於所 28 200824298 述類比輸入訊號的數位位元;以及 一數位轉類比變換器,用於將所述數位訊號轉換 為類比訊號以及將餘數訊號放大,而所述餘數訊號為所輪 入的類比訊號與所轉換的類比訊號之差,且所述餘數訊號 可作為下,所述數位轉類比變換器 包括: 放大益’所述放大器包括差動輸入端血差 動輸出端; ^ 第一父換式電容電路,耦接於所述差動輸 入端的正輸入端;以及 山 一第二交換式電容電路,耦接於所述差動輸 ,的負知人^ ’每個所述第_或所述第二交換式電容電 具有單位電容值的迴授電容器; 弟一電谷裔包括輕 於所述差動輪入端一具有第一電容值的第一電容器,所述 接於所述迴授電容器之共用端以及耦接 之一的第一共用端; 第二電容器包括— Μ㈣弟二電容器,所述 耦接於所述差動述迴授電容器之所述共用端以及 電定佶失X悉、輪 的第二共用端,其中所述第〆 f 、/"以所述單位電容,所述第二電容值為 乘以所料位電容,且Μ大於㈣小於以及 個開關將所述各電脈相位時,戶斤— 谷叩的各輪入端連接至一類比差動输入 29 200824298 訊號’以及將所述差動輸入端連接至一共模電壓;且於第 ,時脈相位時,所述多個開關將所述共模電壓與所述差動 輸入端的連接斷開,並將所述迴授電容器的輸入端連接至 所述差動輪出端之一,以及將所述第一電容器的第一輸入 鳊連接至第一、第二與第三參考電壓之一,且將所述第二 電容器的第二輪入端連接至所述第二參考電壓。 π·如申請專利範圍第10項所述之具有多級結構的管 ,式類比轉數位變換器,其中所述第一、所述第二與所述 第三參考電壓從電源中產生。 12·如申請專利範圍第^項所述之具有多級結構的管 線式顯比轉數位變換器,其中所述第一參考電壓對應於電 源電壓’所述第二參考電壓對應於接地電壓,且所述第三 |考電壓的範圍在所述第二參考電壓與所述第一參考電壓 之間。 乂 一 13·如申請專利範圍第12項所述之具有多級結構的管 線式類比轉數位變換器,其中所述共模電壓對應於所述第 二參考電壓。 14·如申請專利範圍第13項所述之具有多級結構的管 線式類比轉數位變換器,其中於所述第一時脈相位時,所 述放大器的各所述差動輸出相互連接。 U·如申請專利範圍第10項所述之具有多級結構的管 線式類比轉數位變換器,其中所述快閃式類比轉數位變換 器包括: —比較器’所述比較器包括耦接於接地電壓的第一輸 30 200824298 入端;以及 谷電路,耦接於所述比較器的第二輸入端。 ^ ·如申靖專利範圍第15項所述之具有多級結構的管 '、、工轉數*變換器,其中所述電容電路包括: 第取樣電容器,具有耦接於所述比較器之所述第 二輸入端的第一共用端; 、罘 -私一t二取樣電容器,具有耦接於所述比較器之所述第 一廟而以及耦接於所述第一取樣電容器之所述第一共用 端的第二共用端;以及 /、 y夕個開關,在電源電壓儲存至所述第一取樣電容器之 後:所述多個_實關關作,以將—類比輸入訊 一蒼考電壓進行比較。 Π·如申請專利範圍第16項所述之具有多級結構的 二、^比T寸數位交換為,其中所述多個開關將所述電源電 整連接至所述第-取樣電容器的第—輸人端,將所述接地 電壓連接至所述第二取樣電賴第二輸人端,且藉由將所 述比較器的所述第一與所述第二輸入端相互連接而將所述 笔源電壓連接至所述第一取樣電容器。 18. 如申請專利範圍$ 17項所述之具有纽結構的管 線式類比轉餘變換H,射所關藉㈣所述類 比輸入訊號與所知-取樣電容器的所述第_輸入端 以及與所述第二取樣電容器的所述第二輪人端相連,而將 所述類比輸入訊號與所逑參考電壓進行比較。 19. 如申請專利範圍第1〇項所述之具^多級結構的管 31 200824298 線式類比轉备括 於修正從所、換器’更包括一數位修正邏輯電路,用 2Q Α母一階段中所輪出的數位位元的錯誤。 •一種類比轉數位變換方法,包括·· 接收類比輪入訊號; 儲存所述類比輪人訊號至多個子電容器中 包括迴授電容器、第—電容器與第二電容器=^迴授I谷益具有單位電容值,所述第一電容器的電办 二x乘以所述單位電容值,且所述第二電容器的電容 (LX)乘以所述單位電容值,其中)(為大於 為 的實數; 而小於1 偵測對應於所述類比輸入訊號的一數攸值元; 將所述數位訊號轉換為類比訊號;以及 將所輸入的類比訊號與所轉換的類比訊號的差值梦 21·如申請專利範圍第20項所述之類比轉數仅轉換方 法,其中所述數位位元的偵測包括: ' 從電源電壓與接地電壓中取樣參考電壓;以及 將所取樣的參考電壓與所述類比輸入訊號進行比車* 32
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060067333A KR100824793B1 (ko) | 2006-07-19 | 2006-07-19 | 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200824298A true TW200824298A (en) | 2008-06-01 |
Family
ID=38970926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096126327A TW200824298A (en) | 2006-07-19 | 2007-07-19 | Pipelined analog-to-digital converter and method of analog-to-digital conversion |
Country Status (3)
Country | Link |
---|---|
US (1) | US7515086B2 (zh) |
KR (1) | KR100824793B1 (zh) |
TW (1) | TW200824298A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104081668A (zh) * | 2011-12-02 | 2014-10-01 | 密克罗奇普技术公司 | 具有早期中断能力的模/数转换器 |
TWI703331B (zh) * | 2019-09-23 | 2020-09-01 | 瑞昱半導體股份有限公司 | 電壓差量測電路以及相關的電壓差量測方法 |
CN112578176A (zh) * | 2019-09-29 | 2021-03-30 | 瑞昱半导体股份有限公司 | 电压差测量电路以及相关的电压差测量方法 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7397412B1 (en) | 2006-02-03 | 2008-07-08 | Marvell International Ltd. | Low power analog to digital converter |
KR101168047B1 (ko) * | 2007-09-28 | 2012-08-27 | 삼성전자주식회사 | 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법 |
KR100976697B1 (ko) | 2008-04-15 | 2010-08-18 | 한국과학기술원 | 잔류전압 증폭기 및 이를 이용한 아날로그/디지털 변환기 |
JP2009284338A (ja) * | 2008-05-23 | 2009-12-03 | Toshiba Corp | サンプルホールド回路及びアナログ−デジタル変換器 |
WO2010004456A1 (en) * | 2008-06-16 | 2010-01-14 | Nxp B.V. | Digital-to-analogue converter |
CN101771411B (zh) * | 2008-12-31 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 模数/数模转换器 |
JP2012227774A (ja) * | 2011-04-20 | 2012-11-15 | Sony Corp | アナログデジタル変換器および信号処理システム |
US20130058439A1 (en) * | 2011-09-06 | 2013-03-07 | Ying-Yao Lin | Receiver |
US8581769B2 (en) * | 2011-11-22 | 2013-11-12 | Stmicroelectronics International N.V. | Multiplying digital-to-analog converter configured to maintain impedance balancing |
US8604961B1 (en) * | 2012-08-27 | 2013-12-10 | Infineon Technologies Austria Ag | Ratiometric ADC circuit arrangement |
US9442141B2 (en) * | 2014-01-08 | 2016-09-13 | Qualcomm Technologies International, Ltd. | Analogue-to-digital converter |
US9391563B2 (en) | 2013-12-30 | 2016-07-12 | Qualcomm Technologies International, Ltd. | Current controlled transconducting inverting amplifiers |
US9240754B2 (en) | 2013-12-30 | 2016-01-19 | Qualcomm Technologies International, Ltd. | Frequency fine tuning |
JP6618701B2 (ja) * | 2014-04-08 | 2019-12-11 | アナログ ディヴァイスィズ インク | 高分解能アナログ・デジタル変換器 |
US9998105B2 (en) * | 2014-05-30 | 2018-06-12 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
US9831864B2 (en) * | 2014-05-30 | 2017-11-28 | Cypress Semiconductor Corporation | Programmable switched capacitor block |
CN104485957B (zh) * | 2014-10-31 | 2017-11-21 | 清华大学 | 流水线模数转换器 |
CN104506192A (zh) * | 2014-12-26 | 2015-04-08 | 电子科技大学 | 一种adc设计参数与性能指标量化模型的建立方法 |
CN107317570B (zh) * | 2016-04-26 | 2023-08-01 | 成都锐成芯微科技股份有限公司 | 共模电平产生电路 |
KR102563926B1 (ko) * | 2016-05-23 | 2023-08-04 | 삼성전자 주식회사 | 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템 |
CN106292818B (zh) * | 2016-08-24 | 2017-09-08 | 西安电子科技大学 | 适于流水线adc的全差分参考电压产生电路及无线通信设备 |
US9742423B1 (en) * | 2016-10-31 | 2017-08-22 | Silicon Laboratories Inc | Separating most significant bits and least significant bits in charge storage elements of an analog-to-digital converter |
US9831889B1 (en) | 2016-10-31 | 2017-11-28 | Silicon Laboratories Inc. | Converting large input analog signals in an analog-to-digital converter without input attenuation |
CN109309499B (zh) * | 2017-07-26 | 2022-07-12 | 中芯国际集成电路制造(上海)有限公司 | 采样保持电路极其形成方法和模数转换器 |
KR102415663B1 (ko) * | 2017-12-29 | 2022-07-01 | 엘지전자 주식회사 | 스위치드 커패시터 회로 및 그를 이용한 변조기 |
CN112751537B (zh) * | 2020-05-26 | 2024-04-19 | 上海韬润半导体有限公司 | 线性放大电路和包含该电路的模数转换装置 |
KR20220168729A (ko) * | 2021-06-17 | 2022-12-26 | 삼성전자주식회사 | 아날로그-디지털 변환기 |
WO2024082732A1 (zh) * | 2023-06-01 | 2024-04-25 | 杭州万高科技股份有限公司 | 一种集成参考电压产生的模数转换器及校准方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06152420A (ja) * | 1992-11-09 | 1994-05-31 | Nec Corp | アナログ/ディジタル変換器 |
KR100528689B1 (ko) * | 1997-12-30 | 2006-01-27 | 엘지전자 주식회사 | 아날로그/디지털변환기의레퍼런스전압조절장치 |
JP3130007B2 (ja) | 1998-05-28 | 2001-01-31 | 日本電気株式会社 | 逐次比較型a/dコンバータ回路 |
JP2000022541A (ja) | 1998-07-01 | 2000-01-21 | Seiko Instruments Inc | Adコンバータ回路 |
US6518898B1 (en) * | 2001-07-23 | 2003-02-11 | Texas Instruments Incorporated | System and method of background offset cancellation for flash ADCs |
JP2004260263A (ja) | 2003-02-24 | 2004-09-16 | Fujitsu Ltd | Ad変換器 |
US6967611B2 (en) * | 2004-03-19 | 2005-11-22 | Freescale Semiconductor, Inc. | Optimized reference voltage generation using switched capacitor scaling for data converters |
JP2005277943A (ja) | 2004-03-25 | 2005-10-06 | Toshiba Lsi System Support Kk | A/dコンバータ |
US7081845B2 (en) * | 2004-05-18 | 2006-07-25 | Slicex, Inc. | Current mode analog-to-digital converter |
KR100688512B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전자주식회사 | 2개의 기준 전압들을 사용하는 파이프라인 구조의아날로그-디지털 변환 장치 |
KR101153667B1 (ko) * | 2005-02-21 | 2012-06-18 | 엘지전자 주식회사 | 파이프라인 아날로그-디지털 변환기에 있어서의 기준전압구동회로 |
-
2006
- 2006-07-19 KR KR1020060067333A patent/KR100824793B1/ko not_active IP Right Cessation
-
2007
- 2007-07-18 US US11/879,675 patent/US7515086B2/en not_active Expired - Fee Related
- 2007-07-19 TW TW096126327A patent/TW200824298A/zh unknown
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104081668A (zh) * | 2011-12-02 | 2014-10-01 | 密克罗奇普技术公司 | 具有早期中断能力的模/数转换器 |
CN104081668B (zh) * | 2011-12-02 | 2017-06-09 | 密克罗奇普技术公司 | 具有早期中断能力的模/数转换器 |
TWI703331B (zh) * | 2019-09-23 | 2020-09-01 | 瑞昱半導體股份有限公司 | 電壓差量測電路以及相關的電壓差量測方法 |
CN112578176A (zh) * | 2019-09-29 | 2021-03-30 | 瑞昱半导体股份有限公司 | 电压差测量电路以及相关的电压差测量方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100824793B1 (ko) | 2008-04-24 |
KR20080007997A (ko) | 2008-01-23 |
US20080018514A1 (en) | 2008-01-24 |
US7515086B2 (en) | 2009-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200824298A (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
US10461761B2 (en) | Pipelined SAR with TDC converter | |
US7629917B2 (en) | Integrator and cyclic AD converter using the same | |
TWI467924B (zh) | 連續近似暫存器類比對數位轉換器及其轉換方法 | |
TWI344274B (en) | Comparator and ad conversion circuit having hysteresis circuit | |
CN105119603B (zh) | 流水线逐次逼近模数转换器 | |
KR20060052937A (ko) | 공간 효율적 저전력 주기적 a/d 변환기 | |
Chen et al. | A 1V 14b self-timed zero-crossing-based incremental ΔΣ ADC | |
TW201106241A (en) | Sensing method and driving circuit of capacitive touch screen | |
TWI526001B (zh) | 類比數位轉換器 | |
CN104168025B (zh) | 一种电荷式流水线逐次逼近型模数转换器 | |
TW201914227A (zh) | 類比數位轉換器 | |
TW201943211A (zh) | 類比數位轉換器與方法 | |
Lu et al. | A 10-bits 50-MS/s SAR ADC based on area-efficient and low-energy switching scheme | |
TW201110564A (en) | System and method for analog-to-digital conversion | |
US7830159B1 (en) | Capacitor mismatch measurement method for switched capacitor circuits | |
TWI311403B (en) | Reference voltage generating circuit | |
TWI326984B (en) | Calibration device and method thereof for pipelined analog-to-digital converter | |
TWI431946B (zh) | 切換式電容電路及管路式類比至數位轉換器 | |
TWI281322B (en) | Digital analog converter apparatus and digital analog converter thereof | |
Lin et al. | An 8-bit column-shared SAR ADC for CMOS image sensor applications | |
TWI477083B (zh) | 連續近似式類比數位轉換器 | |
Watabe et al. | A digitally-calibrated 2-stage cyclic ADC for a 33-Mpixel 120-fps super high-vision CMOS image sensor | |
Park et al. | A 12b 100 MS/s Three-Step Hybrid Pipeline ADC Based on Time-Interleaved SAR ADCs | |
TWI454066B (zh) | 用於管線式類比至數位轉換器之乘積數位至類比轉換器 |