TW200814696A - Clock and data recovery circuit - Google Patents
Clock and data recovery circuit Download PDFInfo
- Publication number
- TW200814696A TW200814696A TW095134183A TW95134183A TW200814696A TW 200814696 A TW200814696 A TW 200814696A TW 095134183 A TW095134183 A TW 095134183A TW 95134183 A TW95134183 A TW 95134183A TW 200814696 A TW200814696 A TW 200814696A
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- data
- circuit
- clock
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
200814696 九、發明說明: 【發明所屬之技術領域】 本發明係有關一種資料再生電路,其係從輸入資料抽 出與該輸入資料相位同步的時脈(clock)並再生,且利用所 再生的時脈將輸入貢料識別再生。 【先前技術】 由於近年網際網路的急速普及,用戶接取網路 (subscriber access network)也被要求大幅的寬頻(broadband) 化。作為收容該類廣頻接取網路的系統,將局端裝置 (OLT : Optical Line Terminal)和用戶端裝置(ONU ·· Optical Network Unit)以光纖(optic fiber)連接的(Passive Optical Network)PON系統已為主流,在例如非專利文獻1等系統 構成已國際標準化。 於該PON系統中,作為從各用戶端設備而來的光訊號 之收容方法,採用了分時多工的TDM(Time Division Multiplexing)方式。因此,由於可以用單芯的光纖傳送路 徑構築可收容複數用戶端裝置(ONU)的共有系統的緣故, 故可以經濟地構築寬頻接取網路。 該分時多工訊號,因係由將光訊號間斷的發光、停止 而得的叢發(burst)光訊號所構成,故在收訊裝置的居端裝 置會產生輸入叢發光訊號特有的技術課題。 設置於局端裝置(0LT)的一般光收訊器,係由:光前 置放大器(preamplifier),將輸入叢發光訊號變換為具有可 識別之振幅的電性訊號(輸入資料),貢料再生電路(C D R · 5 318607 200814696
Clock and Data ReeGven:y) ’將時脈成分從輸人資料中抽 .出,且根據相位同步資訊進行資料再生。作為該資料再生 ^電路中抽出時脈的方式,通常係採用使用了連續電壓控制 31振盪™的PLL(Phased Lock Loop ;鎖相迴路)電路。在 、,方弋中作為頻率及相位控制用的控制訊號,採用幾 乎近於DC成分的控制訊號。此乃$ 了抑壓從振蓋器及似 產生的跳動成分(jltter),因為這個原因,在本質如孔^般 的反饋才工制型時脈抽出電路中,難以獲得高速的響應特性 (response characteristics)。 …另一方面,前述之P0N系統中的叢發光訊號,因為係 由從傳送距離相異的複數用戶端裝置(〇NU)所輸出的光訊 號構成,故各叢發光訊號的接收相位係個別相異,且其頻 率也因與各用戶端裝置(0NU)的輸出頻率同步而有著相對 的頻率偏差。因此,局端裝置(〇LT)中的資料再生電路, 雖被要求具有高速地對各叢發光訊號抽出相位同步的時脈 並進行資料再生的功能,但以如前所述之通常的方 式,係難以實現從如前所述地頻率、相位高速變動的光訊 號中安定地進行時脈抽出。 k如上所述地叢發光訊號鬲速進行時脈抽出的資料再 生電路已被提案(例如,參照日本專利文獻1)。該習知資料 再生電路,係從接收資料產生與輸入資料的上升相位或下 降相位同步的閘控(gating)訊號。於日本專利文獻1所示的 實施例中,作為閘控訊號產生手段,係採用使輸出邏輯反 轉的T型正反器(Toggle-flip flop)。藉由具備與該閘控訊號 318607 6 200814696 Z間同步並進行振盪之輪出、停止的閘式振㈣,產μ “輸入資料的上升相位或下降相位同步的時脈。於前述的實 -二τ’將以前述閘控訊號之正邏輯及負邏輯進行振盪之 輸出、停止的2台閘式振盪器的輸出藉由〇R閘予以合成, 猎此可二連續產生與輸入資料瞬間相位同步的時脈。 先前之資料再生電路,即使在從各用 持有的相位資訊不統一,且輸入時間上斷續的叢 务光訊號時,仍提供高速的時脈抽出手段。 (曰本專利文獻〗):特開2005-45525號公報 非專利文獻 1 : IEEE 802.3ah standard (2〇〇4) 【發明内容】 [發明所欲解決的課題] :際的輸入資料,會由於設置於用戶端裝置的 等Z ^之漂移、光纖傳送路徑中的波長分散、偏波分散 虎波形變形、’而有該波形變形在設置於局端裝置 、、收5孔益中成為跳動成分的重疊劣化而帶來影塑 的問題點存在。 π木心曰 跳動表,在以往的資料再生電路之輸入資料沒有 、刀守14重®跳動成分時的動作。如第8圖(A)及(B) :’通常因為對於抽出時脈的識別相位點係以固定之延 生進行設定,故在抽出時脈的相位因跳動成分而產 進;r日士 /却以在的貝料再生電路甲會產生無法以最佳相位 知㈣㈣的問題’最壞的情形中會變得無法進行識別。 本發明係為解決如上所述之課題而研發者,其目的為 318607 7 200814696 獲得一種在從用戶端裝置(〇Nu)而來的時間性斷續的叢發 光訊號中’即使該輸入叢發光訊號重疊有跳動成分時,也 可將從輸入資料高速地以最佳識別相位所識別的資料進行 再生,且可將與基準時脈同步的資料予以輸出的資料再生 電路。 [解決課題的手段] 本發明之貧料再生電路係具有:輸入資料相位檢測電 ,,將同步於輸入資料的訊號作為邏輯閘訊號從前述輸入 貝料抽出亚加以輸出;閘式N相位振里器,與前述輸入資 料目位檢測電路所輸出的邏輯閘訊號相位同步,且振盈將 峨入資料之位元寬N分割之N相位的時脈;N個資料 識別再生電路,利用從前述閘式N相位振盪器所輸出的N 2位時脈各自將前述輸人資料取樣,絲該取樣所得之資 π以輸出;連續時脈產生電路,產生作為基準時脈的連 縯時脈;N個遠續B本晰止兩 Ί连 再生電路所_/^、、° y g路,使從前述Ν個資料識別 生電路所輸出的取樣資料各自同步於從前述連 生電路所輸出的連續時脈, 、、 出;以及相位選擇哭,從MU目位同步資料而加以輸 出的相位同步資料之中 4路所輸 大相位裕产之爭杜4 禪/、有對於刖述輸入資料有最 相位裕度之取佳識別相位 資料加以輸出。 J/貝科,亚作為再生 [發明效果] 本务明之資料再生雷 而來的時間性斷續的叢發光訊號中二戶叢端上置(_) 4輸入叢發光訊號重 8 318607 200814696 疊有跳動成分時,也可將從輸入資料高速地以最佳識別相 •位所識別的資㈣行再生,而達到可將與基料脈同步的 資料予以輸出的效果。 ^ 【實施方式】 本發明係有關PON系統者。該p⑽系統,係以光纖 將局端裝置(0LT)與用戶端裝置(_)連接。於局端裝置 (OLT)。又有光收5孔益,該光收訊器係由光前置放大器與資 料再生電路所構成。 η、 本發明之第1實施例至第3實施例係有關資料再生電 路^。尤其係有關於在從用戶端裝置(ONU)而來的時間性 斷,的叢發光訊號中,即使該輸人訊號波形重疊有跳動成 为呀,也可將時脈高速地抽出,且藉由對於收訊資料之重 定時㈣iming)有著最佳相位的時脈,將收訊資料再生並抽 出的資料再生電路者。 (第1實施例) 兹就本發明之第1實施例之資料再生電路參照第i圖 至^圖而進行說明。第i圖係表示本發明之第!實施例 ^料再生電路之構成的方塊圖。以下各圖中的相同符號 係表示相同或相當部份。 於第1圖中,此第i實施例之資料再生電路係設有: 相位檢測電路卜閘式多相位振盈器(N相位 哭 m、V〇hage C〇nir〇】ied 〇SCiI】at〇r,間式麗控振蘯 ::: 1以外之自然數)個資料識別再生電路3、 連、,^脈產生電路4、N個連續時脈同步電路5以及相位 318607 9 200814696 選擇器6。 ,、人,針對本第1實施例之資料再生雷踗叙你& π 圖式進杆句Μ μ 貝7十丹生電路之動作茶照 函座雷/ °弟2圖係表示本發明之第1實施例之資料 再生電路的輪入資料相位 、、 、; 及資料識別再生電路之動七二 式多相位振盪器以 以』丹生電路之動作的時序圖。換古 係1從資料輸人起至⑽識別#±以㈣二 明,之電路動作的說明中對電路邏輯進行說 ==略在貫際電路會產生的電路延遲等時序偏移之影 曰另卜,具體的說明中則針對相位數ν=4的情形進行說 明0 輸入貧料相位檢測電路卜係將同步於輸入資料⑷的 訊號作為邏輯閘訊號(b)而從輸人資料⑷抽出並輸出。亦 即’一若輸人資料相位檢測電路α前段之光前置放大器(未 圖不)將輸人資料⑷輸人,則如第2圖所示,會產生僅與 輸^資料⑷之上升相位選擇性同步的邏輯閘訊號⑻。(輸 入資料相位檢測電路i係產生僅與輸人資料⑷之下降相位 選擇性同步的邏輯閘訊號(b)亦可。)該輸人資料相位檢測 電路卜可藉由-般的邏輯電路構成。另外,$ 了簡化說 明,在此輸出的邏輯閘訊號(b)之中為邏輯L(L〇w)的區間, 為相對於後述的時脈之半週期而言為短者。 接著,閘式多相位振盪器2係與從輸入資料相位檢測 電路1所輸出的邏輯閘訊號(b)相位同步,並振盪將輸入資 料(a)之位元寬BW做N分割之N相位⑼個相位)之時脈 (c)。亦即,閘式多相位振盪器2,係如第2圖所示,以邏 10 318607 200814696 = = (b)之上升為觸發,在邏輯閘訊號⑻之邏輯 • ( w ㈣進行織。此時,因邏輯閘訊號⑻之邏輯l 述的時脈之半週期更短,故…相位振盡器 振Γ因門’且於觸發點邊重新取回同步邊進行連續 ί ί ^ ^ # ^ 1 2 ^ ^ ^ ^ ^ Mm, μ ^ ^ , 故將輸入-貝料⑷之位元寬BW予以4(,分割,如第2圖 11 Z^nT^ A =f ^(a)^ ^ ^ ^ B w ^ ^ ^ ^ B W/4 的延科間輪出4相位㈣、卜2、3)的時脈⑷。 個資料識別再生電路3,係利用從閘式多相 '盟☆.所輸出的N相位之時脈⑷將輸人資料⑷各自 ^ ng)’並將該取樣得的#料以輸出。亦即,資 料識別再生電路3係如第2圖所示,藉由將 、 盈器2之時脈⑷作為取樣時脈而予以輸入:二= 3Γ):::輸八資料⑷之取樣結果的取樣資娜 亍二=步於各相位之時脈⑷之上升邊緣而進 L 以N=2之時脈⑷所識別的資料,因 =入故#Γ,邊緣和取樣邊緣幾乎重疊於相同的時間 確定二輸出不確定的資料。第2圖係表示不 ::::::的情形。再且除了起因於兩邊緣之重 :勺::外’也有因輸入資料⑷而無法取樣的狀 心,匕括該狀態也稱為不確定之 將可:正常取樣的狀態以外都稱為不確定之尸狀^兄明書中 路之係表示關於本發明之第1實施例之資料再生電 連^脈同步電路的動作。換言之,此第3圖係表示 318607 11 200814696 前述的取樣資料(d)輸入連續時脈同步電路5且作為相位同 步(e)輸出為止的動作。 N個連續時脈同步電路5係將從資料識別再生電路3 所輸出的取樣資料(d)各自同步於從連續時脈產生電路4所 輸出的連續時脈且作為相位同步資料而予以輸出。亦即, 連續時脈同步電路5若輸入取樣資料(d),則將各個取樣資 料(d)依序予以蓄積。又,該連續時脈同步電路5,例如係 由依序記憶型蓄積裝置所構成,藉由一般的先入先出 (FIFO : First In First Out)方式可輕易的實現。 首先,針對連續時脈同步電路5之輸入進行說明。取 樣資料(d)係作為同步於前述閘式多相位振盪器2之時脈(c) 的資料而輸出,且蓄積於連續時脈同步電路5。閘式多相 位振盪器2之時脈(c)因為係作為瞬間同步於輸入資料(a) 之相位的時脈而產生,故如第3圖(A)所示,作為重疊有依 存於輸入資料(a)之漂移的跳動成分的取樣資料(d)而輸入。 接著,針對連續時脈同步電路5之輸出進行說明。連 續時脈同步電路5係如第3圖(B)所示,將蓄積的取樣資料 (d)同步於從連續時脈產生電路4所輸出的連續時脈而作為 相位同步資料而進行輸出。連續時脈產生電路4係作為光 接收器整體的基準時脈產生源而使用,所產生的連續時脈 為沒有跳動成分等且相位不變的時脈。從而,相位同步資 料(e)係作為去除了跳動成分且同步於連續時脈(即基準時 脈)的資料而予以輸出。 接著,就相位選擇器6之動作進行說明。相位選擇器 12 318607 200814696 \ 6係從連續時脈同步電路5所輪出的相位同步資料⑷中選 .擇具有最大相位裕度之最佳識別相位的相位同步資^ =)且作為再生資料(f)而進行輸出。於相位選擇器6係如 刚所述的’輸入有跳動成分被去除且同步於連續時脈(美準 ,的相位同步資料⑷。相位選擇器、6例如係由邏ς表 %路所構成,並設定為相位同步資料(e)係選擇從不確定之 相位起相位差為最大之相位的相位同步資料⑷。以第^圖 2 3,示為例,在N=2之相位的相位同步資料⑷為; 石疋(邈輯L) ’故從N=2之相位起相位差最大的N=〇之相 位的相位同步資料⑷被選擇,並作為再生資料⑴而輸出。 5亥邏輯表電路係可藉由一般的邏輯閘電路實現,且可藉由 CM〇S(C〇mplementary Metal 〇他 如:互^全 氧=導體)或 FPGA(Field Pr〇grammable Gate ,現場 可私式化邏輯閘陣列)等而簡易的提供。 立,輸入資料⑷對應的再生資料(f)之選擇方法係可任 :地貫現。將從不確定之相位起相位差為最大之相位予以 廷擇的相位選擇動作,若僅實们週期(1次)則有失誤的疑 慮。因此,相位選擇器6乃重複相位選擇動作複數個週期 (^ycle),將被選擇為從相位差為最大之相位之中其相位差 最大之相位的次數最多的相位之相位同步資料卜)。亦即, 相位選擇器6係將從連續時脈同步電路5所輪出的n相位 之=位同步資料(e)蓄積預定之時間(例如10週期),將從不 疋之相位起相位差為最大之相位於預定時間之間對每個 相位计數’並選擇計數次數為最大之相位的相位同步資料 318607 13 200814696 ⑷。於第2圖所示之例中,至少9週期(位元(Mt))之間, N-2之相位為不確定之狀態,若將從不確定之相位 起相位差為最大之相位於預定時間之間(例如ι〇個週期) 對每個相位計數,斷數讀最大的相㈣、在計數次數為 」τ成為N-0之相位,且N=〇之相位的相位同步資料 (e)被選擇。 在此,就帛1實施例之效果進行說明。S輸入資料⑷ 之位元寬BW為卜且因跳動成分dj而使表面上的位元寬 為日夺’若假設資料識別再生電路3中的相位裕度為 dP’則為了得到沒有錯誤的再生資料,必須滿足以下之公 式⑴: [數1] =例如,若相位邊限(裕度)為270。,則因dp=27〇V36(r 0.75 ’故可容許的跳動成分dj為未滿0.25。 接著,針對第1實施例之資料再生電路的情形進行說 :於此第1實施例之資料再生電路,為了用多相位之I, :要此在位兀開口之間輸入可取樣白勺!相 =即可得到無誤的再生資料⑴之條件,可用以下之: 式(2)表示: dj>
N (2) 資料識別再生電路3之識別感度的最小值,視為非常 318607 14 200814696 小而不予考慮。 •位备Γα關表示對於利用了前述之公式⑴、公式⑺的相 • 次的可谷沣跳動量dj之關係。如第4圖所示,在以往 之貝料再生電路中,可容許跳動量為〇.2耶咖),相 I知本第1實施例中,當相位數N=4時可容許至〇 75 為止的跳動量。 動成3本第1實施例,即使在輸入叢發光訊號重疊有跳 Μ,也可It由設置··將與輪人#料⑷之上升相位或 電二位同f的邏輯閘訊號(b)輸出之輸入資料相位檢測 、,,以邈輯閘訊號(b)為觸發,依序瞬時振盪具有相位 ::N相位之時脈⑷之閘式多相位振盡器2,·以 脈,將同步於時脈⑷的輪人資料⑷之取樣資 予以輸出的資料識別再生電路3 續時脈之連續時脈產生電路 乍^基^脈的連 + 將所畜積的取樣資料⑷同 脈同步而作為相位同步資料⑷予以輸出之連續時 产的,及選擇具有對於輸入資料⑷之最大相位裕 ΐ以的相位同步資料⑷作為再生資料⑺而 以最^之相位選擇器―6’·藉此可高速地將從輸入資料⑷ 的資^、別相位識別的貧料再生,並輸出同步於基準時脈 (弟2貫施例) 參照第5圖及第6圖針對本發 再生雷敗^ Τ 了不知明之罘2實施例之資料 包路進订祝明。第5圖係砉干夫 α你表不本發明之第2實施例之 318607 15 200814696 資料再生電路之構成的方塊圖。 於乐5 @中’該第2實施例之資料再生電路係設有輸 入資料相位檢測電& 1 1式多相位振盪器(N相位
Gvc〇)2、N個資料識別再生電路3、連續時脈發生電路心 ^固連續時脈时電路5、相位選㈣6及輸人圖案 電路7。 接著’參照圖式針對本第2實施例之資料再生電路的 動作進行說明。 此第2實施例,係前述之第1實施例的變形例,關於 輸入資料的取樣動作、連續時脈同步動作及相位選擇動 作’因為係進行與前述第1實施例相同的動作故省略說 明。在此,針對輸入圖案檢測電路7之輸入圖案檢 進行說明。 輸入圖案檢測電路7係絲入輸入資料⑷,則僅在任 意之時間寬度(位元區間)中之輸入資料圖案與預先保持於 輸入圖案檢測電路7内的參照圖案-致時產生邏輯H訊 號。輸入圖案檢測電路7係將該邏輯_號作4重置㈣叫 訊號:分別給予N個連續時脈同步電路。該參照圖案係與 輸入貝料(a)(亦即預先具有輸入叢發光訊號的固定位元圖 案)為相同者。 該連續時脈同步電路5,係、依據重置訊號而控制其蓄 =動作,若有輸入重置訊號,則在該一瞬間即將蓄積至該 時刻為止的蓄積資料破棄、消除,並重新開始蓄積取樣資 料。又,該連續時脈同步電路5,例如係由附重置訊號的 318607 16 200814696 依2憶型蓄積裝置所構成,若有輪入重置訊號,則以先 入先出(FIFO)方式開始蓄積取樣資料(d)。 在此針對該第2實施例之效果進行說明。第6圖係表 不,叢發光訊號輸入的瞬間之區間⑷與叢發光訊號降至 -定值$區間⑷之間的連續時脈同步電路$中的蓄積資 料之狀怨。一般而言,如第6圖(a)所干 /查 、 、、 A ^ ()厅不在叢發光訊號輸 入%後,通,由於使用於前段的光前置放大器(未圖示埒 =響應特性’而再生出扭曲的資料。另外,本第2實施例 ,因為進彳T 了依賴輸人資料的時脈產生,故變成輸入與 2:::脈冋步的資料。因此’如第6圖(B)及(c)所示, =二:㈣入直後之區間(α)的蓄積資料對於在叢發 ί;::為一&值之區間⑷的蓄積資料包含有錯誤,而 0 ^ ^ ^ ^ ^ 為了使該誤動作訊號無效 λ 故在輸入貧料(a)之任意 : 又疋的固定位元圖案,若該固定位元圖案與 預先保持於輸入圖荦檢測雷敗 ’ 連……予 測電路7的苓照圖案-致,再開始 連、、"禮同步電路5中的依序蓄積動作即可。 依2實施例’即使在輸人叢發光訊號且其輸入 瞬後之區間(α)含有錯誤資料的, . 輸入資料相位檢測電路 /才 口猎δ又置. $ + 閘式多相位振盪器2;資料識別 再生電路3;連續時脈產生電路4;— 二抖^ 始取樣資料的依序蓄積動作士―重置^虎輸入即開 選擇哭6.僅卢^ 、乍連、戈日守脈同步電路5 ;相位 k擇為6,僅在輪入資料的 時輸出重置訊號之輸人自^位元圖案與參照圖案一致 輸入圖案檢測電路7;藉此可高速地將 318607 17 200814696 從輸入資料以最佳識別相位識別的f料再生,並輪出同步 於基準時脈的資料。 (弟3實施例) 參照第7圖針對本發明之第3實施例之資料再生電路 進行說明。第7 ®絲示本發明之第3實施例之資料再生 電路之構成的方塊圖。 於弟7圖中,該第3實施例之資料再生電路係設有輸 入貧料相位檢測祕1、閘式多相位振盈器(N相位 GVCO)2、N個資料識別再生電路3、連續時脈發生電路心 N個連續時脈同步電路5、相位選擇器6及頻率 步電路8。 另外,頻率•相位同步電路8係由閘式振盪 率•相位比較器82構成 接著,參照圖式針對本篦3眚& 動作進行說明。弟…彳之貧料再生電路的 ^第3實施例,係前述之第}實施例的變形例,關於 :入育料的取樣動作、連續時脈同步動作及相位選擇動 =因為係進行與前述第i實施例相同的動作故省略說 此,針對頻率•相位同步電路8之動作進行說明。 構成頻率·相位同步電路8之閘式振盪器8 ,夕相位《器2相同之電路構造之同時,也具有與^ 夕目位振盥器2大約相同之振堡頻率。再且,構成頻率"· 目立同步電路8之頻率•相位比較器δ2係檢測出由該閉式 318607 18 200814696 振盪器8〗輸出之時脈 路4產生之連續時脈之頻I车·::’與由連續時脈產生電 ,號當作頻率控制信號而輸出。之决差,而將該誤差信 成,相位振蘯器2例如係以環型振盪電路所構 延遲量之複數(Ν個)延遲元件错將由^率控制訊號任意控制 邏輯間訊號⑻的邏輯積予:固延遲70件之輸出與 控電路之Ν個輪出各自相,且出之閑^ (⑽㈣電路;間 的N相位之時脈。另外二式=_的相位差(延遲差) 邏輯固定且進行連續振盪。;m1之邏_訊號係 閘式振盪器8 1係因廡4S宏< ¥ r …^、率^工制訊號,將振盪頻率變更 以使在頻率·相位比較器82中的誤 = 而,正常的狀態中,作為光收吨哭^其、隹士,勹取J攸 產生電路4之輸出時脈,係與閘式;二=二,脈 頻率·相位同步狀態,該同步^^乍輸出時脈為 傳達至閘式多相位振堡器2“士果控制訊號而 、、、ϋ果,閘式多相位振盪器2 之振盪頻率也被控制以便與連續時脈同步。 °° 在此針對該第3實施例之效果進行說明。在沒有頻率 :相位同步電路8時’問式多相位振盪器2之振盡頻率传 猎由以自身之電路構成所衫的定數而獨立決定。因此 對於作為光收訊器之基準時脈的連續時脈產生電路4的輸 出時脈有頻率偏差’當該頻率偏差較大時,在作為依序= 憶型蓄積裳置的連續時脈同步電路5中,會產生輸入資料 速度與輪出資料速度不-致、蓄積滿出等問題。另外,、 318607 19 200814696 使藉由調整電路常數而將頻率 周圍溫度之變化《安定之仍難《對於 、例3所提供的;;: = = :振4。藉由採用本 高速地進行相位同步,且可提供一 : 4之頻率同步並安定的閘式多相位振盪器2。電路 藉由此弟3實施例,即使在 續時脈產生電路4之連綠日士 ^間式夕相位振盈器2對連 曰〇又.輸貝料相位檢測電路1 ;因應頻率护制1嗲 而振盪與連續時脈同步的時脈 、工制戒旎
相位資料識別再生電 振盈器2; N 同步電路貝%脈產生電路4;連續時脈 所產生的、查鏵士达擇為6 ;及將由連續時脈產生電路4 頻率·相位Si:之同步資訊做為頻率控制訊號而輸出之 時I:::::最=可_^^ 出同步於基準時脈的資料°。曰別相位識別的貧料再生,並輸 【圖式簡單說明】 苐1圖係表示本發明夕势 — 構成的方塊圖。 昂1貫知例之資料再生電路之 弟2圖係表示本發 μ — 測電路、閘式多相位 ^貫施例之輸入資料相位檢 時序圖。 純振心n料朗再生轉之動作的 生電本發明之第1實施例之資料再 遷π蛉脈同步電路的動作。 弟4圖係表示本發明之第ι實施例之資料再生電路與 318607 20 200814696 習知之資料再生電路中與相位數”應的可 關係的圖。 第5圖係表示本發明之第2實施例之資料再生電路之 構成的方塊圖。 弟6圖(A)至(C)係表示在本發明之帛2 #施例之資料 ^電路中,在叢發光訊號輸人瞬間之區間與叢發光訊號 降至:定值的區間之間的連續時脈同步電路中的蓄積資料 第7圖係表 構成的方塊圖。 不本發明之第3實施例之資料再生電路之 示在習知資料再生電路之輸入資 有跳動成分時之動作的圖。 第8圖(A)及(B)係表 料中沒有跳動成分與重疊 【主要元件符號說明】 輸入資料相位檢測電路 閘式多相位振盪器(N相位GVC0) ό 資料識別再生電路 5 連續時脈同步電路 7 輸入圖案檢測電路 81 閘式振盪器 (a) 輸入資料 (c) 時脈 (e) 相位同步資料 4 連續時脈產生電路 6 相位選擇器 8 頻率·相位同步電路 82 頻率•相位比較器 (b) 邏輯閘訊號 (d) 取樣資料 (f) 再生資料 318607 21
Claims (1)
- 200814696 十、申請專利範圍: 1 · 一種資料再生電路,係具有: 輸入資料相位檢測電路,將同步於輸入資 作為邏輯閘訊號而從前述輪入資料抽出並加以輪出' ^ 閘式N相位振㈣,與前述輸人#料相位檢測雷 所輸出的邏輯閘訊號相位同步,振盪將前述輪入夕 位70寬N分割之N相位的時脈; ’、、 N個資料識別再生電路,使用從前述間式n 盛器所輸出的N相位時脈各自將前述輸人資料取樣: 將该取樣所得之資料予以輸出; 、’ .連續時脈產生電路,產生作為基準時脈的連續時 N個連續時脈同步電路,使從前述N個資料識別再 ^電路所輸出的取樣資料分別同步於從前述連續時脈 生電路所輸出的連續時脈,並作為相位同步資料而加 以輸出;以及 肉加 相位轉H,從前述N個連續時脈同步電路 ^目位同步資料之中,選擇具有對於前述輸人資料有^ 相位铪度之最佳朗相位的相 生資料加以輪iij。 •如申請專利範圍第1項之資料再生電路,其中,復具有: 輸入圖案檢測電路,當包含於前述輸人資料的固定 疋圖f與預先保持的參照圖案-致則輸出重置訊號, 且别述N個連續時脈同步電路若輸入前述重置訊 318607 22 200814696 號’則各自開始前述取 3 ^ ^ A ^il - ^ 才水貝枓的依序蓄積動作。 3·如申叫專利乾圍第丨 、 電路,其中,復具有: 所產生的連續時脈之=_^㈣連續時脈產生電路 以輸出, 门乂貝汛做為頻率控制訊號而予 ,而N相位㈣11係因應前述頻率控制訊 唬而振盈與前述連續時脈同步的時脈。 4·如申請專利範圍第1至 ^ , 至3項中任一項之資料再生電路, 其中, 料輸入資料相位檢測電路係產生與前述輸入資 之上升相位或下降相位同步的邏輯閘訊號; 5. :前述,訊號中為邏輯l的區間比由前述閘 工目位振盪器所振盪的時脈之半週期要短。 ^申料利範圍第1項或第2項之資料再生電路,且 中’别相式多相位振|器係以前述邏輯閘訊號之上升 為觸發’在前述邏輯閘訊號之邏輯H的區間,以相對的 錯開前述輸入資料之位元寬/N之延遲時間的方_ N相位之時脈。 6·如申請專·㈣i至第3項中任—項之資料再生電 路,其申,珂述N個資料識別再生電路係將前述時脈做 f取樣時脈*輸人’並將與前述時脈之上升邊緣同步的 前述輪入資料之取樣結果的取樣資料分別予以輸出。 、如專·圍第i項或第3項之龍再生電路,其 中,前述N個連續時脈同步電路係各自由依序記憶型蓄 318607 23 200814696 二且以先入先出方式蓄積前述取樣資料, 加以輸出遠連續時脈而作為相位同步資料各自 8·二申:專利範圍第!至第3項中任一項之資料再生電 禮:’W述相位選擇器係針對前述相位同步資料將 Si之相位選擇相位差最大的相位的相位選擇動 遭摆:%:複數個週期,且從相位差最大的相位之中, :的相:皮選為相位差最大之相位的次數最多的相位對 9 :申:Π步資料,並將其作為再生資料而予以輸出。 .申:專利fc圍第2項之資料再生電路,其中,前述Ν 固連績時脈同步電路係各自由 型蓄積裝置所射 目由重置心虎式的依序記憶 士、 冓成,一旦有輸入前述重置訊號則以先入 病式開始蓄積前述取樣資料,並使其同步於前述連 、只禮而作為相位同步資料各自加以輸出。 =:=圍第3項之資料再生電路,其中 手•相位同步電路復具有: 電敗振盟益’具有與前述閑式N相位振逢器相同的 且及具有舆前述閑式™器幾乎相同的 頻率•相位比較器’將從前述閘式振盪器所輸出的 、之頻率•相位與從前述連續時脈產生電 :連續時脈之頻率數.相位間的誤差予以檢測,1= 差讯號作為頻率控制訊號而輪出。 、 u.如申請專利範圍第10項之資料再生電路,其中,前述 318607 24 200814696 閘式N相位振盪為係由環型振盪電路所構成,並包含 N個延遲元件,藉由前 遲量, 述頻率控制訊號任意控制延 閘控電路’將前述N個延遲元一 閘訊號之邏輯積予以輪出, 夂秭出及前述邏輯 且前述閘控電路之N個輪出八 的相位差的N相位之時脈。 刀别相當於具有相對 318607 25
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2006/317431 WO2008029438A1 (fr) | 2006-09-04 | 2006-09-04 | Circuit de reproduction de données |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200814696A true TW200814696A (en) | 2008-03-16 |
TWI316809B TWI316809B (zh) | 2009-11-01 |
Family
ID=39156883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095134183A TW200814696A (en) | 2006-09-04 | 2006-09-15 | Clock and data recovery circuit |
Country Status (6)
Country | Link |
---|---|
US (1) | US7924076B2 (zh) |
EP (1) | EP2061177A4 (zh) |
JP (1) | JP5068758B2 (zh) |
KR (1) | KR101054638B1 (zh) |
TW (1) | TW200814696A (zh) |
WO (1) | WO2008029438A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103947116A (zh) * | 2011-11-16 | 2014-07-23 | 高通股份有限公司 | 用于恢复阵发模式脉宽调制(pwm)和非归零(nrz)数据的装置和方法 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7764130B2 (en) | 1999-01-22 | 2010-07-27 | Multigig Inc. | Electronic circuitry |
ATE400923T1 (de) | 2000-05-11 | 2008-07-15 | Multigig Ltd | Elektronischer pulserzeuger und oszillator |
WO2008121857A1 (en) | 2007-03-29 | 2008-10-09 | Multigig Inc. | Wave reversing system and method for a rotary traveling wave oscillator |
US8913978B2 (en) * | 2007-04-09 | 2014-12-16 | Analog Devices, Inc. | RTWO-based down converter |
US7953324B2 (en) * | 2007-11-13 | 2011-05-31 | Huawei Technologies Co., Ltd. | System and method for data synchronization in passive optical networks |
KR20090054821A (ko) * | 2007-11-27 | 2009-06-01 | 삼성전자주식회사 | 데이터 복원 장치 및 그 방법 |
JP4827871B2 (ja) * | 2008-03-26 | 2011-11-30 | 日本電信電話株式会社 | Cdr回路 |
KR100925387B1 (ko) * | 2008-04-10 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 데이터 복원 회로 |
US8742857B2 (en) | 2008-05-15 | 2014-06-03 | Analog Devices, Inc. | Inductance enhanced rotary traveling wave oscillator circuit and method |
US20100303135A1 (en) * | 2009-05-28 | 2010-12-02 | Paul Cheng-Po Liang | Method and apparatus for direct rf to digital converter |
WO2011151922A1 (ja) * | 2010-06-04 | 2011-12-08 | 三菱電機株式会社 | 受信装置、データ識別再生装置、ponシステムおよびデータ識別再生方法 |
US8487710B2 (en) | 2011-12-12 | 2013-07-16 | Analog Devices, Inc. | RTWO-based pulse width modulator |
US8581668B2 (en) | 2011-12-20 | 2013-11-12 | Analog Devices, Inc. | Oscillator regeneration device |
JP6032082B2 (ja) * | 2013-03-25 | 2016-11-24 | 富士通株式会社 | 受信回路及び半導体集積回路 |
JP6339406B2 (ja) * | 2014-05-08 | 2018-06-06 | ローム株式会社 | 可変遅延回路 |
US10277233B2 (en) | 2016-10-07 | 2019-04-30 | Analog Devices, Inc. | Apparatus and methods for frequency tuning of rotary traveling wave oscillators |
US10312922B2 (en) | 2016-10-07 | 2019-06-04 | Analog Devices, Inc. | Apparatus and methods for rotary traveling wave oscillators |
EP3879746A4 (en) | 2018-12-21 | 2021-12-22 | Huawei Technologies Co., Ltd. | CLOCK DOMAIN CROSSING PROCESSING CIRCUIT |
CN113169801A (zh) * | 2019-03-20 | 2021-07-23 | 华为技术有限公司 | 用于10g-pon的改进的突发模式时钟数据恢复 |
US11527992B2 (en) | 2019-09-19 | 2022-12-13 | Analog Devices International Unlimited Company | Rotary traveling wave oscillators with distributed stubs |
US11264949B2 (en) | 2020-06-10 | 2022-03-01 | Analog Devices International Unlimited Company | Apparatus and methods for rotary traveling wave oscillators |
US11539353B2 (en) | 2021-02-02 | 2022-12-27 | Analog Devices International Unlimited Company | RTWO-based frequency multiplier |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5834980A (en) | 1994-01-03 | 1998-11-10 | Lucent Technologies Inc. | Method and apparatus for supplying synchronization signals securing as clock signals with defined phase relationships |
EP1061691A3 (en) * | 1999-06-15 | 2005-05-25 | Matsushita Electric Industrial Co., Ltd. | Digital pll circuit for burst-mode data and optical receiving circuit using the same |
EP1172962A3 (en) * | 2000-07-13 | 2003-09-03 | Tektronix, Inc. | Bit rate agile clock recovery circuit |
JP4031671B2 (ja) * | 2002-06-11 | 2008-01-09 | 松下電器産業株式会社 | クロックリカバリ回路 |
JP2004266405A (ja) | 2003-02-28 | 2004-09-24 | Nippon Telegr & Teleph Corp <Ntt> | リング発振回路 |
JP4279611B2 (ja) * | 2003-06-17 | 2009-06-17 | 株式会社日立コミュニケーションテクノロジー | ビット同期回路および光伝送システム局側装置 |
JP3859077B2 (ja) | 2003-07-15 | 2006-12-20 | 日本電信電話株式会社 | クロック再生回路 |
JP3967300B2 (ja) | 2003-07-22 | 2007-08-29 | 日本電信電話株式会社 | クロック再生回路 |
JP4233985B2 (ja) | 2003-11-19 | 2009-03-04 | 日本電信電話株式会社 | 光信号受信器 |
US20060067453A1 (en) * | 2004-09-30 | 2006-03-30 | Lucent Technologies Inc. | Timing circuit for data packet receiver |
TWI242929B (en) * | 2004-12-01 | 2005-11-01 | Ind Tech Res Inst | Clock and data recovery apparatus and method thereof |
TWI277302B (en) * | 2004-12-28 | 2007-03-21 | Ind Tech Res Inst | Clock and data recovery circuit |
US7667544B2 (en) * | 2006-01-12 | 2010-02-23 | Yokogawa Electric Corporation | Clock reproducing apparatus |
-
2006
- 2006-09-04 JP JP2008532982A patent/JP5068758B2/ja active Active
- 2006-09-04 EP EP06797356A patent/EP2061177A4/en not_active Withdrawn
- 2006-09-04 US US12/377,081 patent/US7924076B2/en not_active Expired - Fee Related
- 2006-09-04 KR KR1020097005492A patent/KR101054638B1/ko active IP Right Grant
- 2006-09-04 WO PCT/JP2006/317431 patent/WO2008029438A1/ja active Application Filing
- 2006-09-15 TW TW095134183A patent/TW200814696A/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103947116A (zh) * | 2011-11-16 | 2014-07-23 | 高通股份有限公司 | 用于恢复阵发模式脉宽调制(pwm)和非归零(nrz)数据的装置和方法 |
CN103947116B (zh) * | 2011-11-16 | 2017-03-01 | 高通股份有限公司 | 用于恢复阵发模式脉宽调制(pwm)和非归零(nrz)数据的装置和方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2008029438A1 (fr) | 2008-03-13 |
US7924076B2 (en) | 2011-04-12 |
TWI316809B (zh) | 2009-11-01 |
EP2061177A4 (en) | 2011-05-18 |
EP2061177A1 (en) | 2009-05-20 |
US20100164575A1 (en) | 2010-07-01 |
KR101054638B1 (ko) | 2011-08-08 |
JPWO2008029438A1 (ja) | 2010-01-21 |
KR20090042322A (ko) | 2009-04-29 |
JP5068758B2 (ja) | 2012-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200814696A (en) | Clock and data recovery circuit | |
KR100913400B1 (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
US7409029B2 (en) | Transmission device for automatically set an optimal point for a signal decision making | |
JP2010045753A (ja) | 位相選択法を利用するバストモードクロックおよびデータ再生回路 | |
US9136949B1 (en) | Circuits and methods for data detection | |
US8542996B2 (en) | Optical packet switching apparatus | |
CN108881718A (zh) | 多组tdi cmos成像系统的同步控制方法 | |
Lin et al. | A 2.5-Gb/s DLL-Based Burst-Mode Clock and Data Recovery Circuit With $4\times $ Oversampling | |
US20100135666A1 (en) | Clock phase aligning apparatus for burst-mode data | |
KR101332038B1 (ko) | 국내 장치, pon 시스템 및 데이터 수신 처리 방법 | |
Marini et al. | Fpga implementation of an nco based cdr for the juno front-end electronics | |
Konorov et al. | SODA: Time distribution system for the PANDA experiment | |
SE519113C2 (sv) | Anordning för fångning av data | |
KR100895301B1 (ko) | 클럭 위상 정렬 장치 및 그 방법 | |
TWI223506B (en) | Selectable clocking architecture | |
JP5172872B2 (ja) | クロック・データリカバリ回路 | |
JP2001345791A (ja) | クロック生成回路および通信用半導体集積回路 | |
KR100561637B1 (ko) | 수동 광 네트워크의 슬레이브 광원으로부터 수신되는고속의 버스트 수신 데이터에 대한 위상 정렬 및 슬레이브광원의 위치 측정을 위한 장치 | |
JP5438055B2 (ja) | Cdr回路 | |
JP5649496B2 (ja) | バーストcdr回路およびバースト信号から入力データ信号を再生する方法 | |
US20120163794A1 (en) | Level transition determination circuit and method for using the same | |
KR20100005613A (ko) | 직렬 송수신 장치 및 그 통신 방법 | |
Han et al. | 1.25/2.5-Gb/s burst-mode clock recovery circuit with a novel dual bit-rate structure in 0.18-/spl mu/m CMOS | |
Terada et al. | A 10.3125-Gbit/s SiGe BiCMOS burst-mode clock and data recovery circuit with 160-bit consecutive identical digit tolerance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |