KR101054638B1

KR101054638B1 - 데이터 재생 회로

Info

Publication number: KR101054638B1
Application number: KR1020097005492A
Authority: KR
Inventors: 나오키 스즈키; 히토유키 다가미; 마사미치 노가미; 쥰이치 나카가와
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2006-09-04
Filing date: 2006-09-04
Publication date: 2011-08-08
Also published as: TW200814696A; KR20090042322A; US20100164575A1; US7924076B2; JPWO2008029438A1; TWI316809B; EP2061177A4; JP5068758B2; WO2008029438A1; EP2061177A1

Abstract

입력 버스트 광신호에 지터 성분이 중첩한 경우에도, 입력 데이터의 상승 위상에 동기한 게이트 신호를 출력하는 입력 데이터 위상 검출 회로와, 게이트 신호를 트리거로서, N 위상의 클록을 순간 발진하는 게이트 구비 다위상 발진기와, 클록에 동기한 입력 데이터의 샘플링 데이터를 출력하는 데이터 식별 재생 회로와, 기준 클록인 연속 클록을 발생하는 연속 클록 발생 회로와, 샘플링 데이터를 연속 클록에 동기시켜 위상 동기 데이터로서 출력하는 연속 클록 동기 회로와, 입력 데이터에 대해서 가장 위상 여유가 있는 최적 식별 위상의 위상 동기 데이터를 선택하여 재생 데이터로서 출력하는 위상 선택기를 마련하고, 입력 데이터로부터 고속으로 최적 식별 위상으로 식별된 데이터를 재생하여, 기준 클록에 동기한 데이터를 출력하는 것이 가능해진다.

Description

데이터 재생 회로{DATA RECOVERY CIRCUIT}

본 발명은 입력 데이터로부터, 이 입력 데이터에 위상 동기한 클록을 추출하여 재생하고, 이 재생한 클록을 이용해서 입력 데이터를 식별 재생하는 데이터 재생 회로에 관한 것이다.

최근의 인터넷의 급격한 보급에 의해, 가입자 액세스망에 있어서의 대폭적인 브로드 밴드화가 요구되고 있다. 이러한 광 대역 액세스망을 수용하는 시스템으로서, 부모국 장치(Parent Station device)(OLT:Optical Line Terminal)와 가입자 장치(Subscriber devices)(ONU:Optical Network Unit)가 광섬유로 접속된 PON(Passive Optical Networks) 시스템이 주류가 되고 있고, 예컨대 비특허 문헌 1 등에 시스템 구성이 국제 표준화되어 있다.

이 PON 시스템에 있어서는 각 가입자 장치(ONU)로부터의 광신호의 수용 방법으로서, 시간적으로 다중된 TDM(Time Division Multiplexing) 방식이 적용되고 있다. 이 때문에, 1심(a single-core)의 광 파이버 전송로를 이용해서 복수의 가입자 장치(ONU)를 수용 가능한 공유 시스템을 구축할 수 있기 때문에, 경제적으로 광 대역 액세스망을 구축할 수 있다.

이 시간적으로 다중된 신호는 광신호를 간헐적으로 발광·정지한 버스트 광신호로 구성되기 때문에, 수신 장치인 부모국 장치(OLT)에서는 입력 버스트 광신호에 특유의 기술 과제가 발생한다.

부모국 장치(OLT)에 마련되는 일반적인 광 수신기는 입력 버스트 광신호를 식별 가능한 진폭을 갖는 전기 신호(입력 데이터)로 변환하는 광 프리 앰프와, 입력 데이터로부터 클록 성분을 추출하여, 위상 동기 정보에 의거한 데이터 재생을 행하는 데이터 재생(CDR:Clock and Data Recovery) 회로로 구성되어 있다. 이 데이터 재생 회로에서의 클록을 추출하는 방식으로서는 연속 전압 제어형 발진기를 이용한 PLL(Phased Lock Loop) 회로가 통상 사용되고 있다. PLL 방식에서는 주파수 및 위상 제어용 제어 신호로서, 거의 DC 성분에 가까운 제어 신호가 적용된다. 이것은 발진기 및 PLL에서 발생하는 파동(fluctuation) 성분(지터)을 억제하기 위해서이며, 이에 기인하여, 본질적으로 PLL과 같은 귀환 제어형 클록 추출 회로에서는 고속의 응답 특성을 얻는 것은 곤란하다.

한편, 전술한 PON 시스템에 있어서의 버스트 광신호는 전송 거리가 다른 복수의 가입자 장치(ONU)로부터 출력되는 광신호로 구성되어 있기 때문에, 각 버스트 광신호마다의 수신 위상은 여러가지로 다르고, 또한 그 주파수도 각 가입자 장치(ONU)가 출력하는 주파수에 동기하고 있기 때문에 상대적인 주파수 편차를 갖고 있다. 이 때문에, 부모국 장치(OLT)에 있어서의 데이터 재생 회로에서는 각 버스트 광신호마다 고속으로 위상 동기한 클록 추출, 데이터 재생을 행하는 기능이 요 구되지만, 전술한 바와 같이 보통의 PLL 방식에서는 이러한 고속으로 주파수·위상이 변동하고 있는 광신호로부터 안정적으로 클록 추출을 행하는 것은 실현이 곤란하다.

이러한 버스트 광신호로부터 고속으로 클록을 추출하는 데이터 재생 회로가 제안되어 있다(예컨대, 특허 문헌 1 참조). 이 종래의 데이터 재생 회로는 입력 데이터의 상승 위상, 또는 하강 위상에 동기한 게이팅 신호를 수신 데이터로부터 생성한다. 특허 문헌 1에 개시된 실시예에서는 게이팅 신호 생성 수단으로서, 입력 데이터의 상승·하강 에지에서 출력 논리를 반전시키는 토글형 플립플롭이 적용되어 있다. 이 게이팅 신호에 순간 동기하여 발진의 출력·정지를 행하는 게이트 구비 발진기를 구비함으로써 입력 데이터의 상승 위상, 또는 하강 위상에 동기한 클록이 생성된다. 상기 실시예에서는 전술한 게이팅 신호의 양(正)논리, 및 음(負)논리로 발진의 출력·정지를 행하는 2대의 게이트 구비 발진기 출력을 OR 게이트에 의해 합성함으로써, 입력 데이터에 순시적으로 위상 동기한 클록을 연속하여 생성하는 것이 가능해진다.

종래의 데이터 재생 회로는 각 가입자 장치(ONU)로부터 입력된 데이터가 갖는 위상 정보가 불균일하고 또한，시간적으로 간헐적인 버스트 광신호가 입력된 경우에도, 고속의 클록 추출 수단을 제공하고 있었다.

특허 문헌 1 : 일본 특허 공개 2005-45525호 공보

비특허 문헌 1 : IEEE 802.3ah Standard (2004)

그러나 실제 입력 데이터는 가입자 장치(ONU)에 마련된 광 송신기의 파동, 광 파이버 전송로에서의 파장 분산, 편파 분산 등에 의해 신호 파형이 왜곡되고 있고, 이 파형 변형은 부모국 장치(OLT)에 마련된 광 수신기에서는 지터 성분의 중첩에 의한 열화와 같은 영향을 미친다는 문제점이 있었다.

도 8에, 종래의 데이터 재생 회로의 입력 데이터에 지터 성분이 없는 경우와 지터 성분이 중첩한 경우의 동작을 나타낸다. 도 8(A) 및 (B)에 나타낸 바와 같이, 일반적으로 추출 클록에 대한 식별 위상점은 고정된 지연 시간으로 설정되어 있기 때문에, 추출 클록의 위상이 지터 성분에 의해 오차를 발생한 경우에, 종래의 데이터 재생 회로에서 최적 위상 클록으로 식별할 수 없다는 문제가 발생하고, 최악의 경우에는 식별할 수 없게 된다.

본 발명은 상술한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 그 목적은, 가입자 장치(ONU)로부터의 시간적으로 간헐적인 버스트 광신호에 있어서, 그 입력 버스트 광신호에 지터 성분이 중첩한 경우에도, 입력 데이터로부터 고속으로 최적 식별 위상으로 식별된 데이터를 재생할 수 있어, 기준 클록에 동기한 데이터를 출력할 수 있는 데이터 재생 회로를 얻는 것이다.

(과제를 해결하기 위한 수단)

본 발명에 따른 데이터 재생 회로는, 입력 데이터에 동기한 신호를 게이트 신호로서 상기 입력 데이터로부터 추출해서 출력하는 입력 데이터 위상 검출 회로와, 상기 입력 데이터 위상 검출 회로로부터 출력된 게이트 신호에 위상 동기하여, 상기 입력 데이터의 비트폭을 N 분할한 N 위상의 클록을 발진하는 게이트 구비 N 위상 발진기와, 상기 게이트 구비 N 위상 발진기로부터 출력된 N 위상의 클록을 이용해서 상기 입력 데이터를 각각 샘플링하고, 이 샘플링한 데이터를 출력하는 N 개의 데이터 식별 재생 회로와, 기준 클록인 연속 클록을 발생하는 연속 클록 발생 회로와, 상기 N 개의 데이터 식별 재생 회로로부터 출력된 샘플링 데이터를, 상기 연속 클록 발생 회로로부터 출력된 연속 클록에 각각 동기시켜 위상 동기 데이터로서 출력하는 N 개의 연속 클록 동기 회로와, 상기 N 개의 연속 클록 동기 회로로부터 출력된 위상 동기 데이터로부터, 상기 입력 데이터에 대해서 가장 위상 여유가 있는 최적 식별 위상을 갖는 위상 동기 데이터를 선택하여, 재생 데이터로서 출력하는 위상 선택기를 마련한 것이다.

(발명의 효과)

본 발명에 따른 데이터 재생 회로는 가입자 장치(ONU)로부터의 시간적으로 간헐적인 버스트 광신호에 있어서, 그 입력 버스트 광신호에 지터 성분이 중첩한 경우에도, 입력 데이터로부터 고속으로 최적 식별 위상으로 식별된 데이터를 재생할 수 있어, 기준 클록에 동기한 데이터를 출력할 수 있다는 효과를 낸다.

도 1은 본 발명의 실시예 1에 따른 데이터 재생 회로의 구성을 나타내는 블 록도,

도 2는 본 발명의 실시예 1에 따른 데이터 재생 회로의 입력 데이터 위상 검출 회로, 게이트 구비 다위상 발진기 및 데이터 식별 재생 회로의 동작을 나타내는 타이밍 차트,

도 3은 본 발명의 실시예 1에 따른 데이터 재생 회로의 연속 클록 동기 회로의 동작을 나타내는 도면,

도 4는 본 발명의 실시예 1에 따른 데이터 재생 회로와 종래의 데이터 재생 회로에서의 위상수 N에 대한 허용 가능한 지터량의 관계를 나타내는 도면,

도 5는 본 발명의 실시예 2에 따른 데이터 재생 회로의 구성을 나타내는 블록도,

도 6은 본 발명의 실시예 2에 따른 데이터 재생 회로에서, 버스트 광신호가 입력된 순간의 구간과, 버스트 광신호가 일정치로 안정된 구간의 연속 클록 동기 회로에서의 축적 데이터의 모양을 나타내는 도면,

도 7은 본 발명의 실시예 3에 따른 데이터 재생 회로의 구성을 나타내는 블록도,

도 8은 종래의 데이터 재생 회로의 입력 데이터에 지터 성분이 없는 경우와 지터 성분이 중첩한 경우의 동작을 나타내는 도면이다.

본 발명은 PON 시스템에 관한 것으로, 이 PON 시스템은 부모국 장치(OLT)와 가입자 장치(ONU)가 광 파이버로 접속되어 있다. 부모국 장치(OLT)에는 광 수신기가 마련되고, 이 광 수신기는 광 프리 앰프와, 데이터 재생 회로로 구성되어 있다.

본 발명의 실시예 1~실시예 3은 데이터 재생 회로에 관한 것이다. 특히, 가입자 장치(ONU)로부터의 시간적으로 간헐적인 버스트 광신호에 있어서, 그 입력 신호 파형에 지터 성분이 중첩하고 있는 경우에도, 클록을 고속으로 추출하고, 또한 수신 데이터의 리타이밍에 최적인 위상을 갖는 클록에 의해, 수신 데이터를 재생하여 추출하는 데이터 재생 회로에 관한 것이다.

(실시예 1)

본 발명의 실시예 1에 따른 데이터 재생 회로에 대해서 도 1부터 도 4까지를 참조하면서 설명한다. 도 1은 본 발명의 실시예 1에 따른 데이터 재생 회로의 구성을 나타내는 블록도이다. 한편, 이하에서는 각 도면 중, 동일 부호는 동일 또는 상당 부분을 나타낸다.

도 1에 있어서, 이 실시예 1에 따른 데이터 재생 회로는 입력 데이터 위상 검출 회로(1)와, 게이트 구비 다위상 발진기(N 위상 GVCO(Gated Voltage Controlled Oscillator))(2)와, N(1을 제외한 자연수)개의 데이터 식별 재생 회로(3)와, 연속 클록 발생 회로(4)와, N 개의 연속 클록 동기 회로(5)와, 위상 선택기(6)가 마련되어 있다.

이어서, 이 실시예 1에 따른 데이터 재생 회로의 동작에 대해서 도면을 참조하면서 설명한다. 도 2는 본 발명의 실시예 1에 따른 데이터 재생 회로의 입력 데 이터 위상 검출 회로, 게이트 구비 다위상 발진기 및 데이터 식별 재생 회로의 동작을 나타내는 타이밍 차트이다. 환언하면, 이 도 2는 데이터 입력으로부터 데이터 식별 재생까지의 동작을 나타낸다.

한편, 이하의 회로 동작의 설명에 있어서는 회로 논리를 설명하기 위해서, 실제 회로에서 발생하는 회로 지연 등의 타이밍 어긋남의 영향은 생략하고 있다. 또한, 구체적인 설명에서는 위상수 N=4인 경우에 대해서 설명하고 있다.

입력 데이터 위상 검출 회로(1)는 입력 데이터(a)에 동기한 신호를 게이트 신호(b)로 해서 입력 데이터(a)부터 추출하여 출력한다. 즉, 입력 데이터 위상 검출 회로(1)는 전단의 광 프리 앰프(도시 생략)로부터 입력 데이터(a)를 입력하면, 도 2에 도시한 바와 같이, 입력 데이터(a)의 상승 위상에만 선택적으로 동기한 게이트 신호(b)를 생성한다. (한편, 입력 데이터 위상 검출 회로(1)는 입력 데이터(a)의 상승 위상에만 선택적으로 동기한 게이트 신호(b)를 생성할 수도 있다) 이 입력 데이터 위상 검출 회로(1)는 일반적인 논리 회로에 의해 구성하는 것이 가능하다. 또한, 설명을 간단하게 하기 위해서, 여기서 출력된 게이트 신호(b) 중 논리 L(Low)이 되는 구간은, 후술하는 클록의 반주기보다 짧은 것으로 하고 있다.

다음으로 게이트 구비 다위상 발진기(2)는 입력 데이터 위상 검출 회로(1)로부터 출력된 게이트 신호(b)에 위상 동기하여, 입력 데이터(a)의 비트폭 BW를 N 분할한 N 위상(N 개의 위상)의 클록(c)을 발진한다. 즉, 게이트 구비 다위상 발진기(2)는 도 2에 나타낸 바와 같이, 게이트 신호(b)의 상승을 트리거로 해서, 게이트 신호(b)의 논리 H(High)의 구간에서 발진한다. 이 때, 게이트 신호(b)의 논리 L인 구간은 후술하는 클록의 반주기보다 짧기 때문에, 게이트 구비 다위상 발진기(2)는 발진을 정지하지 않고, 트리거점에서 위상 동기를 취하여 갱신하면서 연속 발진을 행한다. 게이트 구비 다위상 발진기(2)는 구체예에서는 4 위상 발진기이기 때문에, 입력 데이터(a)의 비트폭 BW를 4(=N) 분할하고, 도 2에 나타낸 바와 같이, 입력 데이터(a)의 비트폭 BW에 대해 BW/4만큼 상대적으로 어긋난 지연 시간에 4 위상(N=0, 1, 2, 3)의 클록(c)을 출력한다.

다음으로 N 개의 데이터 식별 재생 회로(3)는 게이트 구비 다위상 발진기(2)로부터 출력된 N 위상의 클록(c)을 이용해서 입력 데이터(a)를 각각 샘플링하고, 이 샘플링한 데이터(d)를 출력한다. 즉, 데이터 식별 재생 회로(3)는 도 2에 나타낸 바와 같이, 게이트 구비 다위상 발진기(2)의 클록(c)을 샘플링 클록으로서 입력함으로써, 각 위상의 클록(c)에 동기한 입력 데이터(a)의 샘플링 결과인 샘플링 데이터(d)를 각각 출력한다. 샘플링은 각 위상의 클록(c)의 상승 에지에 동기하여 실시된다. 샘플링 데이터(d)에 있어서, N=2의 클록(c)에서 식별된 데이터는 입력 데이터(a)의 에지와, 샘플링 에지가 거의 동일한 시간 위치에서 겹치기 때문에, 식별할 수 없어서 미정(undefined)의 데이터가 출력된다. 도 2에서는 미정의 데이터로서 논리 L인 경우를 나타내고 있다. 한편, 양 에지의 중첩에 기인하는 미정의 상태 이외에도, 입력 데이터(a)에 의해서는 샘플링을 행할 수 없는 상태가 있고, 이 상태도 포함해서 미정의 상태라고 부르고, 즉, 본 명세서에서는 정상으로 샘플링할 수 있는 상태 이외를 미정의 상태라고 부른다.

도 3은 본 발명의 실시예 1에 따른 데이터 재생 회로의 연속 클록 동기 회로 의 동작을 나타내는 도면이다. 환언하면, 이 도 3은 전술한 샘플링 데이터 (d)가 연속 클록 동기 회로(5)에 입력되고, 위상 동기 데이터(e)로서 출력되기까지의 동작을 나타낸다.

N 개의 연속 클록 동기 회로(5)는 데이터 식별 재생 회로(3)로부터 출력된 샘플링 데이터(d)를 연속 클록 발생 회로(4)로부터 출력된 연속 클록에 각각 동기시켜 위상 동기 데이터(e)로서 출력한다. 즉, 연속 클록 동기 회로(5)는 샘플링 데이터(d)를 입력하면, 각각 샘플링 데이터(d)를 순차 축적한다. 한편, 이 연속 클록 동기 회로(5)는 예컨대, 순차 기억형 축적 장치로 구성되어 있으며, 일반적인 선입 선출(FIFO:First-in-First-out) 방식에 의해 간이하게 실현 가능하다.

우선, 연속 클록 동기 회로(5)의 입력에 대해서 설명한다. 샘플링 데이터(d)는 전술한 게이트 구비 다위상 발진기(2)의 클록(c)에 동기한 데이터로서 출력되어, 연속 클록 동기 회로(5)에 축적된다. 게이트 구비 다위상 발진기(2)의 클록(c)은 입력 데이터(a)의 위상에 순시적으로 동기한 클록으로서 생성되기 때문에, 도 3(A)에 도시한 바와 같이, 입력 데이터(a)의 파동에 의존한 지터 성분이 중첩된 샘플링 데이터(d)로서 입력된다.

다음으로, 연속 클록 동기 회로(5)의 출력에 대해서 설명한다. 연속 클록 동기 회로(5)는 도 3(B)에 나타낸 바와 같이, 축적된 샘플링 데이터(d)를 연속 클록 발생 회로(4)로부터 출력되는 연속 클록에 동기시켜 위상 동기 데이터(e)로서 출력한다. 한편, 연속 클록 발생 회로(4)는 광 수신기 전체의 기준 클록 발생원으로서 사용하고 있고, 발생된 연속 클록은 지터 성분 등을 갖지 않아서, 위상이 불 변인 클록이다. 따라서, 위상 동기 데이터(e)는 지터 성분이 제거되고, 또한 연속 클록 즉, 기준 클록에 동기한 데이터로서 출력된다.

다음으로, 위상 선택기(6)의 동작에 대해서 설명한다. 위상 선택기(6)는 연속 클록 동기 회로(5)로부터 출력된 위상 동기 데이터(e)로부터, 입력 데이터(a)에 대해서 가장 위상 여유가 있는 최적 식별 위상을 갖는 위상 동기 데이터(e)를 선택하여, 재생 데이터(f)로서 출력한다. 위상 선택기(6)에는 상술한 바와 같이, 지터 성분이 제거되고 또한, 연속 클록(기준 클록)에 동기한 위상 동기 데이터(e)가 입력된다. 위상 선택기(6)는 예컨대, 논리 테이블 회로로 구성되고, 위상 동기 데이터(e)가 미정의 위상으로부터 위상차가 최대인 위상의 위상 동기 데이터(e)를 선택하도록 설정되어 있다. 도 2 및 도 3에 나타낸 예에서는 N=2의 위상에 있어서의 위상 동기 데이터(e)가 미정(논리 L)이며, N=2의 위상으로부터 위상차가 최대인 N=0의 위상의 위상 동기 데이터(e)가 선택되어, 재생 데이터(f)로서 출력된다. 이 논리 테이블 회로는 일반적인 게이트 회로에 의해 실현 가능하고, CM0S(Complementary Metal Oxide Semiconductor:상보형 금속 산화막 반도체) 또는 FPGA(Filed Programable Gate Array) 등에 의해 간이하게 제공 가능하다.

입력 데이터(a)에 대한 재생 데이터(f)의 선택 방법은 임의로 실현할 수 있다. 미정의 위상으로부터 위상차가 최대인 위상을 선택하는 위상 선택 동작을, 1 사이클(1회)만 실행하면 잘못될 염려가 있다. 그래서, 위상 선택기(6)는 위상 선택 동작을 복수 사이클 반복하고, 위상차가 최대인 위상 중 위상차가 최대인 위상으로서 선택되는 회수가 가장 많은 위상의 위상 동기 데이터(e)를 선택한다. 즉, 위상 선택기(6)는 연속 클록 동기 회로(5)로부터 출력된 N 위상의 위상 동기 데이터(e)를 소정의 시간 동안(예컨대, 10 사이클) 축적하고, 미정의 위상으로부터 위상차가 최대인 위상을 소정의 시간 동안, 위상마다 카운트하며, 카운트수가 최대인 위상의 위상 동기 데이터(e)를 선택한다. 도 2에 나타낸 예에서는 적어도 9 사이클(비트) 동안 N=2의 위상이 미정인 상태이며, 미정의 위상(N=2)으로부터 위상차가 최대인 위상(N=0)을 임의의 시간의 동안(예컨대, 10 사이클), 위상마다 카운트하면, 카운트수가 최대의 위상은 카운트수가 『9』가 되는 N=0의 위상이 되어서, N=0의 위상의 위상 동기 데이터(e)가 선택된다.

여기서, 이 실시예 1의 효과에 대해서 설명한다. 입력 데이터(a)의 비트폭 BW를 1로 하고, 지터 성분 dj에 의해 외관상의 비트폭이 1-dj가 된 경우, 데이터 식별 재생 회로(3)에 있어서의 위상 여유를 dp이라고 하면, 에러 없는 재생 데이터를 얻기 위해서는 이하의 식(1)을 만족해야 한다.

예컨대, 위상 여유가 270°라고 하면, dp=270°/360°=0.75로부터, 허용되는 지터 성분 dj는 0.25미만이 된다.

다음으로 실시예 1에 따른 데이터 재생 회로의 경우에 대해서 설명한다. 이 실시예 1에 따른 데이터 재생 회로는 다위상의 클록을 이용해서 입력 데이터(a)를 샘플링하기 때문에, 지터 성분에 의해 비트폭이 좁아진 경우에도, 비트 개구 사이 에 샘플링이 가능한 1 위상분의 클록 에지가 입력되면 되어서, 에러가 없는 재생 데이터(f)를 얻는 조건으로서, 이하의 식 (2)에 나타낼 수 있다.

한편, 데이터 식별 재생 회로(3)의 식별 감도의 최소치는 너무 작아서 고려하지 않고 있다.

도 4는 상기 식 (1), 식 (2)를 이용한 위상수 N에 대한 허용 가능한 지터량 dj의 관계를 나타낸다. 도 4에 나타낸 바와 같이, 종래의 데이터 재생 회로에서는 허용되는 지터량이 0.25(UIpp)인 데 반해서, 이 실시예 1에서는 위상수 N=4의 경우에는 0.75(UIpp)의 지터량까지 허용 가능하다는 것을 알 수 있다.

이 실시예 1에 의하면, 입력 버스트 광신호에 지터 성분이 중첩한 경우에도, 입력 데이터(a)의 상승 또는 하강 위상에 동기한 게이트 신호(b)를 출력하는 입력 데이터 위상 검출 회로(1)와, 게이트 신호(b)를 트리거로 해서, 순차 위상차를 갖는 N 위상의 클록(c)을 순시 발진하는 게이트 구비 다위상 발진기(2)와, 클록(c)을 샘플링 클록으로서, 클록(c)에 동기한 입력 데이터(a)의 샘플링 데이터(d)를 출력하는 데이터 식별 재생 회로(3)와, 기준 클록인 연속 클록을 발생하는 연속 클록 발생 회로(4)와, 축적한 샘플링 데이터(d)를 연속 클록에 동기시켜 위상 동기 데이터(e)로서 출력하는 연속 클록 동기 회로(5)와, 입력 데이터(a)에 대해서 가장 위 상 여유가 있는 최적 식별 위상의 위상 동기 데이터(e)를 선택하여 재생 데이터(f)로서 출력하는 위상 선택기(6)를 마련함으로써, 입력 데이터(a)로부터 고속으로 최적 식별 위상으로 식별된 데이터를 재생하여, 기준 클록에 동기한 데이터를 출력하는 것이 가능해진다.

(실시예 2)

본 발명의 실시예 2에 따른 데이터 재생 회로에 대해서 도 5 및 도 6을 참조하면서 설명한다. 도 5는 본 발명의 실시예 2에 따른 데이터 재생 회로의 구성을 나타내는 블록도이다.

도 5에 있어서, 이 실시예 2에 따른 데이터 재생 회로는, 입력 데이터 위상 검출 회로(1)와, 게이트 구비 다위상 발진기(N 위상 GVCO)(2)와, N 개의 데이터 식별 재생 회로(3)와, 연속 클록 발생 회로(4)와, N 개의 연속 클록 동기 회로(5)와, 위상 선택기(6)와, 입력 패턴 검출 회로(7)가 마련되어 있다.

이어서, 이 실시예 2에 따른 데이터 재생 회로의 동작에 대해서 도면을 참조하면서 설명한다.

이 실시예 2는 상기 실시예 1의 변형예로서, 입력 데이터의 샘플링 동작, 연속 클록 동기 동작 및 위상 선택 동작에 대해서는 상기 실시예 1과 같은 동작을 행하기 때문에 설명을 생략한다. 여기서는 입력 패턴 검출 회로(7)의 입력 패턴 검출 동작에 대해서 설명한다.

입력 패턴 검출 회로(7)는 입력 데이터(a)가 입력되면, 임의의 시간폭(비트 구간)에 있어서의 입력 데이터 패턴과, 입력 패턴 검출 회로(7)내에 미리 유지되어 있던 참조 패턴이 일치했을 때에만 논리 H 신호를 발생한다. 입력 패턴 검출 회로(7)는 이 논리 H 신호를 리셋 신호로 해서 N 개의 연속 클록 동기 회로(5)에 각각 제공한다. 이 참조 패턴은 입력 데이터(a), 즉 입력 버스트 광신호에 미리 포함되어 있는 고정 비트 패턴과 같은 것이다.

이 연속 클록 동기 회로(5)는 리셋 신호에 따라서 축적 동작이 제어되고, 리셋 신호가 입력되면, 그 순간에, 지금까지의 축적 데이터를 파기, 소거하고, 다시 샘플링 데이터(d)의 축적을 시작한다. 한편, 이 연속 클록 동기 회로(5)는 예컨대, 리셋 신호 구비 순차 기억형 축적 장치로 구성되어 있고, 리셋 신호가 입력되면, 선입 선출(FIFO) 방식에 의해 샘플링 데이터(d)의 축적을 시작한다.

여기서, 이 실시예 2의 효과에 대해서 설명한다. 도 6은 버스트 광신호가 입력된 순간의 구간(α)과, 버스트 광신호가 일정치로 안정된 구간(β)의 연속 클록 동기 회로(5)에 있어서의 축적 데이터의 모양을 나타내는 도면이다. 일반적으로, 도 6(A)에 나타낸 바와 같이, 버스트 광신호가 입력된 직후에는 통상, 전단에 사용되는 광 프리 앰프(도시 생략) 등의 응답 특성에 의해, 왜곡된 데이터가 재생된다. 또한, 본 실시예 2에서는 입력 데이터에 의존한 클록의 생성을 행하기 때문에, 왜곡된 클록에 동기한 데이터가 입력되게 된다. 이 때문에, 도 6(B) 및 (C)에 나타낸 바와 같이, 버스트 광신호의 입력 직후의 구간(α)에서의 축적 데이터는 버스트 광신호가 일정치가 된 구간(β)에서의 축적 데이터에 비해서, 에러를 포함하는, 오동작 신호를 축적하고 있게 된다. 이 오동작 신호를 무효로 해서, 유효한 정상 데이터만을 축적하기 위해서는 입력 데이터(a)의 임의의 구간에 미리 설정한 고정 비트 패턴을 삽입해 두고, 이 고정 비트 패턴과 입력 패턴 검출 회로(7)에 미리 유지해 둔 참조 패턴이 일치한다면, 연속 클록 동기 회로(5)에 있어서의 순차 축적 동작을 시작하면 된다.

이 실시예 2에 의하면, 버스트 광신호가 입력되고, 그 입력 직후의 구간(α)에 에러 데이터를 포함하고 있던 경우에도, 입력 데이터 위상 검출 회로(1)와, 게이트 구비 다위상 발진기(2)와, 데이터 식별 재생 회로(3)와, 연속 클록 발생 회로(4)와, 리셋 신호가 입력되면 샘플링 데이터의 순차 축적 동작을 시작하는 연속 클록 동기 회로(5)와, 위상 선택기(6)와, 입력 데이터의 고정 비트 패턴과 참조 패턴이 일치했을 때에만 리셋 신호를 출력하는 입력 패턴 검출 회로(7)를 마련함으로써, 입력 데이터로부터 고속으로 최적 식별 위상으로 식별된 데이터를 재생하고, 기준 클록에 동기한 데이터를 출력하는 것이 가능해진다.

(실시예 3)

본 발명의 실시예 3에 따른 데이터 재생 회로에 대해서 도 7을 참조하면서 설명한다. 도 7은 본 발명의 실시예 3에 따른 데이터 재생 회로의 구성을 나타내는 블록도이다.

도 7에 있어서, 이 실시예 3에 따른 데이터 재생 회로는 입력 데이터 위상 검출 회로(1)와, 게이트 구비 다위상 발진기(N 위상 GVCO)(2)와, N 개의 데이터 식별 재생 회로(3)와, 연속 클록 발생 회로(4)와, N 개의 연속 클록 동기 회로(5)와, 위상 선택기(6)와, 주파수·위상 동기 회로(8)가 마련되어 있다.

또한, 주파수·위상 동기 회로(8)는 게이트 구비 발진기(81)와, 주파수·위상 비교기(82)로 구성되어 있다.

이어서, 이 실시예 3에 따른 데이터 재생 회로의 동작에 대해서 도면을 참조하면서 설명한다.

이 실시예 3은 상기 실시예 1의 변형예로서, 입력 데이터의 샘플링 동작, 연속 클록 동기 동작 및 위상 선택 동작에 대해서는 상기 실시예 1과 같은 동작을 행하기 때문에 설명을 생략한다. 여기서는 주파수·위상 동기 회로(8)의 동작에 대해서 설명한다.

주파수·위상 동기 회로(8)를 구성하는 게이트 구비 발진기(81)는 게이트 구비 다위상 발진기(2)와 동일한 회로 구성을 가지고, 또한 게이트 구비 다위상 발진기(2)와 거의 동일한 발진 주파수를 갖는다. 또한, 주파수·위상 동기 회로(8)를 구성하는 주파수·위상 비교기(82)는 이 게이트 구비 발진기(9)가 출력하는 클록의 주파수·위상과, 연속 클록 발생 회로(4)가 발생하는 연속 클록의 주파수·위상의 오차를 검출해서, 오차 신호를 주파수 제어 신호로서 출력한다.

한편, 게이트 구비 다위상 발진기(2)는 예컨대 링형 발진 회로로 구성되고, 이 링형 발진 회로는 주파수 제어 신호에 의해 지연량이 임의로 제어되는 복수(N 개)의 지연 소자와, N 개의 지연 소자의 출력과 게이트 신호(b)의 논리곱을 출력하는 게이팅 회로를 포함하며, 게이팅 회로의 N 개의 출력이, 각각 상대적인 위상차(지연차)를 갖는 N 위상의 클록(c)에 상당한다. 또한, 게이트 구비 발진기(81)의 게이트 신호는 논리 고정되어 있어서, 연속 발진을 행하고 있다.

게이트 구비 발진기(81)는 주파수 제어 신호에 따라, 주파수·위상 비교기(82)에 있어서의 오차 신호가 최소가 되도록 발진 주파수를 변경한다. 따라서, 정상적인 상태에서는 광 수신기의 기준 클록인 연속 클록 발생 회로(4)의 출력 클록과, 게이트 구비 발진기(81)의 출력 클록은, 주파수·위상이 동기 상태가 되고 있고, 그 동기 정보는 주파수 제어 신호로서 게이트 구비 다위상 발진기(2)에 전달된다. 그 결과, 게이트 구비 다위상 발진기(2)의 발진 주파수도 연속 클록에 동기하도록 제어된다.

여기서, 이 실시예 3의 효과에 대해서 설명한다. 주파수·위상 동기 회로(8)가 없는 경우에, 게이트 구비 다위상 발진기(2)의 발진 주파수는 자기의 회로구성으로 결정되는 정수에 의해 독립적으로 결정되어 있다. 이 때문에, 광 수신기의 기준 클록인 연속 클록 발생 회로(4)의 출력 클록에 비해서 주파수 편차를 가지고 있고, 이 주파수 편차가 큰 경우에는 순차 기억형 축적 장치인 연속 클록 동기 회로(5)에 있어서, 입력 데이터 속도와 출력 데이터 속도가 일치하지 않아서, 축적 오버플로우 등의 문제가 발생한다. 또한, 회로 정수를 연구해서 주파수 편차를 억압한 경우에도, 주위 온도의 변화 등에 대해서 안정한 주파수를 자기 발진하는 것은 곤란하다. 본 실시예 3이 제공하는 주파수·위상 동기 회로(8)를 적용함으로써, 입력 데이터에 고속으로 위상 동기하고, 또한 연속 클록 발생 회로(4)의 주파수에 동기한 안정적인 게이트 구비 다위상 발진기(2)를 제공하는 것이 가능하다.

이 실시예 3에 의해, 게이트 구비 다위상 발진기(2)가 연속 클록 발생 회 로(4)의 연속 클록에 비해서 주파수 편차를 가지고 있는 경우에도, 입력 데이터 위상 검출 회로(1)와, 주파수 제어 신호에 따라 연속 클록에 동기한 클록을 발진하는 게이트 구비 다위상 발진기(2)와, N 위상 데이터 식별 재생 회로(3)와, 연속 클록 발생 회로(4)와, 연속 클록 동기 회로(5)와, 위상 선택기(6)와, 연속 클록 발생 회로(4)에 의해 발생된 연속 클록의 동기 정보를 주파수 제어 신호로서 출력하는 주파수·위상 동기 회로(8)를 마련함으로써 안정적인 주파수 발진 클록으로 입력 데이터로부터 고속으로 최적 식별 위상으로써 식별된 데이터를 재생해서, 기준 클록에 동기한 데이터를 출력하는 것이 가능해진다.

Claims

입력 데이터에 동기한 신호를 게이트 신호로서 상기 입력 데이터로부터 추출하여 출력하는 입력 데이터 위상 검출 회로와,

상기 입력 데이터 위상 검출 회로로부터 출력된 게이트 신호에 위상 동기하여, 상기 입력 데이터의 비트폭을 N 분할한 N 위상의 클록을 발진하는 게이트 구비 N 위상 발진기와,

상기 게이트 구비 N 위상 발진기로부터 출력된 N 위상의 클록을 이용해서 상기 입력 데이터를 각각 샘플링하고, 이 샘플링한 데이터를 출력하는 N 개의 데이터 식별 재생 회로와,

기준 클록인 연속 클록을 발생하는 연속 클록 발생 회로와,

상기 N 개의 데이터 식별 재생 회로로부터 출력된 샘플링 데이터를, 상기 연속 클록 발생 회로로부터 출력된 연속 클록에 각각 동기시켜 위상 동기 데이터로서 출력하는 N 개의 연속 클록 동기 회로와,

상기 N 개의 연속 클록 동기 회로로부터 출력된 위상 동기 데이터로부터, 상기 입력 데이터에 대해서 가장 위상 여유가 있는 최적 식별 위상을 갖는 위상 동기 데이터를 선택하여, 재생 데이터로서 출력하는 위상 선택기

를 구비하고,

상기 위상 선택기는, 상기 위상 동기 데이터에 대해서, 정상으로 샘플링할 수 없는 미정(undefined)의 위상으로부터 위상차가 최대인 위상을 선택하는 위상 선택 동작을 복수 사이클 반복하고, 위상차가 최대인 위상 중, 위상차가 최대인 위상으로서 선택되는 회수가 가장 많은 위상에 대응하는 위상 동기 데이터를 선택하여, 재생 데이터로서 출력하는

데이터 재생 회로.
제 1 항에 있어서,

상기 입력 데이터에 포함되는 고정 비트 패턴과, 미리 유지하고 있는 참조 패턴이 일치하면 리셋 신호를 출력하는 입력 패턴 검출 회로를 더 구비하고,

상기 N 개의 연속 클록 동기 회로는 상기 리셋 신호를 입력하면 선입 선출 방식으로 상기 샘플링 데이터를 축적하는 동작을 각각 시작하는

데이터 재생 회로.
제 1 항에 있어서,

상기 연속 클록 발생 회로에 의해 발생된 연속 클록의 동기 정보를 주파수 제어 신호로서 출력하는 주파수·위상 동기 회로를 더 구비하고,

상기 게이트 구비 N 위상 발진기는 상기 주파수 제어 신호에 따라 상기 연속 클록에 동기한 클록을 발진하는

데이터 재생 회로.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 입력 데이터 위상 검출 회로는 상기 입력 데이터의 상승 위상 혹은 하강 위상에 동기한 게이트 신호를 생성하고,

상기 게이트 신호 중 논리 L이 되는 구간은 상기 게이트 구비 N 위상 발진기에 의해 발진된 클록의 반주기보다 짧은

데이터 재생 회로.
제 1 항에 있어서,

상기 게이트 구비 다위상 발진기는, 상기 게이트 신호의 상승을 트리거로 해서, 상기 게이트 신호의 논리 H의 구간에서, 상기 입력 데이터의 비트폭/N만큼 상대적으로 어긋난 지연 시간으로 N 위상의 클록을 발진하는 데이터 재생 회로.
제 1 항에 있어서,

상기 N 개의 데이터 식별 재생 회로는 상기 클록을 샘플링 클록으로서 입력하고, 상기 클록의 상승 에지에 동기한 상기 입력 데이터의 샘플링 결과인 샘플링 데이터를 각각 출력하는 데이터 재생 회로.
제 1 항에 있어서,

상기 N 개의 연속 클록 동기 회로는 각각 선입 선출 방식으로 상기 샘플링 데이터를 축적하며, 상기 연속 클록에 동기시켜서 위상 동기 데이터로서 각각 출력하는 데이터 재생 회로.
삭제
제 2 항에 있어서,

상기 N 개의 연속 클록 동기 회로는, 각각 상기 리셋 신호가 입력되면, 선입 선출 방식으로 상기 샘플링 데이터의 축적을 시작하고, 상기 연속 클록에 동기시켜 위상 동기 데이터로서 각각 출력하는 데이터 재생 회로.
제 3 항에 있어서,

상기 주파수·위상 동기 회로는

상기 게이트 구비 N 위상 발진기와 동일한 회로 구성을 가지고, 상기 게이트 구비 다위상 발진기와 동일한 발진 주파수를 갖는 게이트 구비 발진기와,

상기 게이트 구비 발진기로부터 출력된 클록의 주파수·위상과, 상기 연속 클록 발생 회로로부터 출력된 연속 클록의 주파수·위상과의 오차를 검출하고, 오차 신호를 주파수 제어 신호로서 출력하는 주파수·위상 비교기를 갖는

데이터 재생 회로.
제 10 항에 있어서,

상기 게이트 구비 다위상 발진기는,

링형 발진 회로로 구성되고,

상기 주파수 제어 신호에 의해 지연량이 임의로 제어되는 N 개의 지연 소자와,

상기 N 개의 지연 소자의 출력 및 상기 게이트 신호의 논리곱을 출력하는 게이팅 회로

를 포함하되,

상기 게이팅 회로의 N 개의 출력이, 각각 상대적인 위상차를 갖는 N 위상의 클록에 상당하는

데이터 재생 회로.