TW200529375A - Method for integration of silicide contacts and silicide gate metals - Google Patents

Method for integration of silicide contacts and silicide gate metals Download PDF

Info

Publication number
TW200529375A
TW200529375A TW093134667A TW93134667A TW200529375A TW 200529375 A TW200529375 A TW 200529375A TW 093134667 A TW093134667 A TW 093134667A TW 93134667 A TW93134667 A TW 93134667A TW 200529375 A TW200529375 A TW 200529375A
Authority
TW
Taiwan
Prior art keywords
metal
layer
gate
containing layer
silicide
Prior art date
Application number
TW093134667A
Other languages
English (en)
Other versions
TWI321831B (en
Inventor
Cabral, Jr
Jakub T Kedzierski
Victor Ku
Christian Lavioe
Vijay Narayanan
An L Steegen
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200529375A publication Critical patent/TW200529375A/zh
Application granted granted Critical
Publication of TWI321831B publication Critical patent/TWI321831B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172Manufacturing their gate conductors
    • H10D84/0174Manufacturing their gate conductors the gate conductors being silicided
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200529375 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種在半導體基板上製造電路元件的 方法,尤其關於一種用以形成石夕化物接觸以及石夕化金屬閘 極的互補式金氧半導體(CMOS)電晶體的製造方法。 【先前技術】 先前技術已證實在傳統的CMOS電晶體製程中,金屬閘 極的整合有其困難度。在進行源極/汲極接面的活化退火 所需要的高溫製程中,絕大部分的金屬閘極材料會與閘極 介電層反應。為因應金屬閘極堆疊免於遭受高溫退火製程 的需求,因而開發出「閘極最後製造(gatelast)」或「替 代閘極(replacement gate)」製程,其中閘極堆疊為最後 製造,而且在之後的製程中將溫度維持在5〇〇。〇以下。雖 然習知的替代閘極製程增加了金屬閘極所可以選用的材 料種類,卻也增加了製程複雜度及成本。 同一受讓人於2002年11月20日所申請的美國專利申 請案號10/300,165中,描述一種在傳統的CMOS電晶體製程 中,形成一金屬閘極石夕化物的方法,其中並未使用到「替 代閘極」的製程。在該替代方法中,減少了所需增加的製 程步驟數目,因此使製程複雜度維持在最低並降低成本。
4 旧 M/04132TW 200529375 避免使用「替代閘極」製程是個很大的優點。而‘165 =案中的替代方法的第二個優點是:可以藉由標準的物 理氣相沉積⑽)來沉積金屬,⑽成雜金屬間極。 由於在I65申請案中,金屬不是直接沉積在閘極介電層 上’就不需要化學氣相沉積(CVD )或是原子層沉積(ALD ), 如此就可藉由避免使用電漿而減少對閘極介電層的傷害。 /另一個優點是在形成矽化金屬閘極之後,可以很容易 地形成閘極介電層的保護層。用傳統的爐管退火製程,氫 氣輕易擴散穿過矽化物可以形成保護層。 目前的CMOS技術使用矽化物作為源極/汲極以及元件 的閘極區域的鋪。目前所使用的低阻抗和低接觸阻抗的 矽化物有C54相位(C54 phase)的TiSh、CoSi2以及NiSi。 這三種矽化物都以自行對準矽化製程(也就是「sal icide」 製私)整合。這樣的製程包含毯覆式沉積具有帽蓋層(例 如TiN、鈦或鎢)的金屬(Ti、⑺或則);在第一低溫下 退火以形成第一矽化物相位(也就是(:49相位的TiSi2、 CoSh或NiSi),選擇性地濕蝕刻帽蓋層及不與矽接觸的未 反應金屬,以及在第二較高溫度,退火以形成低阻抗金屬 石夕化物相位(C54相位的TiSi2或CoSh)等製程所組成。對 於低阻抗的NiSi,則無須第二退火。 另一種形成矽化鎳的方法是在第一退火時,形成富含 金屬的矽化鎳,接著在第二退火時形成NiSi。這樣特殊的
4IBM/04132TW -7- 200529375 石夕化物的優點是該些製程皆可以自行對準製程來進行,因 此避免額外的微影步驟。 由上可知,仍需要一種整合方法可使矽化物接觸到源 極/汲極區域以及閘極區域,並且可整合金屬矽化物閘 極。此外’亦需要一種整合方法使多樣的石夕化物相位或是 石夕化物類型,可作為閘極金屬及接觸。 【發明内容】 本發明提供一CMOS石夕化金屬整合方法,使得石夕化物接 觸(汲極/源極和閘極)及金屬矽化物閘極使用自行對準 衣私(自行對準石夕化製程),以及一道或多道微影製程整 合。本發明的整合方法使製造包含矽化物接觸和矽化物閘 極金屬的QI0S結構的複雜度以及成本減少到最低。 、本發明的整合方法亦允許在半導體基板上,沉積兩種 或更多種不同厚度的金屬,使得在一些CMOS電晶體上可以 形成較薄的矽化金屬,並且用於形成閘極接觸,同時在其 他的CMOS電晶體上可以形成較厚的石夕化金屬,並且用於& 成金屬矽化物閘極。本發明的整合方法也可以藉由改變金 屬沉積的厚度,而形成金屬閘極時有不同數量的金屬,因 而形成多種相位的金屬石夕化物閘極。
4IBM/04132TW 200529375 本發明的另一項優點是整合方法可以形成多種矽化 物類型的接觸以及金屬矽化物閘極。 不同相位的例子為··藉由改變Ni的厚度,使得一些金 屬石夕化物閘極可具有富含金屬的相位(metal rich phase) ’而其他的則只有NiSi相位。不同矽化物類型的例 子為^CoSi2可以作為連接到一些元件的接觸,而該些閘極 為大量摻雜的多晶矽,並且在上方有矽化物接觸,而且在 其他的元件中可以使用NiSi作為金屬矽化物閘極,並消耗 所有的閘極多晶石夕。 ^發明方法始於提供一平坦化結構,其包含位於一基 ,頂端的複數個圖案化多晶矽閘極區域。裸露各圖案化多 晶石夕閘極區域的上表面,亦即多晶糊極導體的上表面。 在初始的結構中,每個⑽s電晶體都包含多晶㈣極區域 以及矽化源極/汲極區域。 ㈣f提,上述的結構後,在包含每個圖案化多晶矽閘極 $或$稞路上表面的平坦化結構上,沉積 層和弟i蓋層的第一雙層結構。 弟以屬 露出 住 之後,在該結構上,形成包含第二含金 屬層和第二帽
4IBM/04132TW 200529375 蓋層的第二雙層。第二含金屬層直接形成在裸露的多晶矽 閘極上。 根據第一和第二含金屬層的厚度,以及使用於該些層 中的金屬類型’可以描緣出最終的閘極結構。因此不同的 石夕化物類型以及相位,可作為連接到多晶矽和金屬閘極的 閘極接觸。 接著進行自行對準矽化製程,使得第一和第二含金屬 層和下面的含矽材料進行反應,如此接下來就可形成矽化 物閘極接觸以及金屬石夕化物閘極。 【實施方式】 圖1至圖5係顯示本發明之半導體QJ0S結構在不同階 段的剖面圖。雖然圖式顯示兩個多晶矽閘極(也就是包括 P型場效電晶體(pFET )以及η型場效電晶體(nFET )的CM〇s 電晶體結構),但是本發明並不限於多晶㈣極的數目。 此外,本發明的整合製程適用於任何數目的多晶石夕間極。 因此,單-個半導體結構中可能會出現複數個多晶砍閉 請注意圖1至圖5說明係根據本發明的一個可 ^列庶其中第—含金屬層係為用於形成魏金屬閘極接觸 的薄層,而第二含金屬層係為較厚的層,其係用於形3
4IBM/04132TW -10- 200529375 屬f化物開極。來然以此實施例作為說明,但是本發明可 =猎由^ ?在每個雙層上的金屬厚度及種^而變 石刚麵物的鶴嶋觸以及 圖1顯示用於本發明之初始平坦化結構。而圖丨所示之 化結構包含半導體基板1G,其具有隔離區額和 極接觸26形成於其中。本發明之初始平坦化 ^構亦包含位於半導體基板1G上方的數侧案化多晶石夕 閉極區域18,每個區域包含—間極介電層14以及一多晶矽 間極導體16。每侧案化多晶侧極區域18亦至 ,隙壁彡成於其每侧壁上。在赋巾 隙壁22與24。 β e 平^化結構亦包含平坦化堆疊28,其包含第一介電層 30以及第二介電層32,係位於半導體基板1()上方且相鄰於 圖案化多晶矽閘極區域18的區域。第二介電層32包含一上 表面,係與各圖案化多晶矽閘極區域18(也就是每個多晶 石夕閘極導體層16)的上表面共平面。 酋圖1所顯示的初始結構的半導體基板10可以是任何半 導體材料,例如但不限於·· Si、Ge、SiGe、Sic、SiGeC、 63’八3、11^、11^以及所有其他111/7族化合物半導 ,。半導體基板l〇也可以是層疊的半⑽例如Si/SiGe、 絕緣層上矽(soi)、或絕緣層上矽鍺(SG0I)的結構。在
4IBM/04132TW -11 - 200529375 雜的或θ 半導體基板1G可以是轉雜的、未經摻 …、或疋/、有!备雜或未經摻雜區域於其中。 而 夫考考ΐ號lla為第—摻雜區(n—或13—), 多考軚號lib為弟二摻雜區(n—或贮) 2區可以是相同的,或者是有不_導電:這此 摻雜的區域通稱為「井」。 、二/1 可域1^接著形成至半導體基板10中。隔離區域12 i 綠隔祕域,或是魏化隔離區 離區域是藉由眾所皆知的傳統淺溝渠絕緣製 成。例如·微影、侧以及用淺溝渠絕緣材料填塞 ϊί^ 3成淺溝渠隔離區域。在填塞淺溝渠前,可選 ϊίίΐ夂溝中形成襯層,在填塞淺溝渠後,可以進行緻 ϋϊ ’而平坦化製程也可以在填塞淺溝渠後進行。場 乳化區域可以個習知的區域魏化製程來形成。 在半導體基板1G巾形成隔離區域12後,如果閘極介電 ,14是沉積的介電層,職介電層係形成在包含半導體基 板10:)及隔離區域丨2頂部的整傭構表面。間極介電層14 I以藉e由例如:氧化、氮化或是氧氮化的熱成長製程來形 成。選替地,閘極介電層14可利用例如化學氣相沉積 (CVD )、電漿輔助化學氣相沉積(plasma_assi对⑼CVD)、 原子層沉積(ALD)、蒸鍍、反應性濺鍍、化學溶液沉積或
4IBM/04132TW -12- 200529375 其他沉積的製程。閘極介電層14也可以細上述製组 合來形成。 、 間,;I電層14是由絕緣材料組成,包含但不限於··氧 化,> 氮化物、氧氮化物及/或發酸鹽類(silicate)。於 =實施例巾,祕介電層14較佳是由氧錄、喊,例如·· i〇2 Hf〇2、Zr〇2、AI2O3、Ti〇2、La2〇3、SrTi〇3、LaAl〇3及 /、混合物,並包含添加石夕和氮。 閘極介電層14的實體厚度也許有不同,不過一般閘極 ^電層14的厚度是約〇· 5至約1〇nm,更典型的厚度是約〇 5 至約3ηηι。 ' 一形成閘極介電層14後,利用已知的沉積步驟,例如物 ,氣相沉積(PVD)、化學氣相沉積(GVD)或是蒸鑛,形 成一毯覆式多晶石夕(polySi)層16於閘極介電層14上。毯覆 式多晶矽層16可經摻雜或是未摻雜。若是經摻雜的,可使 ,原址(in-situ)摻雜沉積製程來形成。選替地,摻雜 夕晶矽層16可用沉積、離子植入及退火形成。 摻雜多糾層16將會改變卿成的魏物閘極的功 函。可以用來摻雜的離子包含砷(As)、磷(p)、硼(β)、 銻(Sb)、鉍(Bi)、銦(in)、鋁(Α1)、鉈(Τ1)、鎵(Ga)或並 ,合物。在本發明的這個階段所沉積的多晶矽層丨6的厚 度,也就是高度,會隨著所使用的沉積製程而改變。一般
4 旧 M/04132TW -13- 200529375 而言’多晶石夕層16的垂直高度約為2〇至約180 nm,更典型 的厚度是約為40至約150 nm。 接著以微影和蝕刻圖案化毯覆式多晶矽層16 (以及選 擇性地圖案化閘極介電層14),以形成圖案化多晶矽閘極 區,18。圖案化多晶矽閘極區域18可以有相同的尺寸,也 就是長度,或者是可以有不同的尺寸以增進元件的性能。 微影步驟包含塗佈一光阻層在毯覆式沉積的多晶矽層16 =上^面,於所要圖案的放射線中使光阻曝光,並且使用 習知光阻顯影劑顯影經曝光的光阻。然後利用乾蝕刻製 ,,將光阻上的圖案轉移到毯覆式多晶矽層16上。在蝕刻 凡^後,移除圖案化的光阻。在一些實施例中,在形成光 阻則’會先形成硬遮罩,且用於圖案化毯覆式多晶矽層16。 利制本發明中形成多晶"^閘極區域18的合適紐 二二二::但不限於:反應性離子侧、離子束侧、 =雷射溶餘〇贈ablati〇n) °典型所使用的 於下層的祕介電層14有選擇性,因此 =個,刻步驟—般不會移除間極介電層14。不過在一些實 _可以用來移除部分未被咖^ 曰曰夕閘極區域18所保護住的閘極介電層14。 接著 ε域咖=少—間隙壁20形成在每個圖案化多晶石夕閘極
4IBM/04132TW -14- 200529375 在圖式 呈有^ 财第—寬度的第—_壁22以及 第ί;=j隙壁24的結構’其中第-寬度小於 在其他的實施财, 時第-第:2:=
Si〇2所組成,而第二間隙壁是由所組成。 、及極度必财触,使得之後卿成的源極/ /古木物接觸不會魏多晶㈣極導體層丨6邊緣下 的nj晶體的通道區。—般而言,當間隙壁在底部 源猶極魏物接觸不會 形成間隙壁之後,源極/汲極擴散區域(未於圖中特 別標明)形胁基板巾。祕/祕擴散區域顧離子植 入以及退火的步驟形成。退火的步驟是用以活化之前植入 步驟中所植人的摻雜質。離子植人以及退火 此技術人士所了解。 …
4 旧 M/04132TW -15- 200529375 部份接介電層14的裸露 =,驟;上 心接著,利用自行對準石夕化製程形成源極/汲極石夕化物 接觸26,其包含在半導體基板10包括源極/没極擴散區域 的裸露表面沉積金屬的步驟;第_退火以形成金屬石夕化 選擇性地蝕刻任何未反應的金屬;以及視需要進行 =二退火。絕緣帽蓋層可以置於多晶矽閘極區域16的頂 端’以避免在源極/汲極石夕化步驟中造成閘極的矽化。 當半導體基板10並不包含矽時,可以在半導體基板10 的裸露表面成長初一層矽(未示於圖中),然後用於形成 源極/没極矽化物接觸26上。 用來形成源極/汲極矽化物接觸26的金屬包含任何可 以和矽反應形成金屬矽化物的金屬材料。這樣的金屬材料 的例子包含但不限於:鈦(Ti)、鈕(Ta)、鎢(W)、鈷(Co)、 鎳(Ni)、鉑(Pt)、鈀(pd)以及其合金。在一個實施例中, 錄是較佳的金屬材料。而在這樣的實施例中,就必須要進
4IBM/04132TW -16 - 200529375 這例中,鎳或是銘是較佳的金屬 、樣的貝爾’-般就無須進行帛二退火。 積,用屬賤Hi ΐ 傳統的沉積步驟來進行沉 ί鑛她積、驗、姆溶液沉積、 一弟二退火通常是在餘第二社的溫度下 而吕’士苐-退火步驟是在大約30(rc至約60(rc的溫产下, 巧”加溫區域或是不同的升溫和降温的循“進 ====== 下,,二退火則是在大觸此至大約卿。^^^ 進行連縯的加溫區域或是不同的升溫和降溫的循環。更佳 /的情^是,第二退火是在大約650它至75〇。〇的溫度下進 行。第二退火一般會將高阻抗的矽化物轉換為低阻&的矽 化物相位。 ^自行對準石夕化物退火是在氣態的氛圍下進行,例如於 氛(He)、氬(Ar)、氮(NO或是其他形成氣體。源極/汲極矽 化接觸退火步驟可以使用不同的氛圍,或是在相同的氛圍 下進行退火步驟。例如:He可以使用於這兩種退火步驟, 或是在第一退火步驟使用He,而在第二退火步驟使用形成 氣體。
4IBM/04132TW -17- 200529375 庙八似彳步職含任何可喊抛地移除未反 的般钱刻步驟。例如使用碰和過氧化氫溶液的 濕姓刻。 然後’形成圖案化介電層堆疊28,其包含第一 ,及^介電層32。第一介電層3G作祕刻的終止層: ί層=為層間介電層。圖案化介電層堆疊28中
Utr電層是由不同的介電材料所組成,例如: 虱化物、氮化物及氮氧化物。 在本發明的一個實施例中,介電声 入 是由第二咖2是;“ 所不,圖案化介電層堆疊28覆蓋了 ㈡ 没鱗化_,聽料 特別是裸露的上表面為多'晶“ 第一介電層30和第二介電厣奶9 、 沉積製程所形成。可用於形成介n目同或不同的 32的適當沉積製程包含但不限於:f $ $介電層3〇和 沉積、物理氣相沉積、化學溶犯目、’儿積、原子層 ,積製程。在平坦化之前的介電〜二 J不同’但是其厚度必須要高於多二
4IBM/04132TW -18 - 200529375 在形成第一和第二介電層後,第二介電層32以一般的 平坦化製程平坦化,例如使用化學機械研磨及/或碾磨 (grinding) 〇 接著例如圖2所示,第一雙層34形成於圖丨所示的整個 結構上。第二雙層34包括第一含金屬層36及第一帽蓋層 38。如圖2所示,第一含金屬層36先形成,之後再形成第 一帽蓋層38。根據第一含金屬層36的厚度,第一含金屬層 36在本發明中可用以形成矽化物閘極接觸或是矽化金屬 閘極。 第一雙層34的第一含金屬層36是由任何可以與多晶 矽反應形成金屬矽化物的金屬材料所組成。這樣的金屬材 料包含但不限於:鎳(Ni)、鈷(Co)、鉑(Pt)、鈦(Ti)、鎢 (W)、銦(Mo)、组(Ta)及其合金。這些金屬的堆疊也可以 作為第一含金屬層36。在這些各種金屬中,較佳使用鈷和 鎳0 在本發明的一些實施例中,第一含金屬層36所包含的 金屬可以包含強化金屬矽化物形成的合金添加物。可使用 於本發明的合金添加物包含如:碳(C)、鋁(A1)、鈦(Ti)、 釩(V)、鉻(Cr)、錳(Μη)、鐵(Fe)、鈷(Co)、鎳(Ni)、銅 (Cu)、鍺(Ge)、鍅(Zr)、鈮(Nb)、鉬(Mo)、釕(Ru)、铑(Rh)、 鈀(Pd)、銀(Ag)、銦(In)、錫(Sn)、铪(Hf)、鈕(Ta)、鎢 (W)、銖(Re)、銥(Ir)、鉑(Ρΐ)或其混合物,但前提是合
4IBM/04132TW -19- 200529375 加物時,其!通;==二不百同分:使用合金添 膜,,弟—雙層34的第—含金屬層36為-薄 至^m。在本發明的其他的實施^ =?層36為-厚層,其厚度通常是約5至約I ; 典型的厚度是約10至約60咖。 更 積制的第一含金屬層36是利用任何習知的沉 例如:_、化學氣相沉積、驗、化學溶 液/儿積、電鍍或是類似的製程。 笔2 5層34中形成於第—含金屬層36上方的第-帽 含ΐ何可避免氧氣進人下方用以形成石夕化物的 至、材料。這樣的帽蓋層可使用例如:TiN、W戋Ti。一 般第一帽蓋層38的厚度係約5至約5〇nm,更典型是約1〇至 =5nmi第Γ帽1層38通常是以習知的沉積製程所形成, 例如·物理氣相沉積或是化學氣相沉積。 、接下來將光阻施加於圖2所示的結構,而光阻接著經 ,^過,’以形成圖案化光阻仙(請參照圖3),暴露出 復ΐ於!員選的圖案化多晶石夕閘極20的第一雙層34部份,並 護其他圖案化多轉_2()。所露出的覆蓋於預選 的圖木化多㈣閘極的材料,也就是第_雙層34,接著被
4IBM/04132TW -20- 200529375 個預選的多晶矽閘極2°的至少含多晶矽的 移除位於其蓋層38的部分领^ -帽以臟燦程進行,其選擇性地移除第 且备二ΘΛ路出的區域,以及其下的第—含金屬層邪,並 二二訂方多祕閘極16以及第二介電層的表面。舉 沾^兄’祕難程使用祕刻劑包含:2G份祕〇、⑽ ί』二及,f。應注意濕蝕刻製程應選擇性地移除 ίίΪϋΐ盍層以及移除下方的第一含金屬層36,卻 不曰對於圖案化光阻40造成破壞。 圖3顯示在濕蝕刻製程後的結構。在圖式的結構中, 預選的多晶補極2〇的含多晶絲面被露出,而其他的閉 極區域被覆蓋的圖案化光阻4〇所保護住。 二在其他未繪不的選替實施例中,於光阻形成於該結構 月(J,低溫氧化層(LT0)形成於第一帽蓋層38上。微影圖 案化光阻後,以氫氟酸濕餘刻將LT〇自裸露的預選多晶石夕 閘極區域移除。光阻移除後,LT0作為硬遮罩,以利用濕 蝕刻或反應性離子蝕刻移除裸露的第一帽蓋層38和下方' 的第一含金屬層36。
4IBM/04132TW -21 - 200529375 %的=裸露的第—帽蓋層38以及下方的第—含全屬声 "心的白知剝離製程移除圖案化光阻40或是LT0。 ξξξ 示在圖3的結構上再形成第二雙層42後的結 構。弟一一又層42包含第二含金屬層44及第二帽蓋層46。如 圖4所,示,成第二含金屬層44 ,接著形成第二帽蓋層 46。第二含金屬層44可在本發明中可驗形成魏物間極 接觸或是矽化金屬閘極。 第二雙層42的第二含金屬層44是由任何可與多晶矽 反應形成金屬石夕化物的金屬材料所組成。第二含金屬層44 可以由和第一含金屬層3 6相同或是不同的金屬材料所組 成。可用於第二含金屬層44的金屬材料的例子,包含但不 限於:Ni、Co、Pt、Ti、W、Mo、Ta或其合金。本發明亦 可考慮這些金屬的堆疊,以作為第二含金屬層44。這些各 種金屬中,較佳是以钻或錄作為第二含金屬層44。 在本發明的一些實施例中,第二含金屬層44中所包含 的金屬,可包含足以強化金屬矽化物形成的合金添加物。
4IBM/04132TW -22- 200529375 可使用於本發明的合金添加物例如:c、M、Ti、v、Cr、
Mn ' Fe ' Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、
Iji、Sn、Hf、Ta、w、Re、Ir、Pt或是其混合物,但前提 是合金添加物和第二含金屬層44中的金屬不同。使用合金 添加物時’其量通常是0.1到50分子百分比。 在本發明的一實施例中,第二含金屬層44的厚度大於 地二含,屬層36的厚度。在該實施例中,第二含金屬層44 的厚度是大約5至約l〇〇nm,更典型是約1〇至約6〇nm。 鲁 ^在本發明的另一實施例中,第二含金屬層44的厚度小 ,弟一含金屬層36的厚度。在該實施例中,第二含金屬層 44的厚度是大約5至約15nm,更典型是約8至約12nm。 所卜明的再一實施例中,第二含金屬層44的厚度實 貝上寺於第一含金屬層36的厚度。 如含ίΐ”是利用任何習知沉積製程形成,例 是類似的:積、蒸鑛、化學溶液沉積、麵 第二雙層42巾的第二帽蓋層46包含任何可避免氧氣 例2方金屬Λ材料。這樣的帽蓋層的 1 般弟—帽蓋層46的厚度係為約5
4IBM/04132TW -23- 200529375 至約50nm,更典型是約10至約25nm。第二帽蓋層46通常是 以習知的沉積製程所形成,例如··物理氣相沉積或是化學 氣相沉積。 在本發明的一個實施例中,圖3至圖5中所示的製程步 驟可以重複數次’以形成多種石夕化物種類或相位,以作為 閘極接觸以及金屬矽化物閘極。若是使用不同的矽化物種 類,必須要注意退火的溫度以及退熱溫度可能會不同。 圖5顯示在其中一個圖案化多晶矽閘極上方形成矽化 物接觸48,以及形成金屬矽化物閘極50後的(1〇3元件。特 別是圖5所示的矽化物係以自行對準矽化製程形成,其包 含以足以形成金屬矽化物的第一溫度所進行的第一退 火;選擇性蝕刻以移除未反應的金屬以及帽蓋層;以及 視需要可選擇進行足以形成最低可能阻抗的矽化物相位 的第二溫度進行的第二退火。 一第^退火通常是在低於第二退火的溫度下進行。一般 而^,第一退火步驟是在大約30(rc至6〇〇。(:的溫度下,以 連續的加溫區域或是*_升溫和降溫_縣進行,如 此可能會也可能不會軸高阻抗的魏物她的材料。較 佳的,況是第-退火在大簡(^至大奶阶溫度下進 打^二退火則是在大删Qt^A_Gt:溫度下,進行 妓不@的升溫和降溫的循環。較佳的情 況疋,弟―退火是在大觸叱錢叱的溫度下進行❶第
4 旧 M/04132TW -24- 200529375 一退火一般會將高阻抗的石夕化物轉變為低阻抗的石夕化物 相位。自行對準矽化物退火是在氣態的氛圍下進行,例 如· He、Ar、N2或是其他形成氣體。可以在第一次和第二 退火中使用相同或是不同的氛圍。 人在自行對準矽化物製程中使用的選擇性蝕刻步驟包 =任何可峨結構上移除未反應金屬以及帽蓋層的侧 ^^^選擇_製程包含:使用硫酸和過氧化 然’雖然本發明已以較佳實施例揭露如上, 本發明^袖本發明,任何熟習此技藝者,在不脫離 本發咖’ #可作各種之更軸潤飾,因此 準。’、遵軌圍當視後附之申請專利範圍所界定者為
4 旧 M/04132TW -25 200529375 【圖式簡單說明】 圖1係一剖面示意圖,顯示初始平坦化結構包含複數 個具有矽化源極/汲極的多晶矽閘極區域。 係一剖面示意圖,顯示於圖丨之結構包含第一雙 層,”包含第一含金屬層以及第一帽蓋層。 奉剖面示意圖,顯示於圖2的結構在選擇性地圖 /、 又“後,暴露出預選的圖案化多晶矽閘極區域。 圖5係一剖面示意圖, 形成矽化物接觸和閘極後的冓進仃自行對準矽化製程以 【主要元件符號說明】 10 半導體基板 lib 第二摻雜區 14 閘極介電層 18 多晶矽閘極區域 26 源極/汲極接觸 30 第一介電層 34 第一雙層 38 第一帽蓋層 42 第二雙層
Ua第一摻雜區 12 隔離區域 16多晶發層 20、22、24間隙壁 28堆疊 32第二介電層 36第一含金屬層 光阻 44第二含金屬層
4IBM/04132TW -26 ^ 200529375 矽化物接觸 46第二帽蓋層 48 50金屬矽化物閘極
4 旧 M/04132TW -27-

Claims (1)

  1. 200529375 十、申請專利範圍·· 提供一平坦化結構,包含複數個圖案化多 1. -種形成互補式金氧半導體(CM〇s)結構的方法,包含:
    第-含金屬層的—第—雙層,該第一含 金屬層與每一圖 晶矽上表面接觸; 圖案化多晶石夕閘極區域的該裸露的含多 ^案化該第-雙層,以提供—圖案化結構,其中該 弟一雙層自複數個預選的圖案化多晶閘極區域移除; 形成-第二雙層,包含覆蓋該圖案化結構的二 ,j層’該第二含金屬層和各預選賴案化多晶石夕間 極區域的一裸露的含多晶矽上表面接觸;以及 進行一自行對準矽化製程,俾將該第一和該第二含 金屬層轉化為金屬矽化物。 2.=請求項1所述之方法,射該提供平坦化結構的步驟 包含: 在该基板上形成複數個圖案化多晶矽閘極區域; 在基板中形成該矽化源極/汲極接觸; 形成-介電層堆疊,包含-第—介電層和一第二介 電層,於該基板以及該圖案化多晶石夕閘極區域上;以及 4IBM/04132TW -28- 200529375 平坦化該第二介電層。 石夕閘極區域下方。 6·如請求項5所述之方法,其巾鮮晶洲極導係以選自 砷(As)、磷(P)、石朋(B)、銻(Sb)、錢(Bi)、銦(ιη)、銘 (A1)、鉈(T1)、鎵(Ga)及其混合物之一摻雜質加以摻雜。 7·如請求項1所述之方法,其中該矽化源極/汲極區域係以 自行對準矽化製程形成,其包含: 沉積一金屬於該基板中之經活化的源極/;:及極區域 上; 一第一退火製程,以形成一金屬矽化物; 選擇性地蝕刻未經反應的金屬;以及 可選用地執行一第二退火。 4 旧 M/04132TW -29- 200529375 8·如請求項7所述之方法,其中該金屬係選自:鈦(Ti)、 组(Ta)、鎢(W)、钻(Co)、鎳(Ni)、翻(Pt)、把(Pd)及 其合金所組成之群組。 9·如請求項7所述之方法,其中該第一退火製程係在大約 300 C到約600 C的溫度下於氦氣、氬氣、氮氣或其他形 成氣體中進行。 10·如請求項7所述之方法,其中該可選用地第二退火製程 係在大約600°C到約800°C的溫度下於氦氣、氬氣、氮氣 或其他形成氣體中進行。 11·如請求項1所述之方法,其中該第一含金屬層包含一金 屬係選自鎳(Ni)、鈷(Co)、鉑(Pt)、鈦(Ti)、鎢(W)、 錮(Mo)、组(Ta)及其合金所組成的群組。 12·如請求項11所述之方法,其中該第一含金屬層包含鈷或 鎳0 13·如請求項11所述之方法,其中該第一含金屬層更包含一 合金添加物。 4IBM/04132TW -30- 200529375 14.如請求項13所述之方法,其中該合金添加物係選自:唆 (C)、銘(A1)、鈦(Ti)、鈒(V)、鉻(Cr)、錳(Μη)、鐵(Fe)、 銘(Co)、錄(Ni)、銅(Cu)、錯(Ge)、錯(Zr)、銳(Nb)、 鉬(Mo)、釕(Ru)、铑(Rh)、鈀(Pd)、銀(Ag)、銦(In)、 錫(Sn)、铪(Hf)、鈕(Ta)、鎢(W)、銖(Re)、銥(Ir)、 銘(Ρΐ)及其混合物所組成之群組。 15·如請求項1所述之方法,其中該第一含金屬層係用於形 成矽化物閘極接觸。 y 16·如請求項1所述之方法,其中該第一含金屬層係用於形 成金屬矽化物閘極。 17·如請求項1所述之方法,其中該圖案化製程包括微影及 姓刻。 18·如請求項1所述之方法,其中該第二含金屬層包含一金 屬係選自:鎳、鈷、鉑、鈦、鎢、鉬、组及其合金 成之群組。 … 19.如請求項18所述之方法,其中該第二含金屬層包含銘或 鎳0 一 4IBM/04132TW -31 - 200529375 20·如請求項18所述之方法,其中該第二含金屬層更包含— 合金添加物。 21·:^請求項20所述之方法,其中該合金添加物係選自· 碳、鋁、鈦、釩、鉻、錳、鐵、鈷、鎳、銅、鍺、龢·、 鈮、鉬、釕、铑、鈀、銀、銦、錫、铪、鈕、鎢、^ 銥、鉑及其混合物所組成之群組。 、#、 形 22.如請求項1所述之方法,其中該第二含金屬層 成石夕化物閘極接觸。 、 形 24·如請求項1所述之方法,其巾該自行對準魏製程包人· 一第一退火製程以形成一金屬矽化物; 3· 選擇性地蝕刻未經反應的金屬;以及 可選用地進行一第二退火。 25·如請求項24所述之方法,其中該第一退 碰 rK二:、 、 ^ 、氬、^氣或其^ 在大約 形成氣 4IBM/04132TW -32- 200529375 26.如請求項24所述之方法,其中該第一退火製程係在大約 600°C到約800°C的溫度下於氦氣、氬氣、氮氣或其他形 成氣體中進行。 4 旧 M/04132TW -33-
TW093134667A 2003-12-02 2004-11-12 Method for integration of silicide contacts and silicide gate metals TWI321831B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/725,851 US6927117B2 (en) 2003-12-02 2003-12-02 Method for integration of silicide contacts and silicide gate metals

Publications (2)

Publication Number Publication Date
TW200529375A true TW200529375A (en) 2005-09-01
TWI321831B TWI321831B (en) 2010-03-11

Family

ID=34620373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093134667A TWI321831B (en) 2003-12-02 2004-11-12 Method for integration of silicide contacts and silicide gate metals

Country Status (4)

Country Link
US (1) US6927117B2 (zh)
JP (1) JP4144884B2 (zh)
CN (1) CN1320637C (zh)
TW (1) TWI321831B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510153B (zh) * 2010-06-29 2015-11-21 半導體能源研究所股份有限公司 佈線基板,半導體裝置,和其製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164189B2 (en) * 2004-03-31 2007-01-16 Taiwan Semiconductor Manufacturing Company Ltd Slim spacer device and manufacturing method
US7098114B1 (en) * 2004-06-22 2006-08-29 Integrated Device Technology, Inc. Method for forming cmos device with self-aligned contacts and region formed using salicide process
JP2006059972A (ja) * 2004-08-19 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk ニッケル−シリコン化合物の形成方法
WO2006098369A1 (ja) * 2005-03-15 2006-09-21 Nec Corporation 半導体装置の製造方法及び半導体装置
JP2006294800A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置の製造方法
JP2006344836A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7151023B1 (en) * 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
JP2007103884A (ja) * 2005-10-07 2007-04-19 Interuniv Micro Electronica Centrum Vzw シリサイド・コンタクトを形成する方法
JP4287421B2 (ja) 2005-10-13 2009-07-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007142347A (ja) * 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2007058042A1 (ja) 2005-11-16 2007-05-24 Nec Corporation 半導体装置およびその製造方法
US8330234B2 (en) 2005-11-22 2012-12-11 Nec Corporation Semiconductor device and manufacturing process therefor
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
US7297618B1 (en) * 2006-07-28 2007-11-20 International Business Machines Corporation Fully silicided gate electrodes and method of making the same
US7732878B2 (en) * 2006-10-18 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with continuous contact etch stop layer
JP2008141003A (ja) * 2006-12-01 2008-06-19 Toshiba Corp 半導体装置の製造方法
WO2008099597A1 (ja) * 2007-02-14 2008-08-21 Panasonic Corporation 半導体装置及びその製造方法
JP5086665B2 (ja) * 2007-03-02 2012-11-28 株式会社東芝 半導体装置およびその製造方法
WO2009019837A1 (ja) * 2007-08-07 2009-02-12 Panasonic Corporation 炭化珪素半導体素子およびその製造方法
US20090134469A1 (en) * 2007-11-28 2009-05-28 Interuniversitair Microelektronica Centrum (Imec) Vzw Method of manufacturing a semiconductor device with dual fully silicided gate
US7749898B2 (en) * 2008-06-24 2010-07-06 Globalfoundries Inc. Silicide interconnect structure
KR101815527B1 (ko) * 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8124525B1 (en) * 2010-10-27 2012-02-28 International Business Machines Corporation Method of forming self-aligned local interconnect and structure formed thereby
CN102903621B (zh) * 2011-07-29 2016-02-17 中国科学院微电子研究所 半导体器件的制造方法
US8765586B2 (en) 2011-12-20 2014-07-01 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices
CN103187253B (zh) * 2011-12-28 2015-11-25 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US9698229B2 (en) * 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
CN110890275B (zh) * 2018-09-07 2022-04-12 长鑫存储技术有限公司 金属硅化物形成方法
US12027520B2 (en) 2021-05-10 2024-07-02 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US12094944B2 (en) 2021-05-10 2024-09-17 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US11837601B2 (en) * 2021-05-10 2023-12-05 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2582445B1 (fr) * 1985-05-21 1988-04-08 Efcis Procede de fabrication de transistors mos a electrodes de siliciure metallique
US4908332A (en) * 1989-05-04 1990-03-13 Industrial Technology Research Institute Process for making metal-polysilicon double-layered gate
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US6124189A (en) * 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6074921A (en) * 1997-06-30 2000-06-13 Vlsi Technology, Inc. Self-aligned processing of semiconductor device features
US6207543B1 (en) * 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
US5966597A (en) * 1998-01-06 1999-10-12 Altera Corporation Method of forming low resistance gate electrodes
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US6136705A (en) * 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
US6326251B1 (en) * 1999-01-12 2001-12-04 Advanced Micro Devices Method of making salicidation of source and drain regions with metal gate MOSFET
EP1039533A3 (en) * 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
US6261894B1 (en) * 2000-11-03 2001-07-17 International Business Machines Corporation Method for forming dual workfunction high-performance support MOSFETs in EDRAM arrays
US6562718B1 (en) * 2000-12-06 2003-05-13 Advanced Micro Devices, Inc. Process for forming fully silicided gates
US6927135B2 (en) * 2002-12-18 2005-08-09 Micron Technology, Inc. Methods of fabricating multiple sets of field effect transistors
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7144767B2 (en) * 2003-09-23 2006-12-05 International Business Machines Corporation NFETs using gate induced stress modulation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI510153B (zh) * 2010-06-29 2015-11-21 半導體能源研究所股份有限公司 佈線基板,半導體裝置,和其製造方法
US9437454B2 (en) 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
US9875910B2 (en) 2010-06-29 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof

Also Published As

Publication number Publication date
JP2005167251A (ja) 2005-06-23
US20050118757A1 (en) 2005-06-02
JP4144884B2 (ja) 2008-09-03
CN1320637C (zh) 2007-06-06
TWI321831B (en) 2010-03-11
US6927117B2 (en) 2005-08-09
CN1624902A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
TW200529375A (en) Method for integration of silicide contacts and silicide gate metals
TWI307938B (en) Method and process to make multiple-threshold metal_gates cmos technology
US8154130B2 (en) Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
US6905922B2 (en) Dual fully-silicided gate MOSFETs
US7737032B2 (en) MOSFET structure with multiple self-aligned silicide contacts
US7029966B2 (en) Process options of forming silicided metal gates for advanced CMOS devices
TWI338349B (en) Cmos silicide metal gate integration
CN1329967C (zh) 镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法
KR100945785B1 (ko) 완전 실리사이드화 금속 게이트의 형성 방법
JP2005019943A (ja) ニッケル合金サリサイド工程、それを用いて半導体素子を製造する方法、これにより形成されたニッケル合金シリサイド膜及びそれを用いて製造された半導体素子
TW200832618A (en) Semiconductor structure
TW200937527A (en) MOS transistors having NiPtSi contact layers and methods for fabricating the same
US7473975B2 (en) Fully silicided metal gate semiconductor device structure
JP3606515B2 (ja) デュアルゲート型cmos半導体装置及びその製造方法
KR100653689B1 (ko) 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법
JP2007287793A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees