TWI321831B - Method for integration of silicide contacts and silicide gate metals - Google Patents

Method for integration of silicide contacts and silicide gate metals Download PDF

Info

Publication number
TWI321831B
TWI321831B TW093134667A TW93134667A TWI321831B TW I321831 B TWI321831 B TW I321831B TW 093134667 A TW093134667 A TW 093134667A TW 93134667 A TW93134667 A TW 93134667A TW I321831 B TWI321831 B TW I321831B
Authority
TW
Taiwan
Prior art keywords
metal
layer
gate
containing layer
group
Prior art date
Application number
TW093134667A
Other languages
English (en)
Other versions
TW200529375A (en
Inventor
Cabral, Jr
Jakub T Kedzierski
Victor Ku
Christian Lavioe
Vijay Narayanan
An L Steegen
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200529375A publication Critical patent/TW200529375A/zh
Application granted granted Critical
Publication of TWI321831B publication Critical patent/TWI321831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 、本發明係關於一種在半導體基板上製造電路元件的 方去，尤其關於一種用以形成石夕化物接觸以及矽化金屬閘 極的互補式金氧半導體（CMOS)電晶體的製造方法。 【先前技術】 先前技術已證實在傳統的CMOS電晶體製程中，金屬閘 極=整合有其困難度。在進行源極/汲極接面的活化退火 =需要的高溫製程中，絕大部分的金屬閘極材料會與閘極 ”電層反應。為因應金屬閘極堆疊免於遭受高溫退火製程 的舄求，因而開發出「閘極最後製造（gate last)」或「替 代閘極(replacement gate)」製程，其中閘極堆疊為最後 製造，而且在之後的製程中將溫度維持在5〇〇。(：以下。雖 然習知的替代閘極製程增加了金屬閘極所可以選用的材 料種類，卻也增加了製程複雜度及成本。 ^同一受讓人於2002年Η月20日所申請的美國專利申 凊案號10/300,165中，描述一種在傳統的電晶體製程 中，形成一金屬閘極矽化物的方法，其中並未使用到「替 代閘極」的製程。在該替代方法中，減少了所需增加的製 程步驟數目，因此使製程娜度轉在最魅降低成本：
4IBM/04132TW -6- 避免使用「替代閘極」製程是個很大的優點。而‘165 申，案中的替代方法的第二個優點是：可以藉由標準的物 理氣相沉積（PVD)來沉積金屬，以形成矽化金屬閘極。 由於在‘165申請案中，金屬不是直接沉積在閘極介電層 上’就不需要化學氣相沉積（CVD)或是原子層沉積（ALD)， 如此就可藉由避免使用電漿而減少對閘極介電層的傷害。 另一個優點是在形成石夕化金屬閘極之後，可以很容易 地形成閘極介電層的保護層。用傳統的爐管退火製程，氫 氣輕易擴散穿過石夕化物可以形成保護層。 目前的CMOS技術使用石夕化物作為源極/汲極以及元件 的閘極區域的接觸。目前所使用的低阻抗和低接觸阻抗的 矽化物有C54相位（C54 phase)的TiSi2、CoSi2以及NiSi。 這三種矽化物都以自行對準矽化製程（也就是rsalicide」 製程）整合。這樣的製程包含毯覆式沉積具有帽蓋層（例 如TiN、鈦或鎢）的金屬（Ti、Co或Ni);在第一低溫下 退火以形成第一矽化物相位（也就是C49相位的TiSi2、 CoSi2或NiSi);選擇性地濕蝕刻帽蓋層及不與矽接觸的未 反應金屬；以及在第二較高溫度，退火以形成低阻抗金屬 矽化物相位（C54相位的TiSh或CoSh)等製程所組成。對 於低阻抗的NiSi，則無須第二退火。 另一種形成矽化鎳的方法是在第一退火時，形成富含 金屬的矽化鎳’接著在第二退火時形成NiSi。這樣特殊的
4 旧 M/04132TW 矽化物的優點是該些製程皆可以自行對準製程來進行，因 此避免額外的微影步驟。 由上可知，仍需要一種整合方法可使石夕化物接觸到源 極/>及極區域以及閘極區域，並且可整合金屬石夕化物閘 極。此外’亦需要一種整合方法使多樣的矽化物相位或是 矽化物類型’可作為閘極金屬及接觸。 【發明内容】 本發明提供一CMOS石夕化金屬整合方法，使得矽化物接 觸（汲極/源極和閘極）及金屬矽化物閘極使用自行對準 製程（自行對準矽化製程）’以及一道或多道微影製程整 合。本發明的整合方法使製造包含砍化物接觸和矽化物閘 極金屬的CMOS結構的複雜度以及成本減少到最低。 本發明的整合方法亦允許在半導體基板上，沉積兩種 或更多種不同厚度的金屬，使得在一些CM〇s電晶體上可以 形成較薄的矽化金屬，並且用於形成閘極接觸，同時在其 他的CMOS電晶體上可以形成較厚的矽化金屬，並且用於形 成金屬矽化物閘極。本發明的整合方法也可以藉由改變金 屬沉積的厚度，而形成金屬閘極時有不同數量的金屬，因 而形成多種相位的金屬矽化物閘極。
4 旧 M/04132TW 1321831 本發明的另一項優點是整合方、'表 物類型的接觸以及金屬魏侧極。'1形成多種石夕化 不同相位的例子為：藉由改變犯 屬石夕=極可具有富含金屬-= mu則只有咖相位。不_化_型_ 旦==為連接到一些元件的接觸，而該些閘極 ;他二‘;丰中二曰曰矽’並且在上方有矽化物接觸，而且在 所π二中ϊ:使襲作為金初化物閉極，並消耗 本發明方法始於提供一平坦化結構，其包含位於 化多晶娜區域。裸露各圖案化ί =夕域的上表面’亦即多晶·極導體的上表面。 在初始的結構中，每個CM0S電晶體都 以及石夕化源極/汲極區域。 > 曰曰夕閘極£域 區域的被· ϊ* Ϊ的〜構後’在包含母個圖案化多晶石夕閉極 路表面的平坦化結構上，沉積包含第-含金屬 層和弟一帽盍層的第一雙層結構。 • ψΐϊΐΐ含第—雙賴、轉勤微影製賴案化，以 路，一广伤夕晶矽閘極，而其他的多晶矽閘極仍被保護 住。之後，在該結構上，形成包含第二含金屬層和第二帽
4 旧 M/04132TW -9- 1321831 盍層的第二雙層。第二含金屬層直接形成在裸露的多晶矽 閘極上。 根據第一和第二含金屬層的厚度，以及使用於該些層 中的金屬類型，可以描繪出最終的閘極結構。因此不同的 石夕化物類型以及相位，可作為連接到多晶石夕和金屬閘極的 閘極接觸。 接著進行自行對準矽化製程，使得第一和第二含金屬 層和下面的含石夕材料進行反應，如此接下來就可形成矽化 物閘極接觸以及金屬矽化物閘極。 【實施方式】 圖1至圖5係顯示本發明之半導體⑶防結構在不同階 段的剖面圖，然圖式顯示兩個多晶㈣極（也就是包括 i型ΐίίί、體（PFET)以及n型場效電晶體（nFET)的⑽s 電曰曰體、、、。構）’但是本發明並不限於多晶矽閘極的數目。 此外，本發明的整合製程適用於任何數目的多晶石夕閘極。 =此’單-個半導體結構中可能會出現複數個多晶石夕間 °月/主％、圖1至圖55兒明係根據本發明的一個可能本 =匕其1 ΐ 一含金屬層係為用於形成矽化金屬閘極接‘ _層’而苐二含金屬層係為較厚的層，其係用於形成金
4 旧 M/04132TW •10- 屬f化物閘極。雖然以此實施例作為說明，但是本發明可 以藉由改變沉積在每個雙層上的金屬厚度及種類而變 化。如此得以實施不_型和她的魏侧極接觸以及 石夕化金眉間搞。 圖1顯示用於本發明之初始平坦化結構。而圖J所示之 初始平坦化結構包含半導體基板10，其具有隔離區域12和 石夕化源極/汲極接觸26形成於其巾。本發明之初始平坦化 結構亦包含位於半導體基板1Q上方的數侧案化多晶石夕 閘極區域18，每個區域包含_閘極介電層14以及一多晶石夕 閘極f·體16。每個贿化多轉閘極區域财包含至少一 T壁20形成於其每侧壁上。在圖式巾，顯示有兩個間 平坦化結構亦包含平坦化堆疊28，其包含第一介電層 0=及第二介電層32 ’係位於半導體基板1G上方且相鄰於 圖案化多晶矽閘極區域18的區域。第二介電層32包含一上 表面，係與各圖案化多晶矽閘極區域18(也就是每個多晶 矽閘極導體層16)的上表面共平面。 圖1所顯示的初始結構的半導體基板10可以是任何半 導體材料，例如但不限於：Si、Ge、驗、⑽、挪⑷、 =' GaAs、InAs、lnP以及所有其他ΠΙ/ν族化合物半導 :。半導體基板10也可以是層疊的半導體例如Si/SiGe、 、'e緣層上# (SOI)、或絕緣層上雜（腿）的結構。在
4IBM/04132TW • 11 · 本發明的其他實施例中， 導體材料所組成β半導體 雜的或是具有經摻雜或未 半導體基板1G缺是由含石夕的半 基板10可喊轉雜的、未經換 經推雜區域於其中。 在圖1中，參考標號lla為第一參 參考標號ub為第二摻雜區（η_^ 知-)’而 摻雜區可以是相同的，或者 =的 摻雜的區域通稱為「井」。 電丨生。故些1/1 隔離區域12接著形歧半導縣板1〇中 隔離區域12 坟淺溝木^離&域疋猎由幕所皆知的傳統淺 成、钕刻以及用淺溝渠絕緣材料填塞 ίί二離區域。在填塞淺溝渠前，可選 溝中形成襯層，在填塞淺溝渠後， 坦化製程也可以树塞淺溝渠後進行。場 氧化區域可以使用習知的區域魏化製程來形成。 在半¥體基板10中形成隔離區域12後，如果閉極 層14是沉積的介電層，職介騎娜成在包含 板10以及隱ϋ域12頂部的整傭構表面。_介電層^ 可以藉由例如：氧化、氮化或是氧氮化的熱成長製程^形 成。選替地，閘極介電層14可利用例如化學氣相沉積 (CVD )、電漿輔助化學氣相沉積（ρ丨asma_ass丨sted cvd > 原子層沉積（ALD)、蒸鍍、反應性濺鍍、化學溶液沉積或
4 旧 M/04132TW -12· 電層14也可以利用上述製程的組 其他沉積的製程。閘極介 合來形成。 問?;丨電層14疋由絕緣材料組成，包含但不限於：氧 —=、氮化物、氧氮化物及/或石夕酸鹽類(仙牆）。於 ^ 巾，赚介電層14難是由氧化物域，例如： 」人此2、Zr〇2、則3、Ti〇2、La2〇3、SrTi〇3、LaA1〇3及 八此δ物，並包含添加石夕和氮。 閘極介電層14的實體厚度也許有不同，不過一般閘極 ’I電層14的厚度是約〇. 5至簡nm ’更典型的厚度是約〇 5 至約3nm 〇 #形成閘極介電層14後，利用已知的沉積步驟，例如物 理氣1沉積（PVD)、化學氣相沉積（CVD)或是蒸鍍，形 成一毯覆式多晶矽(polySi)層16於閘極介電層14上。毯覆 式多晶矽層16可經摻雜或是未摻雜。若是經摻雜的，可使 用原址（in-situ)摻雜沉積製程來形成。選替地’摻雜的 多晶石夕層16可用沉積、離子植入及退火形成。 摻雜多晶矽層16將會改變所形成的矽化物閘極的功 函數。可以用來摻雜的離子包含钟(As)、磷、硼⑻、 銻(Sb)、鉍(Bi)、銦（ιη)、鋁(A1)、鉈(T1)、鎵(Ga)或其 混合物。在本發明的這個階段所沉積的多晶矽層16的厚 度’也就是高度，會隨著所使用的沉積製程而改變。一般
4IBM/04132TW -13- 而5 ’多晶石夕層16的垂直高度約為2〇至約180 nm，更並型 的厚度是約為40至約150 nm。 ' 接著以微影和蝕刻圖案化毯覆式多晶矽層16 (以及選 ^地圖案化閘極介電層⑷，以形成圖案化多晶石夕問極 二二18。圖案化多晶石夕閘極區域Μ可以有相同的尺寸也 長度，或者是可財不_尺相增進元件的性能。 二驟包含塗佈—光阻層在毯覆式沉積的多晶石夕層16 羽，面，於所要圖案的放射線中使光阻曝光，並且使用 驾知光阻㈣細影轉光的光阻。織·乾侧製 光阻上的圖案轉移到毯覆式多晶石夕層16上。在侧 後a f除圖案化的光阻。在—些實施例中’在形成光 刖，《先形成硬遮罩，且用於圖案化毯覆式多晶矽層16。 μ制可用於本發明巾形成多晶#閘極區域18的合適乾餘 ί ，不’：反應性離子侧、離子束姓刻、 ，，蝕d或疋雷射熔蝕（laser ablati〇n)。典型所使用的 、上刻製程對於位於下層的閘極介電層14有選擇性，因此 遣個钱刻步驟—般不會移除閘極介電層14。不過在-些實 這條刻步驟仍可以用來移除部分未被圖案[多 曰曰矽閘極區域18所保護住的閘極介電層14。 少—間隙壁20形成在每個随化多晶石夕閘極 路上。此至少—間隙壁20由例如是氧化 ^ 、氧氮化物及/或其任何組合的絕緣材料所組
4IBM/04132TW • 14 - 成。此至少一間隙壁20係藉由 中顯示兩個間隙壁。 沉積和兹刻所形成，在圖 式 且右Ξ tf示包含具有第—寬㈣第—間随22以及 ϊ有二間隙壁24的結構，其中第-寬度小於 其他的實施例中，兩個間隙壁的設計以單- 單:間_的寬度實質上等於圖1中所 不的第一覓度和第二寬度的總和。 當第-和第二間隙壁都使用時，第一和第二間隙壁是 广同的絕緣材料所組成。例如第—間雜22可以是由 Si〇2所組成，而第二間隙壁是由&抓所組成。 、間隙壁的寬度必須要夠寬，使得之後所形成的源極/ 沒極石夕化物接觸不會紐多晶㈣極導縣丨6邊緣下 方，而進人f晶體的通道區。—般而言，當_壁在底部 的寬度大約是從20到約80 nm，源極/汲極矽化物接觸不合 侵姓閘極堆疊邊緣的下方。 曰 形成間隙壁之後，源極/汲極擴散區域（未於圖中特 別標明，）形成於基板中。源極/汲極擴散區域利用離子植 入以及退火的步驟形成。退火的步驟是用以活化之前植入 步驟中所植入的摻雜質。離子植入以及退火的條件為熟知 此技術人士所了解。 、
4IBM/04132TW -15- 1321831
接著’若在之前的步驟尚未移除間 部份，將以化學勤騰._移_“^的裸J 導縣油的上“ 的上表面知住。雖然任何的化學姓亥 間極介電層爾露部份，在一實施例中， (DHF)可以用於此步驟。 飞氣& 接著’利用自行對準石夕化製程形成源極/沒極石夕化物 接觸26，其包含在半導縣浦包括源極/祕擴散區域 的裸露表面沉積金制步驟；第—退火以形成金屬石夕化 ，，選擇性地蝕刻任何未反應的金屬；以及視需要進行 ^二退火。絕緣帽蓋層可以置於多晶矽閘極區域16的頂 端，以避免在源極/汲極矽化步驟中造成閘極的矽化。 當半導體基板10並不包含矽時，可以在半導體基板10 的裸露表面成長初一層矽（未示於圖中），然後用於形成 源極/汲極矽化物接觸26上。 用來形成源極/汲極矽化物接觸26的金屬包含任何可 以和矽反應形成金屬矽化物的金屬材料。這樣的金屬材料 的例子包含但不限於：鈦(Ti)、钽(Ta)、鎢（W)、鈷(Co)、 鎳（Ni)、鉑（pt)、鈀(pd)以及其合金。在一個實施例中， 始是較佳的金屬材料。而在這樣的實施例中，就必須要進
4IBM/04132TW -16- 1321831 ::在火這 藉仞使用任何傳統的沉積步驟來進行沉 積，例如使用賴、化學氣相沉積、蒸鑛、 電鐘或是其他類_餘。 予錢/儿積 一第^退火通常是在低於第二退火的溫度下進行。一般 而言:第-退火步驟是在大約3赃至糊『C的溫度下^ 以連縯的加溫區域或是不同的升溫和降溫 行，如此可能會也可能不會形成高阻抗的视物相 料、°t佳的情況是第-敎在大削啊至大娜代溫度 T^f ° ^.^M'J^：^A^600〇C5-A^800〇C>^t » 進行連續的加溫區域或是不同的升溫和降溫的循環。更佳 的情況是，第二退火是在大約650。(：至75〇。(：的溫度下進 行。第二退火一般會將高阻抗的矽化物轉換為低阻抗的矽 化物相位。 自行對準石夕化物退火是在氣態的氛圍下進行，例如於 氦(He)、氬(Ar)、氮(NO或是其他形成氣體。源極/汲極矽 化接觸退火步驟可以使用不同的氛圍，或是在相同的氛圍 下進行退火步驟。例如：He可以使用於這兩種退火步驟， 或是在第一退火步驟使用He，而在第二退火步驟使用形成 氣體。
4IBM/04132TW -17- 然後’形成圖案化介電層堆疊28 30以及第二介電層32。第一介雷展如弟门包層 而第二介電卿為層^介的終止層， 的篦一和第二介雷爲二，圖案化介電層堆疊28中 氧化物、氮化物及il化物的介電材料所组成，例如： π-同安儿人兩」彡丨书層32是由Si〇2所組成。如圖 28覆蓋了隔離區域12以及源極/ 上表面。 稞路的上表面為多晶發閘極導體層16的 電f30和第二介電層32是利用相同或不同的 此積衣私所形成。可用於形成介 人卜门耵 32的適當沉積製程包含㈣^艿的介電和 沉積、物理氣相沉積、化學、容液Ί相沉積、原子層
尽度必輕向於多晶石夕閘極區域_高 4 旧 M/04132TW •18- 1321831 在形成第一和第二介電層後，第二介電層32以一般的 平坦化製程平坦化，例如使用化學機械研磨及/或碾磨 (grinding)。 、 接著例如圖2所示，第一雙層34形成於圖1所示的整個 結構上。第一雙層34包括第一含金屬層36及第一帽蓋層 38。·如圖2所示，第一含金屬層36先形成，之後再形成第 一帽蓋層38。根據第一含金屬層36的厚度，第一含金屬層 36在本發明中可用以形成矽化物閘極接觸或是矽化金屬 閘極。 第一雙層34的第一含金屬層36是由任何可以與多晶 矽反應形成金屬矽化物的金屬材料所組成。這樣的金屬材 料包含但不限於：錄（Ni)、始(Co)、翻（Pt)、欽(Ti)、鶴 (W)、錮（Mo)、组(Ta)及其合金。這些金屬的堆疊也可以 作為第一含金屬層36。在這些各種金屬中，較佳使用鈷和 錄。 在本發明的一些實施例中，第一含金屬層36所包含的 金屬可以包含強化金屬石夕化物形成的合金添加物。可使用 於本發明的合金添加物包含如：碳(〇、鋁（A1)、鈦(Ti)、 鈒(V)、鉻(Cr)、猛(Μη)、鐵(Fe)、銘(Co)、鎳（Ni)、銅 (Cu)、鍺(Ge)、錯(Zr)、銳(Nb)、銦（Mo)、釕（Ru)、铑(Rh)、 把(Pd)、銀(Ag)、銦（In)、錫（Sn)、給(Hf)、麵(Ta)、鎢 (W)、銖(Re)、銥（Ir)、鉑（Pt)或其混合物，但前提是合
4IBM/04132TW -19- 金添加物和第一含金屬層36中的金屬不同。當使用合金添 加物時，其量通常是約0.1到約50分子百分比。 *在一貫施例中，第一雙層34的第一含金屬層邪為一薄 膜’其厚度一般是大約5至約I5nm，而更典型的厚度是約8 至約12nm。在本發明的其他的實施例中，第一雙層34的第 一含金屬層36為一厚層，其厚度通常是約5至約1〇〇nm，更 典型的厚度是約10至約60nm。 制第一雙層34的第一含金屬層36是利用任何習知的沉 積衣私形成，例如：錢鑛、化學氣相沉積、蒸鐘、化學溶 液沉積、電鑛或是類似的製程。 —第一雙層34中形成於第一含金屬層36上方的第一帽 蓋層38,包含任何可避免氧氣進入下方用以形成矽化物的 金，的材料。這樣的帽蓋層可使用例如：TiN、w或了丨^ 一 般第一帽蓋層38的厚度係約5至約5〇nm，更典型是約忉至 約25mn。第-帽蓋層38通常是以習知的沉積製程所形成， 例如.物理氣相沉積或是化學氣相沉積。 、/接下來將光阻施加於圖2所示的結構，而光阻接著經 過^影過程，以形成圖案化光阻叻（請參照圖3)，暴露出 覆盍於預選的圖案化多晶石夕閘極2〇的第一雙層34部份，並 同4保4其他11案化乡晶料〗極2〇。所露出的覆蓋於爾 的圖案化多晶·極的材料，也就是第—雙層34，接著被
4IBM/04132TW -20· 移除，以露出每個預選的多晶矽閘極20的至少含多晶矽的 表面。特別是先移除露出的第一帽蓋層38的部分， 移除位於其下方的第一含金屬層36。 —曰^除的步驟是以濕蝕刻製程進行，其選擇性地移除第 蓋層38露出的區域’以及其下的第—含金屬層邪，並 乂七終止在下方多晶矽閘極16以及第二介電層的表面。舉 列來說，濕蝕刻製程使用的蝕刻劑包含：2〇份的迅〇、^分 =〇2以及1份的HC1。應注意濕钱刻製程應選擇性地移除 路^的第-帽蓋層38以及移除下方的第—含金屬層36 不會對於圖案化光阻4〇造成破壞。 、圖3顯示在濕韻刻製程後的結構。在圖式的結構中， ，選的多祕閘極2〇的含多祕表面被露出，而其他的閉 極區域被覆蓋的圖案化光阻4〇所保護住。 么在其他未繪示的選替實施例中，於光阻形成於該結構 =，低溫氧化層（LTO)形成於第一帽蓋層38上。微影圖 “ b光阻後’以氨氟酸濕餘刻將⑽自裸露的預選多晶石夕 ^極區域移除。光阻移除後，LTQ作為硬遮罩，以利用濕 蝕刻或反應性離子蝕刻移除裸露的第一帽蓋層38和下方 的第一含金屬層36。
4IBM/04132TW -21- 當對裸露的第一帽蓋層38以及下方的笛一八s 刻，停止在預選的多晶矽閘極區域‘；以 技食者知悉的習知剝離餘移除圖案化光阻4〇或是lt〇、。 絲ίϊ，每個親❹紗閘極_裸露多轉表面16 ，>月冻，以自裸露的多晶矽表面移除氧化矽 ㈣使麟本伽。這樣的清潔 圖4顯示在圖3的結構上再形成第二雙層42後的社 構。第二雙層42包含第二含金屬層44及第二帽蓋層46。: 圖4所示，先形成第二含金屬層44，接著形成第二帽蓋層 46。第二含金屬層44可在本發财可用於形成魏物問極 接觸或是梦化金屬閘極。 第二雙層42的第二含金屬層44是由任何可與多晶矽 反應形成金屬矽化物的金屬材料所組成。第二含金屬層44 可以由和第一含金屬層36相同或是不同的金屬材料所組 成。可用於第二含金屬層44的金屬材料的例子，包含但不 限於：Ni、Co、Pt、Ti、W、Mo、Ta或其合金。本發明亦 可考慮這些金屬的堆疊’以作為第二含金屬層44。這些各 種金屬中，較佳是以始或鎳作為第二含金屬層44 ^ 在本發明的一些實施例中，第二含金屬層44中所包含 的金屬’可包含足以強化金屬石夕化物形成的合金添加物。
4IBM/04132TW -22- 可使用於本發明的合金添加物例如：C、、Ti、V、Cr、 Μη、Fe、Co、Ni、Cu、Ge、Zr、Nb、Mo、Ru、Rh、Pd、Ag、
Iji、Sn、Hf、Ta、W、Re、Ir、Pt或是其混合物，但前提 是合金添加物和第二含金屬層44中的金屬不同。使用合金 添加物時，其量通常是0.1到50分子百分比。 在本發明的一實施例中’第二含金屬層44的厚度大於 地一含金屬層36的厚度。在該實施例中，第二含金屬層 的厚度是大約5至約l〇〇nm，更典型是約1〇至約6〇nm。 在本發明的另一實施例中，第二含金屬層44的厚度小 ，第一含金屬層36的厚度。在該實施例中，第二含金屬層 44的厚度是大約5至約15nm，更典型是約8至約12舰。 含金觸侧厚度實 -鍍、化學溶液沉積、電鍍或 石.Ϊ二含金屬層44是利用任何習知沉積製程形成，例 如.濺鐘、化學氣相沉積、蒸； 是類似的製程。 第—雙層42巾的第二帽蓋層46包含 進=方用來形切化物的金屬的材料Cjj 例子如：TiN、W或Ti。-妒楚-㈣心 潛的 般第一巾自盍層46的厚度係為約5
4IBM/04132TW -23- 至約50nm，更典型是約10至約25nm。第二帽蓋層46通常是 以習知的沉積製程所形成，例如：物理氣相沉積或是化學 氣相沉積。 在本發明的一個實施例中，圖3至圖5中所示的製程步 驟可以重複數次’以形成多種矽化物種類或相位，以作為 閘極接觸以及金屬矽化物閘極。若是使用不同的矽化物種 類’必須要注意退火的溫度以及退熱溫度可能會不同。 圖5顯示在其中一個圖案化多晶矽閘極上方形成矽化 物接觸48 ’以及形成金屬矽化物閘極5〇後的qios元件。特 別是圖5所示的矽化物係以自行對準矽化製程形成，其包 含以足以形成金屬矽化物的第一溫度所進行的第一退 火；選擇性蝕刻以移除未反應的金屬以及帽蓋層；以及 視需要可選擇進行足以形成最低可能阻抗的矽化物相位 的第二溫度進行的第二退火。 第一退火通常是在低於第二退火的溫度下進行。一般 而言’第-退火步驟是在大觸(^細叱的溫度下，# 連續的加溫區域或是不_升溫和降溫的循環來^行，如 不阻抗的石夕化物相位的材料。較 約55代溫度下進 ^弟-退火則疋在大約。◦至大觸叱溫度下 ，、”區域或升溫和降溫_環。較佳的情 況疋，弟-退火是在大嶋Qt:至75G。⑽溫度下進行。第
4 旧 M/04132TW •24- 二退火一般會將高阻抗的矽化物轉變為低阻抗的矽化物 相位。自行對準石夕化物退火是在氣態.的氛圍下進行，例 如：He、Ar、沁或是其他形成氣體。可以在第一次和第二 退火中使用相同或是不同的氛圍。 八在自行對準矽化物製程中使用的選擇性蝕刻步驟包 含·任何可以從結構上移除未反應金屬以及帽蓋層的蝕刻 ^驟。可使用的選擇性蝕刻製程包含：使用硫酸和過 虱溶液或其組合。 然其明已哺佳實施例揭露如上， 本發明之精神明丄任何熟習此技藝者，在不脫離 本發明之保謨圍當可作各種之更動與潤飾’因此 準。耗圍當視後附之申請專利範圍所界定者為
4BM/04132TW -25 【圖式簡單說明】 圖1係一剖面示意圖，顯示初始平坦化結構包含複數 個具有矽化源極/汲極的多晶矽閘極區域。 圖2係一剖面示意圖，顯示於圖丨之結構包含第一雙 層，其包含第一含金屬層以及第—帽蓋層。 安仆=1一恩剖f矛旦意七圖，顯示於圖2的結構在選擇性地圖 案化弟-雙層後，暴露出預選的_化多晶糊極區域。 圖4係一剖面示意圖，顯 層，其包含第二含金屬層以及^圖，結構形成第二雙 ^-"帽蓋層β 圖5係一剖面示意圖，每 _ 形成矽化物接觸和閘極後的結7冓進行自行對準矽化製程以 【主要元件符號說明】 10半導體基板 lib第二摻雜區 14閘極介電層 18多晶石夕閘極區域 26源極/汲極接觸 30第一介電層 34第一雙層 38第一帽蓋層 42 第二雙層 第一摻雜區 12隔離區域 多晶秒層 20、22、24間隙壁 堆疊 32第二介電層 36第一含金屬層 @光阻 44第二含金屬層
4IBM/04132TW '26, 1321831 矽化物接觸 46第二帽蓋層 48 50金屬矽化物閘極
4IBM/04132TW -27-

Claims (1)

  1. 、申請專利範圍： 種形成互補式金氧半導體（CMOS)結構的方法’包含 區域提坦化結構，包含複數個_化多晶石夕閘極 Ϊ 中母—閘極區域具有-裸露的含多晶石 接觸形板的頂端，該基板具有魏源極/汲極 形成包含一第一含金屬層的—第一人 第該第一雙層，以提供—圖案化結構，其中該 弟-雙層自稷數個預選的圖案化多晶閘極區域移除； 人第二雙層’包含覆蓋該随化結構的一第二 層’該第二含金屬層和各預選的圖案化多晶石夕閘 °區域的一裸露的含多晶矽上表面接觸；以及 進行一自行對準矽化製程，俾將該第一和該第二含 金屬層轉化為金屬矽化物。 如請求項1所述之方法，其中該提供平坦化結構的步驟 包含： 在該基板上形成複數個圖案化多晶砂閘極區域； 在基板中形成該矽化源極/汲極接觸； 形成一介電層堆疊，包含一第一介電層和一第二介 電層，於該基板以及該圖案化多晶矽閘極區域上；以及 4IBM/04132TW -28- 平坦化該第二介電層。 如請求項3所述之方法，其中該至少一間隙壁具有一厚 度，足以避免該矽化源極/汲極接觸侵蝕該圖案化 矽閘極區域下方。 如請求項1所述之方法，其中該複數個圖案化多晶矽閘 極區域包含經摻雜的多晶妙間極導體。 如請求項5所述之方法，其中該多晶矽閘極導係以選自 砷（As)、磷(P)、蝴(B)、銻(Sb)、鉍(Bi)、銦（In)、鋁 (A1)、銘(T1)、鎵(Ga)及其混合物之一摻雜質加以摻雜。 如請求項1所述之方法，其中該矽化源極/汲極區域係以 自行對準矽化製程形成，其包含： 沉積一金屬於該基板中之經活化的源極/没極區域 上； 一第一退火製程，以形成一金屬矽化物； 選擇性地钱刻未經反應的金屬；以及 可選用地執行一第二退火。 4IBM/04132TW -29- 8.如請求項7所述之方法，其中該金屬係選自：鈦(Ti)、 钽(Ta)、鎢（w)、钻（c〇)、鎳（Ni)、！白（pt)、纪⑼)及 其合金所組成之群組。 9·如^求項7所述之方法，其中該第一退火製程係在大約 3〇〇°C到約6〇〇°c的溫度下於氦氣、氬氣、氮氣或其他形 成氣體中進行。 10.如請求項7所述之方法，其中該可選用地第二退火製程 係在大約600Ϊ到約80(TC的溫度下於氦氣、氬氣、氮氣 或其他形成氣體中進行。 11·如請求項1所述之方法，其中該第一含金屬層包含一金 屬係選自鎳（Ni)、鈷（Co)、鉑（Pt)、鈦(Ti)、鎢（W)、 鉬（Mo)、钽(Ta)及其合金所組成的群組。 12.如請求項Π所述之方法，其中該第一含金屬層包含鈷或 鎳。 13.如請求項11所述之方法，其中該第一含金屬層更包含一 合金添加物。 4IBM/04132TW -30- 1321831 14.如請求項13所述之方法，其中該合金添加物係選自··碳 (C)、紹（A1)、鈦（Ti)、釩(V)、鉻(Cr)、錳(Μη)、鐵(Fe)、 始(Co)、鎳（Ni)、銅（Cu)、鍺(Ge)、錯（Zr)、銳(Nb)、 鉬（Mo)、釕（RU)、铑（肋）、鈀（Pd)、銀(Ag)、銦（In)、 錫（Sn)、給(Hf)、组（Ta)、鎢⑺、銖(Re)、銥（lr)、 翻（Pt)及其混合物所組成之群組。 15.如請求項1所述之方法，其中該第一含金屬層係用於形 成矽化物閘極接觸。 16.如請求項1所述之方法，其中該第一含金屬 成金屬矽化物閘極。 層係用於形 17.如清求項1所述之方法 钱刻。 其中該圖案化製程包括微影及 法，其中該第二含金屬層包含-金 !係選自.鎳、鈷、鉑、鈦、鎮、鉬、 成之群組。 嫣、鉬、鈕及其合金所組 19.2了求棚所述之方法，其中該第二含金屬層包含銘或 4IBM/04132TW •31 - 20,如請求項18所述之方法，其中該第二含金屬層更 合金添加物。 3 21.=請求項20所述之方法，其中該合金添加物係選自 厌紹、鈦、叙、鉻、猛、鐵、勤、鎳、銅、鍺、'齡 銳、銦、釘、铑、把、銀、銦、錫、給、组、鎢、^ 銥、鉑及其混合物所組成之群組。 ，其中該第二含金屬層係用於形 22·如請求項1所述之方法 成石夕化物閘極接觸。 形 23.如請求項1所述之方法，其中該第二含金屬層係 成金屬矽化物閘極。 ； 24.如請求項1所述之方法，其中該自行對準矽化製程包含： 一第一退火製程以形成一金屬矽化物； 選擇性地钱刻未經反應的金屬；以及 可選用地進行一第二退火。 25·如請求項24所述之方法，其中該第一退火製 =靴的溫度下於氮、氮、氣氣或其他= 4IBM/04132TW -32- 1321831 26.如請求項24所述之方法，其中該第一退火製程係在大約 600°C到約800°C的溫度下於氦氣、氬氣、氮氣或其他形 成氣體中進行。 4IBM/04132TW -33-
TW093134667A 2003-12-02 2004-11-12 Method for integration of silicide contacts and silicide gate metals TWI321831B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/725,851 US6927117B2 (en) 2003-12-02 2003-12-02 Method for integration of silicide contacts and silicide gate metals

Publications (2)

Publication Number Publication Date
TW200529375A TW200529375A (en) 2005-09-01
TWI321831B true TWI321831B (en) 2010-03-11

Family

ID=34620373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093134667A TWI321831B (en) 2003-12-02 2004-11-12 Method for integration of silicide contacts and silicide gate metals

Country Status (4)

Country Link
US (1) US6927117B2 (zh)
JP (1) JP4144884B2 (zh)
CN (1) CN1320637C (zh)
TW (1) TWI321831B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164189B2 (en) * 2004-03-31 2007-01-16 Taiwan Semiconductor Manufacturing Company Ltd Slim spacer device and manufacturing method
US7098114B1 (en) * 2004-06-22 2006-08-29 Integrated Device Technology, Inc. Method for forming cmos device with self-aligned contacts and region formed using salicide process
JP2006059972A (ja) * 2004-08-19 2006-03-02 Handotai Rikougaku Kenkyu Center:Kk ニッケル−シリコン化合物の形成方法
JP5395354B2 (ja) * 2005-03-15 2014-01-22 日本電気株式会社 半導体装置の製造方法及び半導体装置
JP2006294800A (ja) * 2005-04-08 2006-10-26 Toshiba Corp 半導体装置の製造方法
JP2006344836A (ja) * 2005-06-09 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7151023B1 (en) * 2005-08-01 2006-12-19 International Business Machines Corporation Metal gate MOSFET by full semiconductor metal alloy conversion
JP2007103884A (ja) * 2005-10-07 2007-04-19 Interuniv Micro Electronica Centrum Vzw シリサイド・コンタクトを形成する方法
JP4287421B2 (ja) * 2005-10-13 2009-07-01 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2007142347A (ja) * 2005-10-19 2007-06-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2007058042A1 (ja) 2005-11-16 2007-05-24 Nec Corporation 半導体装置およびその製造方法
JP5088139B2 (ja) 2005-11-22 2012-12-05 日本電気株式会社 半導体装置の製造方法
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
US7297618B1 (en) * 2006-07-28 2007-11-20 International Business Machines Corporation Fully silicided gate electrodes and method of making the same
US7732878B2 (en) * 2006-10-18 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with continuous contact etch stop layer
JP2008141003A (ja) * 2006-12-01 2008-06-19 Toshiba Corp 半導体装置の製造方法
WO2008099597A1 (ja) * 2007-02-14 2008-08-21 Panasonic Corporation 半導体装置及びその製造方法
JP5086665B2 (ja) * 2007-03-02 2012-11-28 株式会社東芝 半導体装置およびその製造方法
US7829416B2 (en) * 2007-08-07 2010-11-09 Panasonic Corporation Silicon carbide semiconductor device and method for producing the same
US20090134469A1 (en) * 2007-11-28 2009-05-28 Interuniversitair Microelektronica Centrum (Imec) Vzw Method of manufacturing a semiconductor device with dual fully silicided gate
US7749898B2 (en) * 2008-06-24 2010-07-06 Globalfoundries Inc. Silicide interconnect structure
US9437454B2 (en) * 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
KR101815527B1 (ko) * 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8124525B1 (en) * 2010-10-27 2012-02-28 International Business Machines Corporation Method of forming self-aligned local interconnect and structure formed thereby
CN102903621B (zh) * 2011-07-29 2016-02-17 中国科学院微电子研究所 半导体器件的制造方法
US8765586B2 (en) 2011-12-20 2014-07-01 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices
CN103187253B (zh) * 2011-12-28 2015-11-25 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
US9698229B2 (en) * 2012-01-17 2017-07-04 United Microelectronics Corp. Semiconductor structure and process thereof
CN110890275B (zh) * 2018-09-07 2022-04-12 长鑫存储技术有限公司 金属硅化物形成方法
US12094944B2 (en) 2021-05-10 2024-09-17 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US12027520B2 (en) 2021-05-10 2024-07-02 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same
US11837601B2 (en) * 2021-05-10 2023-12-05 Sandisk Technologies Llc Transistor circuits including fringeless transistors and method of making the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2582445B1 (fr) * 1985-05-21 1988-04-08 Efcis Procede de fabrication de transistors mos a electrodes de siliciure metallique
US4908332A (en) * 1989-05-04 1990-03-13 Industrial Technology Research Institute Process for making metal-polysilicon double-layered gate
US5310692A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of forming a MOSFET structure with planar surface
US6124189A (en) * 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
US5953612A (en) * 1997-06-30 1999-09-14 Vlsi Technology, Inc. Self-aligned silicidation technique to independently form silicides of different thickness on a semiconductor device
US6074921A (en) * 1997-06-30 2000-06-13 Vlsi Technology, Inc. Self-aligned processing of semiconductor device features
US6207543B1 (en) * 1997-06-30 2001-03-27 Vlsi Technology, Inc. Metallization technique for gate electrodes and local interconnects
US5966597A (en) * 1998-01-06 1999-10-12 Altera Corporation Method of forming low resistance gate electrodes
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US6136705A (en) * 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
US6326251B1 (en) * 1999-01-12 2001-12-04 Advanced Micro Devices Method of making salicidation of source and drain regions with metal gate MOSFET
EP1039533A3 (en) * 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
US6261894B1 (en) * 2000-11-03 2001-07-17 International Business Machines Corporation Method for forming dual workfunction high-performance support MOSFETs in EDRAM arrays
US6562718B1 (en) * 2000-12-06 2003-05-13 Advanced Micro Devices, Inc. Process for forming fully silicided gates
US6927135B2 (en) * 2002-12-18 2005-08-09 Micron Technology, Inc. Methods of fabricating multiple sets of field effect transistors
JP4209206B2 (ja) * 2003-01-14 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7144767B2 (en) * 2003-09-23 2006-12-05 International Business Machines Corporation NFETs using gate induced stress modulation

Also Published As

Publication number Publication date
CN1320637C (zh) 2007-06-06
TW200529375A (en) 2005-09-01
CN1624902A (zh) 2005-06-08
US6927117B2 (en) 2005-08-09
JP2005167251A (ja) 2005-06-23
JP4144884B2 (ja) 2008-09-03
US20050118757A1 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
TWI321831B (en) Method for integration of silicide contacts and silicide gate metals
TWI338349B (en) Cmos silicide metal gate integration
US7682968B2 (en) Self-aligned metal to form contacts to Ge containing substrates and structure formed thereby
TWI307938B (en) Method and process to make multiple-threshold metal_gates cmos technology
TWI255007B (en) Method of fabricating a semiconductor device having reduced contact resistance
TWI353037B (en) Semiconductor device and method of manufacturing t
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
TWI338367B (en) Mosfets incorporating nickel germanosilicided gate and methods of their formation
JP2586345B2 (ja) コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
TWI420604B (zh) 使用雙間隔物製程之雙金屬矽化物結構
KR100558006B1 (ko) 니켈 샐리사이드 공정들 및 이를 사용하여 반도체소자를제조하는 방법들
US20070128867A1 (en) Method for enhanced uni-directional diffusion of metal and subsequent silicide formation
TW200931666A (en) High performance MOSFET
TW200937527A (en) MOS transistors having NiPtSi contact layers and methods for fabricating the same
TW200832618A (en) Semiconductor structure
US6531749B1 (en) Field effect transistor having a two layered gate electrode
TWI267951B (en) A device having multiple silicide types and a method for its fabrication
US6114765A (en) C49-structured tungsten-containing titanium salicide structure and method of forming the same
JP3629954B2 (ja) 半導体装置及びその製造方法
JP2009117621A (ja) 半導体装置及びその製造方法
JP3361971B2 (ja) 窒化金属変換方法および半導体装置の製造方法
KR100464651B1 (ko) 반도체 소자의 제조방법
TW201011837A (en) Metal gate transistor and method for fabricating the same
TW200830425A (en) Semiconductor device and manufacturing method thereof
JP2006032712A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees