TW200524257A - High efficiency, low cost, charge pump circuit - Google Patents

High efficiency, low cost, charge pump circuit Download PDF

Info

Publication number
TW200524257A
TW200524257A TW093138847A TW93138847A TW200524257A TW 200524257 A TW200524257 A TW 200524257A TW 093138847 A TW093138847 A TW 093138847A TW 93138847 A TW93138847 A TW 93138847A TW 200524257 A TW200524257 A TW 200524257A
Authority
TW
Taiwan
Prior art keywords
node
pumping
capacitor
pm0s
boosted
Prior art date
Application number
TW093138847A
Other languages
English (en)
Inventor
Jean-Michel Daga
Emmanuel Racape
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of TW200524257A publication Critical patent/TW200524257A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

200524257 九、發明說明： 【發明所屬之技術領域】 本發明係有關於積體電路設計之領域，以及更特別地是 有關於電荷果浦電路之領域。 【先前技術】 電荷泵浦電路經常使用於半導體積體電路中，用以提供 一高於一電源（通常是一電池）之電壓或一反極性電壓。這 些電路在快閃及EEPR0M非揮發性記憶體中特別有用，然而 在類比電路中已獲得越來越多的認同，以便可增加動態範 圍及簡化電路設計。如第1圖所示，最受歡迎之電荷泵浦 電路中之一為Dicks on電荷泵浦10，其中以交換電容式多 級電路（switched capacitor multi-stage circuitry)為 特徵。每一級係由一電容器1 2及一 N Μ 0 S型電晶體1 4 (作 為一二極體）所構成。這些電晶體之本體或基板係連接至接 地電位，它們的汲極及閘極共同連接至該級之電容器，以 及它們的源極係連接至下一級之電容器。使用兩個反向相 位之時脈（未顯示）將電荷從一級泵激至另一級。該 Dickson電荷泵浦10之每一級的最大增益為（VDD-VT)，其 中VT為一 NM0S裝置之臨界電壓。 對於一些應用而言，該Dickson電荷泵浦10具有若干 缺點。例如：串聯之級的數目係受限於一 NMS0電晶體之源 極與本體間之電壓降的增加量，其導致在最後一級之 VT 的顯著增加。另一重大缺點為厚氧化物及高電壓專屬電晶 體需要以一可靠方式來維持閘極及本體間之大的電壓降。 5 312XP/發明說明書(補件)/94-04/93138847 200524257 此造成無法使用可維持V D D之最大壓降的薄氧化物及低電 壓標準裝置來設計D 1 c k s ο η電荷泵浦。 已完成對該基本D 1 c k s ο η結構之許多改善，以克服因上 述臨界電壓所造成之增益的下降。在所提出之多數解決方 式中，Hongshin Lin 及 Nai-Hsein Chen 在出版於？1*〇(：· I S C A S ’ 2 0 0 1之論文"用於低電壓電荷泵浦之新四相位產生 電路"中所揭露的四相位電荷泵浦結構代表一用以防止因 該臨界電壓所造成之增益下降的非常有效方法。例如：從 1 V電源開始，可藉由使用一 1 0級泵浦獲得9 V輸出電壓。 然而，此方法對於一標準CMOS製程而言是不可行的。另一 解決方式包括藉由使用低電壓電晶體來克服該臨界電壓所 造成之增益下降，其揭露於 Pulvirenti 之美國專利第 5，8 7 4，8 5 0號。’ 8 5 0專利使用一二相位計時方案及具有三 重井技術（triplewelltechnology)之NM0S裝置。相較於 標準CMOS製程，該三重井製程需要額外幕罩及蝕刻步驟。 本發明之一目的在於達成一高效率電荷泵浦，以克服習知 技藝之缺點。 【發明内容】 上述目的以一在每一級具有改善增益之電荷泵浦來完 成，其中每一級之改善增益係藉由限制該臨界電壓及本體 效應之影響來達成。因為習知NM0S電晶體因臨界電壓降及 本體效應所造成之限制並未呈現於PM0S電晶體，所以本發 明之特徵在於使用 P M 0S裝置以實現一積體電路電荷泵浦 之開關。再者，在本發明之電荷泵浦上PM0S裝置之所有節 6 312ΧΡ/發明說明書(補件)/94-04/93138847 200524257 點間的電壓差從未超過 V D D。那麼’本發明之電何果浦通 常不需要三重井及N -井所需之厚閘極氧化物。本發明之電 荷泵浦結構的每一級增益非常接近VDD及僅受限於寄生現 象（p a r a s i t i c s )。本發明之一種電荷泵浦結構具有一泵激 電容器，其連接至一泵激節點；一第一 P Μ 0 S裝置，其連接 至一輸入節點；一第二 Ρ Μ 0 S裝置，其連接至一輸出節點； 一第三PM0S裝置，其與該第一 P M 0S裝置電性連接；以及一 輔助電容器，其連接至該第一 PM0S裝置。在此具體例中， 當未使該泵激電容器升壓時，該第一 PM0S裝置與該耦合電 容器電性連接及配置成將該泵激節點連接至該輸入節點。 當使該泵激電容器升壓時，該第二PM0S裝置與該泵激電容 器電性連接及配置成將電流從該泵激節點傳送至該輸出節 點。同時，當使該泵激電容器升壓時，該第二PM0S裝置配 置成用以防止從該輸出節點至該泵激節點之反向電流回 饋。當使該泵激電容器升壓時，該第三PM0S裝置配置成將 該第一 PM0S裝置之閘極切換至一增壓泵浦節點電位，以便 防止從該泵激節點至該輸入節點之電流回饋。當將一電流 從該輸入節點傳送至該泵激節點時，該輔助電容器配置成 用以在該第一 PM0S 裝置之閘極上產生一負脈衝信號 (u n d e r - s h ο 〇 t )及用以使該裝置切換至π導通π狀態。 在本發明之另一具體例中，該電荷泵浦級包括一對稱電 荷泵浦級結構，其更包括一第一次結構及一第二次結構。 每一次結構可更包括一如上所述之電荷泵浦結構。 在本發明之又一具體例中，一種用以在一積體電路之内 7 3 12ΧΡ/發明說明書(補件)/94-04/93138847 200524257 部產生一電源電壓的裝置包括一獨立控制電荷泵浦， 有一輸入控制節點；一泵激電容器，其連接至一泵激ί 一第一 Ρ Μ 0 S裝置，其連接至該輸入控制節點；一第二 裝置，其連接至一輸出控制節點；以及一第三PM0S裝 其與該第一 PM0S裝置電性連接。在此具體例中，當未 泵激電容器升壓時，該第一 PM0S裝置與該耦合電容器 連接及配置成將該泵激節點連接至該輸入控制節點。 該泵激電容器升壓時，該第二PM0S裝置與該泵激電容 性連接及配置成將電流從該泵激節點傳送至該輸出控 點。當未使該泵激電容器升壓時，該第二PM0S裝置配 用以防止從該輸出控制節點至該泵激節點之反向電 饋，以及當使該泵激電容器升壓時，該第三PM0S裝置 成將該第一 PM0S 裝置之閘極切換至一增壓泵浦節 位，以便防止從該泵激節點至該輸入控制節點之電 饋。每一次結構更包括一輔助電容器，其連接至該 P M 0S裝置。當將一電流從該輸入控制節點傳送至該泵 點時，該輔助電容器S己置成用以在該第一 PM0S裝置之 上產生一負脈衝信號（u n d e r - s h ο 〇 t )及用以使該裝置 至n導通’’狀態。 在本發明之一額外具體例中，該用以在一積體電路 部產生一電源電壓的裝置包括一獨立控制對稱電荷泵 結構，其具有一第一獨立控制次結構及一第二獨立控 結構。每一獨立控制次結構更包括一如上所述之電荷 結構。 312XP/發明說明書(補件)/94-04/93138847 豆亘 y n y \ :户點； PM0S 置， 使該 電性 當使 器電 制節 置成 流回 配置 點電 流回 第一 激節 閘極 切換 之内 浦級 制次 栗、/甫 8 200524257 本發明之又一具體例中，一種用以在一積體電路之内部 產生一電源電壓的裝置包括複數個串接之對稱電荷泵浦 級，其中一第一對稱電荷泵浦級連接至一輸入節點，一最 後對稱電荷泵浦級連接至一輸出節點，以及最好（但並非必 要）至少一中間對稱電荷泵浦級位於其間。在此具體例中， 每一對稱電荷泵浦級更包括一第一次結構及一第二次結 構，每一次結構可以是一如上所述之電荷泵浦結構。 在本發明之又一具體例中，一種用以在一積體電路之内 部產生一電源電壓的裝置包括一連接至一輸入節點之對稱 電荷泵浦級，並且具有複數個串接之獨立控制對稱電荷泵 浦級。該複數個串接之獨立控制對稱電荷栗浦級更包括一 第一獨立控制對稱電荷泵浦級，其連接至該對稱電荷泵浦 級；一最後獨立控制對稱電荷泵浦級，其連接至一輸出節點； 以及位於其間之至少一中間獨立控制對稱電荷泵浦級。每 一獨立控制對稱電荷泵浦級具有一第一獨立控制次結構及 一第二獨立控制次結構，每一獨立控制次結構以一如上所 述之獨立控制電荷泵浦結構來特徵。 【實施方式】 參考圖 2A，該對稱單級電荷泵浦 20包括六個低電壓 PM0S 裝置 22、24、26、28、30及 32、二個增壓電容器 (boosting capacitors)34及 36以及二個輔助電容器38 及4 0。每一對稱電荷泵浦2 0裝置包括二個相等之次結構， 亦即一第一電荷泵浦次結構及一第二電荷泵浦次結構。該 第一次結構具有三個低電壓PM0S裝置22、24及26、一單 9 312XP/發明說明書(補件)/94-04/93】38847 200524257 一增壓電容器34以及一單一輔助電容器38;然而，該第二 次結構具有三個低電壓PM0S裝置28、30及32、一單一增 壓電容器3 6以及一單一輔助電容器4 0。該第一電荷泵浦 次結構及該第二電荷泵浦次結構可以是相同尺寸來製作。 簡要地，假設將一輸入電壓V i η施加至該輸入節點4 2， 以下可使用一單一電荷泵浦次結構來描述該泵浦級 2 0組 件的基本操作。該第一次結構之增壓電壓器3 4或該第二次 結構之增壓電容器 3 6係一用於該基本電荷泵激操作之大 的耦合電容器。該第一次結構之Ρ Μ 0 S裝置2 4或該第二次 結構之Ρ Μ 0 S裝置3 0係用以將電荷從該第一次結構之節點 4 8 (或從該第二次結構之節點5 0 )傳送至該輸出節點4 4及 防止從該輸出節點4 4至該泵激節點4 8及5 0中之一的反向 電流回饋。 當未泵激該第一次結構之增壓電容器 3 4或該第二次結 構之增壓電容器36時，該第一次結構之PM0S裝置22或該 第二次結構之Ρ Μ 0 S裝置2 8係用以將該第一次結構之增壓 電容器34或該第二次結構之增壓電容器36連接至該輸入 電壓V i η (其施加至該輸入節點4 2 )。當該第一次結構之泵 激電位或該第二次結構之果激電位為低時’不會果激$亥第 一次結構之增壓電容器 3 4或該第二次結構之增壓電容器 36。圖2Β簡化圖2Α之輸入及輸出的考慮事項。 再次參考圖2 A，當使該第一次結構之增壓電容器3 4或 該第二次結構之增壓電容器 3 6升壓時，該第一次結構之 PM0S裝置26或該第二次結構之PM0S裝置32用以（藉由使 10 312XP/發明說明書(補件)/94-04/93138847 200524257 泵激節點4 8或5 0連接至該Ρ Μ 0 S裝置2 2或2 8之閘極）將 該第一次結構之P Μ 0 S裝置2 2或該第二次結構之P Μ 0 S裝置 28的閘極切換至該增壓泵浦節點電位，以便防止反向電流 回饋至該輸入。當將電荷從該輸入節點4 2傳送至該第一次 結構之節點4 8或該第二次結構之節點5 0時，該第一次結 構之輔助小電容器3 8或該第二次結構之輔助小電容器4 0 係用以在該第一次結構之Ρ Μ 0 S裝置2 2或該第二次結構之 Ρ Μ 0 S裝置 2 8的閘極上流生一負脈衝信號（u n d e r s h 〇〇t)及 使此裝置導通。 在一穩定狀態中，該第一次結構之淨泵激節點 (n e t - p u m p i n g η 〇 d e ) 4 8上的淨泵激節點電位係在下歹1J範圍 内變化：
Vnet-pu in ping nodee[Vin;Vin + Crl*VDD]; (方程式 1) 其中Crl = l/ (1+Cparl/Cpunipl)，Vin係為該輸入電壓，以 及C p u ηι ρ 1係該增壓電容器3 4之電容量。 通常，C p a r 1係為因該第一及該第二次結構之裝置2 2、 24、26及 30及淨選路（net routing)所造成之在節點 48 上的總寄生電容量。 然而，假設C p u ηι ρ 1 > > C p a r 1，C r 1係非常接近1。此導致 下列在該第一次結構之淨泵激節點 4 8上的淨泵激節點電 位之變化的近似範圍為：
Vnet-pu in ping n〇deg[Vin;Vin + VDD]0 (方程式 2) 在此近似中，在節點 4 8上之該寄生電容量係小到可足 以忽略。 11
312XP/發明說明書(補件)/94-04/93138847 200524257 仍然參考圖2 A，因為在該第一次結構之第一淨泵激節點 4 8的泵激期間或在該第二次結構之第二淨泵激節點 5 0的 泵激期間該第一次結構之P Μ 0 S裝置2 6係導通的或該第二 次結構之Ρ Μ 0 S裝置3 2係導通的，所以該第一次結構之輔 助節點5 2上的電位或該第二次結構之輔助節點5 4上的電 位在該第一次結構之第一淨泵激節點 48的泵激期間或在 該第二次結構之第二淨泵激節點 5 0的泵激期間會切換至 V i n +VDD ° 在該泵浦操作結束時，該第一次結構之節點 4 6上的電 位Φ 1或該第二次結構之節點4 7上的電位Φ 2會變低，以及 該第一次結構之節點 4 8 上的電位或該第二次結構之節點 5 0上的電位以及該第一次結構之節點5 2上的電位或該第 二次結構之節點4 0上的電位會減少至該輸入電位V i η。在 此時，該第一次結構之輔助電容器3 8上的電位Φ 1 a u X或該 第二次結構之輔助電容器4 0上的電位Φ 2 a u X會低，以驅動 該輔助節點n e t a u X 1 ( n e t a u X 2 )成為低於該輸入電位V i η， 因而導通該第一次結構之裝置 2 2 或導通該第二次結構之 裝置28。 在該負脈衝信號期間該第一次結構之節點 n e t a u X 1 5 2 上的電位V 1〇w等於：
Vlow = Vin-Cr2*VDD; (方程式 3) 其中 Cr2=l/(1+Cpar2/Cauxl)，以及 Cpar2 係為因裝置 22 及裝置26所造成之在節點netauxl 52上的總寄生電容量。 必須滿足下列條件，以達成圖2 A之電荷栗 '浦級2 0的正 3】2XP/發明說明書(補件)/94-04/93】38847 12 200524257 確功能： C r 2 * V D D > V t ; (方程式 4 ) 其中Vt係該P裝置之臨界電壓。 參考圖3 A - 3 D，所顯示之時序圖係依據固2 A之單一電荷 泵浦級 2 0 的第一及第二次結構的功能來說明在一週期期 間圖 2 A之單一電荷泵浦級 2 0的操作。假設下列起始條 件：Φ1 (圖3A之100)為低邏輯位準；cDlaux(圖3B之102) 為低邏輯位準；Φ2(圖 3C 之 104)為高邏輯位準；以及 ®2aux(圖3D之106)為高邏輯位準。因此，在節點netpump2 50、n e t a u X 2 54、netpumpl 48 及 netauxl 52 上之起始電 位如下（為了簡化起見假設C r 1 = 1 ) ··
Vnetpump2 = Vnetaux2 = Vin + VDD; (方程式 5)
Vnetpumpl=Vin; (方程式 6)
Vnetauxl^Vlow (方程式 7) 在該電位Olaux切換至VDD(圖3B之102)之後，由於該 耦合電容器38之電壓，該節點netauxl 52之電位會從VI〇w 增加至V i η。然後，該電位Φ 1 (圖3 A之1 0 0 )切換至V D D， 該節點 4 8之電位增加至V i n + V D D，以及該節點 5 2之電位 經由裝置2 6連接至該節點4 8。在下一階段，該電位Φ 2變 成低邏輯位準（圖3 C之1 0 4 )，將該節點5 0之電位切換至 V 1 η，以及將該節點5 4之電位經由裝置3 2切換至V i η。在 此時，該節點5 0之電位為低邏輯位準，且等於V i η。結果， 使裝置2 4導通，以及會發生從該淨泵激節點4 8至該輸出 節點44之電荷傳送。然而，因為裝置22及裝置30之閘極 13 3 12ΧΡ/發明說明書(補件)/94-04/93138847 200524257 上的電位等於V i η + V D D，所以裝置2 2及裝置3 0係關閉的， 並且不會有反向電荷傳送。 在相同週期之最後階段，Φ 2 a u X (圖3 D之1 0 6 )變成低邏 輯位準，以便將該節點n e t a u X 2 5 4之電位切換至V 1 〇 w。 結果，裝置2 8會導通及將電荷從該輸入節點4 2傳送至該 節點50，其中該節點50成為下一個泵激節點。 因此，為了簡化說明，在該週期之前半部期間，將電荷 從該節點 4 8傳送至該輸出節點 4 4以及從該輸入節點 4 2 傳送至該節點5 0。當完成此電荷傳送時，將Φ 2 a u X電位（圖 3 D之1 0 6 )切換至高邏輯位準狀態，以便使該節點5 4之電 位從V 1 〇 w增加至V i η，藉以起動該週期之對稱後半部。 然後，Φ 2電位（圖3 C之1 0 4 )變成高邏輯位準，以升壓 該節點5 0之電位及升壓該節點5 4之電位至V i η + V D D。接 下來，Φ1電位（圖3Α之100)變成低邏輯位準，以導通裝 置3 0，藉以起動從該節點5 0至該輸出節點4 4之電荷傳送。 最後，最後階段包括使Φ 1 a u X電位（圖3 Β之1 0 2 )切換至 低邏輯位準，以便導通裝置2 2。在此後半部週期期間，電 荷從該輸入節點4 2流至該下一泵激節點4 8，以及從該泵 激節點5 0流至該輸出節點4 4。本發明之電荷泵浦結構之 一非常重要特性為在該泵浦操作期間每一裝置之四個節點 間的電壓降不會超過VDD。再者，該等PMOS裝置之本體經 常處於較高電位。 參考圖4，顯示一 N級電荷泵浦結構7 0，其中N係一整 數，其可藉由串接圖2 B之基本級6 0來獲得。每一級之增 312XP/發明說明書(補件)/94-04/93138847 14 200524257 益只受限於寄生電容及可使其非常接近 VDD。假設一 N級 電荷泵浦在其輸入端上具有 V i η，以及如果在其輸出端上 並未引出電流，則最大輸出電壓如下： MAX Vout = Vin + N*Crl*VDD (方程式 8)
實施例I 藉由使用本發明之一 1 0級電荷泵浦結構及1 V之電源源 可獲得1 0 . 6 V之輸出電壓，其中該結構使用0 . 1 8 μηι裝置。 此表示一 1 0級結構之每一級具有9 6 %之V D D平均增益。 本發明之另一觀點係有關於一如圖 5 Α所示之獨立控制 單一電荷泵浦級1 1 0，以及其可表示成圖5 B之簡化方塊形 式。圖 5 A所示之本發明的獨立控制單一電荷泵浦級 110 與圖2 A所述之本發明的單一電荷泵浦級2 0間之唯一差別 為圖5 A之裝置1 1 2及裝置1 1 4可藉由使用控制線c t r 1 i η 1 1 1 6及c t r 1 i η 2 1 1 8作為輸入信號來個別控制。 圖6係一電荷泵浦結構1 6 0，其使用圖5 Β之基本級1 5 0。 因為輸入控制信號c t r 1 i η 1 1 6 4及c t r 1 i η 2 1 6 6係連接至 該輸入電壓V i η 1 6 8，所以該第一級1 6 2相同於圖2 B之基 本級6 0。因此，無法獨立地控制該第一級1 6 2。然而，可 獨立地控制每一下列電荷泵浦級1 7 0、1 7 2、1 7 4等。事實 上，例如：因為該級 1 7 0之輸入控制信號 c t r 1 i η 1 1 7 3及 c t r 1 i η 2 1 7 5係連接至前一級1 6 2之可彼此獨立的輸出信 號c t r 1 〇 u t 1 1 6 3及c t r 1 〇 u t 2 1 6 5，所以可獨立地控制該 電荷泵級1 7 0。 仍然參考圖5 A，在該節點1 2 0上之泵浦操作期間，該裝 15 312XP/發明說明書(補件)/94-04/93138847 200524257 置1 1 2之汲極與閘極間的電壓差為 2 V D D，然而圖2 A 置2 6的汲極與閘極間之電壓差為V D D。當未泵激該節黑 時，該裝置1 1 2之汲極與閘極間的電壓差相同於圖2 A 置2 6的汲極與閘極間之電壓差。 同樣地，在該節點1 2 2上之泵浦操作期間，該裝置 之汲極與閘極間的電壓差為2VDD，以取代圖2A之裝 的汲極與閘極間之電壓差 V D D。當未泵激該節點1 2 2 該裝置1 1 4之汲極與閘極間的電壓差相同於圖 2 A之 3 2的汲極與閘極間之電壓差。在涉及裝置1 1 2之節點 上可觀察到一對稱效應。 圖5 A之電荷泵浦結構1 1 0具有完美功能及相同於I 之電荷泵浦結構2 0的效能水準。然而，因為在泵激操 間裝置 1 1 2 及裝置 1 1 4之汲極與閘極間的最大電壓 2 V D D，所以無法藉由使用低電壓且薄氧化物P Μ 0 S裝置 施圖5 Α之電荷泵浦級1 1 0。取而代之，圖5 Α之電荷 級 1 1 0係藉由使用具有較厚氧化物之P Μ 0 S裝置作為 1 1 2及1 1 4來實施，然而該泵浦級之剩餘裝置則可使 氧化物Ρ Μ 0 S裝置。相較下，圖2 Α之電荷泵浦級2 0可 用薄氧化物PM0S裝置來實施。 使用圖2 A及圖5 A所述之本發明的電荷泵浦結構具 些主要優點。 特別地，因為本發明之兩個結構2 0 (圖2 A中）及1 1 5 A 中）不會經歷臨界電壓所造成之退化，所以它們每 可享有最佳增益。事實上，每一級之增益僅受限於寄 312XP/發明說明書(補件)/94-04/93138847 之裝 ^ 1 20 之裝 114 置32 時， 裝置 1 20 圖2A 作期 差為 來實 泵浦 裝置 用薄 只使 有一 0 (圖 一級 生現 16 200524257 象。本發明之兩個結構2 0 (圖2 A中）及1 1 0 (圖5 A中）完全 適用於低電壓操作。此外，圖2A之電荷泵浦級相容於標準 CMOS應用及可使用薄氧化物PMOS製程來製造。 【圖式簡單說明】 圖1係一習知技藝D i c k s ο η電荷栗浦之簡化電路圖。 圖2Α係本發明之一對稱單級電荷泵浦的電路圖。 圖2Β係圖2Α之單級電荷泵浦的方塊符號。 圖3 A - 3 D係描述在一週期期間圖2 Α之單級電荷泵浦級 的操作之時序圖。 圖4係使用圖2B之串接基本級的本發明之一 N級電荷 豕浦結構的電路圖。 圖5 A係本發明之另一具體例（亦即，一獨立控制單一電 何果浦級）的電路圖。
圖5 B係圖5 A之獨立控制單一電荷泵浦級的方塊符號。 圖6顯示一多級電荷泵浦結構，其使用圖5B之獨立控 制單一電荷泵浦級。 【主要元件符號說明】 10 D i c k s ο η電荷泵浦 12 電 容 器 14 NM0S 型 電 晶 體 20 對 稱 單 級 電荷泵浦 22 低 電 壓 PM0S 裝 置 24 低 電 壓 PM0S 裝 置 26 低 電 壓 PM0S 裝 置 312ΧΡ/發明說明書(補件)/94-04/93138847 17 200524257 2 8 低 電 壓 PMOS 裝 置 3 0 低 電 壓 PMOS 裝 置 32 低 電 壓 PMOS 裝 置 34 增 壓 電 容 器 36 增 壓 電 容 器 38 輔 助 容 器 40 輔 助 電 容 器 42 輸 入 /r/r 即 點 44 輸 出 Λ/Γ 即 點 4 6 Λ/r 即 點 47 々/Γ 即 點 48 泵 激 Λ/r 即 點 5 0 泵 激 即 點 52 輔 助 Λ/Γ 即 點 54 輔 助 /r/r 即 點 60 基 本 級 70 N級 電 荷 泵浦 結 構 110 獨 立 控 制 單一 電 何果浦級 112 裝 置 114 裝 置 116 控 制 線 118 控 制 線 1 20 々/Γ 即 點 1 22 Λ/Γ 即 點 312XP/發明說明書(補件)/94-04/93138847 18 200524257 15 0 基 本 級 1 60 電 何 泵 浦 結 構 1 62 第 一 級 1 63 輸 出 信 號 1 64 輸 入 控 制 信 號 1 65 輸 出 信 號 1 66 輸 入 控 制 信 號 1 68 輸 入 電 壓 17 0 電 Λ务 何 泵 浦 級 1 72 電 荷 泵 浦 級 1 73 輸 入 控 制 信 號 1 74 電 何 泵 浦 級 1 75 毕刖 入 控 制 信 號 Φ 1 電 位 Φ2 電 位 Φ 1 a U \ 電 位 Φ 2 a , X 電 位
312XP/發明說明書(補件)/94-04/93138847 19

Claims (1)

  1. 200524257 十、申請專利範圍： - 1 . 一種用以在一積體電路之内部產生一電源電壓的裝 置，包括： 一電荷泵浦級結構，具有一連接至一泵激節點之泵激電 容器及一連接至一輸入節點之第一 PM0S裝置，該第一 PM0S 裝置配置成與該泵激電容器電性連接，其中當未使該泵激 電容器升壓時，該第一 Ρ Μ 0 S裝置配置成將該泵激節點連接 至該輸入節點； 一第二PM0S裝置，連接至一輸出節點，該第二PM0S裝 置配置成與該栗激電容器電性連接，當使該系激電容器升 壓時，該第二PM0S裝置配置成將電荷從該泵激節點傳送至 該輸出節點，當未使該泵激電容器升壓時，該第二 PM0S 裝置配置成用以防止從該輸出節點至該泵激節點之反向電 流回饋；以及 一第三 PM0S裝置，配置成與該第一 PM0S裝置電性連 接，其中該第三PM0S裝置配置成將該泵激節點連接至該第 二PM0S裝置之閘極，以防止該電流回饋。 2 .如申請專利範圍第1項之裝置，其中，當使該泵激電 容器升壓時，該第三PM0S裝置配置成將該泵激節點連接至 該第二PM0S裝置之閘極，以便防止從該泵激節點至該輸入 節點之電流回饋。 3 .如申請專利範圍第1項之裝置，更包括： 一輔助電容器，連接至該第一 PM0S裝置，其中該輔助 電容器S己置成在該第一 PM0S裝置之閘極上產生一負脈衝 20 312ΧΡ/發明說明書(補件)/94-04/93138847 200524257 信號，以及其中當將一電流從該輸入節點傳送至該泵激節 點時，該輔助電容器配置成將該裝置切換至一"導通”狀態。 4. 一種用以在一積體電路之内部產生一電源電壓的裝 置，包括： 一對稱電荷泵浦級結構，包括一第一次結構及一第二次 結構，每一次結構具有一連接至一泵激節點之泵激電容器 及一連接至一輸入節點之第一 PM0S裝置，該第一 PM0S裝 置配置成與該搞合電容器電性連接；其中當未使該果激電 容器升壓時，該第一 PM0S裝置配置成將該泵激節點連接至 該輸入節點； 一第二PM0S裝置，連接至一輸出節點，該第二PM0S裝 置配置成與該泵激電容器電性連接，當使該泵激電容器升 壓時，該第二PM0S裝置配置成將電荷從該泵激節點傳送至 該輸出節點，當未使該泵激電容器升壓時，該第二 PM0S 裝置配置成用以防止從該輸出節點至該泵激節點之反向電 流回饋；以及 一第三 PM0S裝置，配置成與該第一 PM0S裝置電性連 接，其中當使該泵激電容器升壓時，該第三PM0S裝置配置 成將該泵激節點連接至該第二PM0S裝置之閘極，以防止從 該泵激節點至該輸入節點之反向電流回饋。 5 .如申請專利範圍第4項之裝置，其中，當使該泵激電 容器升壓時，該第三PM0S裝置配置成將該第一 PM0S裝置 之閘極切換至一增壓泵浦節點電位，以便防止從該泵激節 點至該輸入節點之電流回饋。 21 312XP/發明說明書(補件)/94-04/93138847 200524257 6 .如申請專利範圍第4項之裝置，其中，每一次結構更 包括： 一輔助電容器，連接至該第一 PM0S裝置，其中該輔助 電容器配置成在該第一 PM0S裝置之閘極上產生一負脈衝 信號，以及其中當將一電流從該輸入節點傳送至該泵激節 點時，該輔助電容器配置成將該裝置切換至一"導通”狀態。 7. —種用以在一積體電路之内部產生一電源電壓的裝 置，包括： 一獨立控制電荷系浦級，具有一輸入控制節點、一連接 至一泵激節點之泵激電容器及一連接至該輸入控制節點之 第一 PM0S裝置，該第一 PM0S裝置S己置成與該耦合電容器 電性連接，其中當未使該泵激電容器升壓時，該第一 PM0S 裝置配置成將該泵激節點連接至該輸入控制節點； 一第二PM0S裝置，連接至一輸出控節點，該第二PM0S 裝置配置成與該泵激電容器電性連接，當使該泵激電容器 升壓時，該第二PM0S裝置配置成將電荷從該泵激節點傳送 至該輸出控制節點，當未使該泵激電容器升壓時，該第二 PM0S裝置配置成用以防止從該輸出控制節點至該泵激節 點之反向電流回饋；以及 一第三PM0S裝置，與該第一 PM0S裝置電性連接，其中 當使該泵激電容器升壓時，該第三PM0S裝置配置成將該泵 激節點連接至該第二PM0S裝置之閘極，以防止從該泵激節 點至該輸入控制節點之反向電流回饋。 8 .如申請專利範圍第7項之裝置，其中，使該泵激電容 22 3 12XP/發明說明書(補件)/94-04/93138847 200524257 器升壓時，該第三PM0S裝置配置成將該第一 PM0S裝置之 閘極切換至一增壓泵浦節點電位，以便防止從該泵激節點 至該輸入控制節點之電流回饋。 9 .如申請專利範圍第7項之裝置，其中，每一次結構更 包括： 一輔助電容器，連接至該第一 PM0S裝置，其中該輔助 電容器配置成在該第一 PM0S裝置之閘極上產生一負脈衝 信號，以及其中當將一電流從該輸入控制節點傳送至該泵 激節點時，該輔助電容器配置成將該裝置切換至一 π導通π 狀態。 10. —種用以在一積體電路之内部產生一電源電壓的裝 置，包括： 一獨立控制對稱電荷泵浦級結構，包括一第一獨立控制 次結構及一第二獨立控制次結構，每一獨立控制次結構具 有： 一輸入控制節點； 一泵激電容器，連接至一泵激節點； 一第一 PM0S裝置，連接至該輸入控制節點，該第一 PM0S 裝置配置成與該耦合電容器電性連接，其中當未使該泵激 電容器升壓時，該第一 PM0S裝置配置成將該泵激節點連接 至該輸入控制節點； 一第二PM0S裝置，連接至一輸出控制節點，該第二PM0S 裝置配置成與該泵激電容器電性連接，當使該泵激電容器 升壓時，該第二PM0S裝置配置成將電流從該泵激節點傳送 23 312ΧΡ/發明說明書(補件)/94-04/93138847 200524257 至該輸出控制節點，當未使該泵激電容器升壓時， PM0S 裝置S己置成用以防止從該輸出控制節點至該 點之反向電流回饋；以及 —第三 PM0S裝置，配置成與該第一 PM0S裝置 接，其中當使該泵激電容器升壓時，該第三PM0S裝 成將該泵激節點連接至該第二PM0S裝置之閘極，以 該泵激節點至該輸入控制節點之反向電流回饋。 1 1 .如申請專利範圍第1 0項之裝置，其中，當使 電容器升壓時，該第三PM0S裝置配置成將該第一 置之閘極切換至一增壓泵浦節點電位，以便防止從 節點至該輸入控制節點之電流回饋。 1 2 .如申請專利範圍第1 0項之裝置，其中，該獨 次結構更包括： 一輔助電容器，連接至該第一 PM0S裝置，其中 電容器配置成在該第一 PM0S裝置之閘極上產生一 信號，以及其中當將一電流從該輸入控制節點傳送 激節點時，該輔助電容器配置成將該裝置切換至一 狀態。 1 3 . —種用以在一積體電路之内部產生一電源電 置，包括： 複數個串接之對稱電荷泵浦級，具有： 一第一對稱電荷系浦級，連接至一輸入節點；以‘ 一最後對稱電荷泵浦級，連接至一輸出節點。 1 4 .如申請專利範圍第1 3項之裝置，更包括： 312ΧΡ/發明說明書(補件)/94-04/93138847 該第二 泵激節 電性連 置配置 防止從 該泵激 PM0S 裝 g玄果激 立控制 該輔助 負脈衝 至該泵 "導通" 壓的裝 24 200524257 至少一中間對稱電荷系浦級，其位於該第一對稱電荷泵 浦級與該最後對稱電荷栗浦級之間。 1 5 .如申請專利範圍第1 3項之裝置，其中每一對稱電荷 泵浦級更包括一第一次結構及一第二次結構，每一次結構 更包括： 一泵激電容器，連接至一泵激節點； 一第一 PM0S裝置，連接至一輸入節點，該第一 PM0S裝 置配置成與該耦合電容器電性連接，其中當未使該泵激電 容器升壓時，該第一 PM0S裝置配置成將該泵激節點連接至 該輸入節點； 一第二PM0S裝置，連接至一輸出節點，該第二PM0S裝 置配置成與該泵激電容器電性連接，當使該泵激電容器升 壓時，該第二PM0S裝置配置成將電荷從該泵激節點傳送至 該輸出節點，當未使該泵激電容器升壓時，該第二 PM0S 裝置配置成用以防止從該輸出節點至該泵激節點之反向電 流回饋；以及 一第三 PM0S裝置，配置成與該第一 PM0S裝置電性連 接，其中當使該泵激電容器升壓時，該第三PM0S裝置配置 成將該泵激節點連接至該第二PM0S裝置之閘極，以防止從 該栗激節點至該輸入節點之反向電流回饋。 1 6 . —種用以在一積體電路之内部產生一電源電壓的裝 置，包括： 一對稱電荷泵浦級，連接至一輸入節點；以及 複數個串接之獨立控制對稱電荷泵浦級，其包括： 25 3 12XP/發明說明書(補件)/94-04/93138847 200524257 一第一獨立控制對稱電荷系浦級，連接至該對稱 浦級；以及 一最後獨立控制對稱電荷泵浦級，連接至一輸出 1 7 .如申請專利範圍第1 6項之裝置，更包括： 至少一中間獨立控制對稱電荷泵浦級，其位於該 立控制對稱電荷泵浦級與該最後獨立控制對稱電荷 之間。 1 8 .如申請專利範圍第1 6項之裝置，其中，每一 制對稱電荷泵浦級更包括一第一獨立控制次結構及 獨立控制次結構，每一獨立控制次結構具有： 一輸入控制節點； 一泵激電容器，連接至一泵激節點； 一第一 PM0S裝置，連接至該輸入控制節點，該第 裝置配置成與該耦合電容器電性連接，其中當未使 電容器升壓時，該第一 PM0S裝置配置成將該泵激節 至該輸入控制節點； 一第二PM0S裝置，連接至一輸出控制節點，該第. 裝置配置成與該泵激電容器電性連接，當使該泵激 升壓時，該第二PM0S裝置配置成將電流從該泵激節 至該輸出控制節點，當未使該泵激電容器升壓時， PM0S 裝置S己置成用以防止從該輸出控制節點至該 點之反向電流回饋；以及 一第三 PM0S裝置，配置成與該第一 PM0S裝置 接，其中當使該泵激電容器升壓時，該第三PM0S裝 312XP/發明說明書(補件)/94-04/93138847 電何果 節點。 第一獨 泵浦級 獨立控 一第二 一 PM0S 該果激 點連接 二 PM0S 電容器 點傳送 該第二 泵激節 電性連 置配置 26 200524257 成將該泵激節點連接至該第二PM 0S裝置之閘極，以防止從 該泵激節點至該輸入控制節點之反向電流回饋。
    27 312XP/發明說明書(補件)/94-04/93138847
TW093138847A 2003-12-19 2004-12-15 High efficiency, low cost, charge pump circuit TW200524257A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0315119A FR2864271B1 (fr) 2003-12-19 2003-12-19 Circuit de pompe a charge a rendement eleve, a faible cout

Publications (1)

Publication Number Publication Date
TW200524257A true TW200524257A (en) 2005-07-16

Family

ID=34630420

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093138847A TW200524257A (en) 2003-12-19 2004-12-15 High efficiency, low cost, charge pump circuit

Country Status (6)

Country Link
US (1) US7046076B2 (zh)
EP (1) EP1697807A2 (zh)
CN (1) CN1914574A (zh)
FR (1) FR2864271B1 (zh)
TW (1) TW200524257A (zh)
WO (1) WO2005065138A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602386B (zh) * 2016-12-14 2017-10-11 矽統科技股份有限公司 電荷泵浦電路
TWI713285B (zh) * 2019-01-29 2020-12-11 華邦電子股份有限公司 電荷幫浦電路、半導體裝置以及半導體記憶裝置
TWI762674B (zh) * 2017-12-22 2022-05-01 南亞科技股份有限公司 充電幫浦系統及其操作方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557577B2 (ja) * 2004-03-26 2010-10-06 三洋電機株式会社 チャージポンプ回路
EP1747559B1 (en) * 2004-04-01 2008-12-31 Atmel Corporation Method and apparatus for a dual power supply to embedded non-volatile memory
US8035148B2 (en) * 2005-05-17 2011-10-11 Analog Devices, Inc. Micromachined transducer integrated with a charge pump
FR2886783B1 (fr) * 2005-06-03 2008-02-01 Atmel Corp Pompe a charge bi-directionnelle a haut rendement
DE102005033003A1 (de) * 2005-07-14 2007-01-25 Infineon Technologies Ag Integrierte Schaltungsanordnung zur Potenzialerhöhung
US7855591B2 (en) * 2006-06-07 2010-12-21 Atmel Corporation Method and system for providing a charge pump very low voltage applications
US7652522B2 (en) * 2006-09-05 2010-01-26 Atmel Corporation High efficiency low cost bi-directional charge pump circuit for very low voltage applications
US7466188B2 (en) * 2006-12-21 2008-12-16 International Business Machines Corporation Stress control mechanism for use in high-voltage applications in an integrated circuit
US7446596B1 (en) 2007-05-25 2008-11-04 Atmel Corporation Low voltage charge pump
US7683699B2 (en) * 2007-09-14 2010-03-23 Atmel Corporation Charge pump
US7795951B2 (en) 2007-11-30 2010-09-14 Freescale Semiconductor, Inc. High-dynamic range low ripple voltage multiplier
US7733161B2 (en) * 2008-02-15 2010-06-08 International Business Machines Corporation Voltage boost system, IC and design structure
US7710195B2 (en) * 2008-02-15 2010-05-04 International Business Machines Corporation Two stage voltage boost circuit with precharge circuit preventing leakage, IC and design structure
US7737766B2 (en) * 2008-02-15 2010-06-15 International Business Machines Corporation Two stage voltage boost circuit, IC and design structure
US8054694B2 (en) * 2009-03-24 2011-11-08 Atmel Corporation Voltage generator for memory array
US8154333B2 (en) 2009-04-01 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuits, systems, and operational methods thereof
EP2427825A1 (en) * 2009-05-07 2012-03-14 Rambus Inc. Configurable, power supply voltage referenced single-ended signaling with esd protection
EP2424092B1 (en) * 2010-08-27 2016-10-12 Nxp B.V. High efficiency charge pump
CN102122949B (zh) * 2011-03-10 2016-07-13 上海华虹宏力半导体制造有限公司 一种闪存电路
CN103312162B (zh) * 2012-03-08 2016-01-13 扬州稻源微电子有限公司 倍压电路以及包括其的射频识别标签芯片
TWI492509B (zh) * 2013-09-17 2015-07-11 Himax Tech Ltd 半電壓比電荷泵電路
EP2860865A1 (en) 2013-10-11 2015-04-15 Dialog Semiconductor GmbH High efficiency charge pump circuit
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
CN106208678B (zh) * 2016-07-14 2019-05-31 合肥格易集成电路有限公司 一种电荷泵及存储器
US10290329B2 (en) 2016-07-14 2019-05-14 Ememory Technology Inc. Charge pump apparatus
CN106655726B (zh) * 2016-11-30 2019-04-19 上海集成电路研发中心有限公司 一种全mos管电荷泵电路结构
CN107181403A (zh) * 2017-05-31 2017-09-19 成都锐成芯微科技股份有限公司 差分电荷泵电路
US10250133B2 (en) * 2017-07-18 2019-04-02 Stmicroelectronics International N.V. Single-stage CMOS-based voltage quadrupler circuit
US10461635B1 (en) 2018-05-15 2019-10-29 Analog Devices Global Unlimited Company Low VIN high efficiency chargepump
US10587190B1 (en) * 2018-11-08 2020-03-10 Semiconductor Components Industries, Llc Charge pump with individualized switching control
KR20200053324A (ko) * 2018-11-08 2020-05-18 삼성전자주식회사 차지 펌프 및 차지 펌프를 포함하는 메모리 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4581546A (en) * 1983-11-02 1986-04-08 Inmos Corporation CMOS substrate bias generator having only P channel transistors in the charge pump
KR930008876B1 (ko) * 1990-08-17 1993-09-16 현대전자산업 주식회사 반도체소자의 고전압 발생회로
US5352936A (en) * 1993-06-07 1994-10-04 Intel Corporation High voltage tolerant voltage pump constructed for a low voltage CMOS process
DE4324855C1 (de) * 1993-07-23 1994-09-22 Siemens Ag Ladungspumpe
US7102422B1 (en) * 1994-04-20 2006-09-05 Nippon Steel Corporation Semiconductor booster circuit having cascaded MOS transistors
DE69408665T2 (de) * 1994-08-12 1998-10-15 Cons Ric Microelettronica Spannungserhöher vom Ladungspumpentype
US5889428A (en) * 1995-06-06 1999-03-30 Ramtron International Corporation Low loss, regulated charge pump with integrated ferroelectric capacitors
US5818289A (en) * 1996-07-18 1998-10-06 Micron Technology, Inc. Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit
US6130574A (en) * 1997-01-24 2000-10-10 Siemens Aktiengesellschaft Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump
US6448841B1 (en) * 1998-05-01 2002-09-10 Texas Instruments Incorporated Efficiency charge pump circuit
IT1301936B1 (it) * 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
US6166585A (en) * 1998-08-31 2000-12-26 Conexant Systems, Inc. Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region
US6353356B1 (en) * 1999-08-30 2002-03-05 Micron Technology, Inc. High voltage charge pump circuits
DE19953882C2 (de) * 1999-11-09 2001-10-18 Infineon Technologies Ag Ladungspumpe zum Erzeugen von hohen Spannungen für Halbleiterschaltungen
US6429723B1 (en) * 1999-11-18 2002-08-06 Texas Instruments Incorporated Integrated circuit with charge pump and method
TW494631B (en) * 2000-01-26 2002-07-11 Sanyo Electric Co Charge pump circuit
TW578378B (en) * 2000-05-30 2004-03-01 Sanyo Electric Co Charge pump and method for controlling the same
ATE298945T1 (de) * 2001-02-01 2005-07-15 Koninkl Philips Electronics Nv Programmierbares ladungspumpenbauelement
US6661682B2 (en) * 2001-02-16 2003-12-09 Imec (Interuniversitair Microelectronica Centrum) High voltage generating charge pump circuit
US6466079B1 (en) * 2001-06-21 2002-10-15 Tower Semiconductor Ltd. High voltage charge pump for providing output voltage close to maximum high voltage of a CMOS device
KR100404001B1 (ko) * 2001-12-29 2003-11-05 주식회사 하이닉스반도체 차지 펌프 회로
TW583818B (en) * 2002-12-03 2004-04-11 Via Tech Inc Charge pump and voltage doubler using the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI602386B (zh) * 2016-12-14 2017-10-11 矽統科技股份有限公司 電荷泵浦電路
TWI762674B (zh) * 2017-12-22 2022-05-01 南亞科技股份有限公司 充電幫浦系統及其操作方法
TWI713285B (zh) * 2019-01-29 2020-12-11 華邦電子股份有限公司 電荷幫浦電路、半導體裝置以及半導體記憶裝置

Also Published As

Publication number Publication date
FR2864271A1 (fr) 2005-06-24
CN1914574A (zh) 2007-02-14
US7046076B2 (en) 2006-05-16
EP1697807A2 (en) 2006-09-06
WO2005065138A3 (en) 2005-09-09
FR2864271B1 (fr) 2006-03-03
US20050212586A1 (en) 2005-09-29
WO2005065138A2 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
TW200524257A (en) High efficiency, low cost, charge pump circuit
US11837954B2 (en) Power supply for gate driver in switched-capacitor circuit
TWI427905B (zh) 多重輸出電荷幫浦及其操作方法
US20050184707A1 (en) Capacitor charge sharing charge pump
US7932770B2 (en) Charge pump circuit
US7855591B2 (en) Method and system for providing a charge pump very low voltage applications
US7652522B2 (en) High efficiency low cost bi-directional charge pump circuit for very low voltage applications
TW200832877A (en) A new charge pump circuit for high voltage generation
US20020145465A1 (en) Efficient charge pump apparatus and method for operating the same
US6707335B2 (en) Control method of charge-pump circuit
US5412257A (en) High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
TW201110522A (en) Charge pump circuit and method
JP2010098944A (ja) 理想的な電荷転送を行うｈｖｎｍｏｓ／ｈｖｐｍｏｓスイッチトキャパシタ充電ポンプ
TW200410476A (en) Charge pump and voltage doubler using the same
US6605985B2 (en) High-efficiency power charge pump supplying high DC output currents
US20130321069A1 (en) Charge pump circuit
US20090309650A1 (en) Booster circuit
US20090072889A1 (en) Charge Pump
US20070085598A1 (en) Integrated semiconductor circuit comprising a voltage pump and method for operating an integrated semiconductor circuit comprising a voltage pump
JP2001286125A (ja) チャージポンプ回路
US9112406B2 (en) High efficiency charge pump circuit
TWI297503B (en) Charge pump with ensured pumping capability
US20090045868A1 (en) Double stage compact charge pump circuit
JP2005086949A (ja) チャージポンプ回路
CN117811358A (zh) 一种高效电荷泵升压电路