FR2864271A1 - Circuit de pompe a charge a rendement eleve, a faible cout - Google Patents
Circuit de pompe a charge a rendement eleve, a faible cout Download PDFInfo
- Publication number
- FR2864271A1 FR2864271A1 FR0315119A FR0315119A FR2864271A1 FR 2864271 A1 FR2864271 A1 FR 2864271A1 FR 0315119 A FR0315119 A FR 0315119A FR 0315119 A FR0315119 A FR 0315119A FR 2864271 A1 FR2864271 A1 FR 2864271A1
- Authority
- FR
- France
- Prior art keywords
- node
- channel mos
- pumping
- mos device
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
La présente invention se caractérise par l'utilisation de dispositifs MOS à canal P pour réaliser des commutateurs d'une pompe à charge à circuit intégré, tout en maintenant une chute de tension maximale (inférieure à VDD) sur chaque transistor. La pompe à charge comprend un condensateur de pompage connecté à un noeud de pompage, un premier dispositif MOS à canal P connecté à un noeud d'entrée, un second dispositif MOS à canal P connecté à un noeud de sortie, un troisième dispositif MOS à canal P communiquant électriquement avec le premier dispositif MOS à canal P et un condensateur auxiliaire connecté au premier dispositif MOS à canal P. Le premier dispositif MOS à canal P est configuré pour connecter le noeud de pompage au noeud d'entrée lorsque le condensateur de pompage n'est pas à une tension surélevée. Le second dispositif MOS à canal P est configuré pour transférer une charge électrique du noeud de pompage au noeud de sortie lorsque le condensateur de pompage n'est pas à une tension surélevée.
Description
2864271 1
CIRCUIT DE POMPE A CHARGE A RENDEMENT ELEVE,
A FAIBLE COUT
La présente invention concerne le domaine de la conception des circuits intégrés et, plus spécifiquement, le domaine des circuits de pompe à charge.
Les circuits de pompe à charge sont fréquemment utilisés dans les circuits intégrés semi-conducteurs pour fournir une tension supérieure à la tension d'une alimentation, souvent une batterie, ou une tension de polarité inverse. Ces circuits sont particulièrement utiles dans les mémoires rémanentes flash et EEPROM, mais sont de plus en plus utilisés dans les circuits analogiques de manière à augmenter la plage dynamique et à simplifier la conception des circuits. L'un des circuits de pompe à charge les plus populaires est la pompe à charge Dickson 10, représentée sur la figure 1, dans laquelle les circuits multi-étage à condensateur commuté sont montrés. Chaque étage est constitué d'un condensateur 12 et d'un transistor de type MOS à canal N 14 qui fonctionne comme une diode. Ces transistors ont leur partie de support ou leur substrat connecté à la terre, leur drain et leur grille connectés ensemble au condensateur d'étage et leur source connectée au condensateur de l'étage suivant. Deux horloges à phase inversée, non représentées, sont utilisées pour pomper la charge d'étage en étage. Le gain maximal par étage de la pompe à charge Dickson 10 est (VDD VT), où VT est la tension de seuil d'un dispositif MOS à canal N. Pour certaines applications, la pompe à charge Dickson 10 présente un certain nombre d'inconvénients. A titre d'exemple, le nombre d'étages pouvant être mis en 2864271 2 cascade est limité par la quantité de l'accroissement de la chute de tension entre la source et la partie de support d'un dispositif MOS à canal N résultant en une augmentation de VT spectaculaire sur les derniers étages.
Un autre inconvénient significatif réside en ce que des transistors dédiés haute tension à oxyde secondaire sont nécessaires pour soutenir une importante chute de tension entre la grille et la partie de support de manière fiable. Ceci rend impossible la conception de pompes à charge de Dickson en utilisant des dispositifs standard basse tension à couche mince qui peuvent soutenir une chute maximale de VDD.
De nombreuses améliorations apportées à la structure de base de Dickson ont été réalisées pour surmonter la dégradation du gain due à la tension de seuil décrite précédemment. Parmi le nombre important de solutions proposées, la structure de pompe à charge à quatre phases décrite par Hongshin Lin et Nai-Hsein Chen dans le document New Four-Phase Generation Circuits for Low- Voltage Charge Pumps , publié dans Proc ISCAS' 2001, ressort comme une approche très efficace pour éviter la dégradation du gain due à la tension de seuil. A titre d'exemple, une tension de sortie de 9 V a été obtenue en utilisant une pompe à dix étages, en partant d'une alimentation de 1 V. Toutefois, cette approche n'est pas réalisable pour un procédé MOS à canal C traditionnel.
Une autre solution impliquant de surmonter la dégradation du gain due à la tension de seuil en utilisant des transistors basse tension est décrite dans le brevet US n 5 874 850 délivré à Pulvirenti. Le brevet 850 utilise un schéma d'horloge à deux phases et des dispositifs MOS à canal N avec une technologie de puits triple. Les 2864271 3 procédés à puits triple nécessitent des étapes de masquage et d'attaque supplémentaires par rapport au procédé MOS à canal C traditionnel. Un objectif de l'invention est d'obtenir une pompe à charge à rendement élevé surmontant les inconvénients de l'art antérieur.
L'objectif précédent a été atteint avec une pompe à charge présentant un gain amélioré par étage obtenu en limitant l'influence de la tension de seuil et l'effet de corps. La présente invention se caractérise par l'utilisation de dispositifs MOS à canal P pour réaliser des commutateurs d'une pompe à charge à circuit intégré car des limitations des transistors MOS à canal N de l'art antérieur en raison de la chute de tension de seuil et de l'effet de corps ne sont pas présentes avec des commutateurs à canal P. En outre, la différence de tension entre tous les n uds des dispositifs MOS à canal P n'excède jamais VDD sur la pompe à charge de la présente invention. De cette manière, l'oxyde secondaire de grille nécessaire pour les puits triples et les puits N n'est pas nécessaire, en général, sur la pompe à charge de la présente invention. Le gain par étage de la structure de pompe à charge de la présente invention est très proche de VDD et est limité uniquement par les parasites. Une structure de pompe à charge de la présente invention comporte un condensateur de pompage connecté à un noeud de pompage, un premier dispositif MOS à canal P connecté à un n ud d'entrée, un deuxième dispositif MOS à canal P connecté à un noeud de sortie, un troisième dispositif MOS à canal P communiquant électriquement avec le premier dispositif MOS à canal P et un condensateur auxiliaire connecté au premier dispositif MOS à canal P. Dans ce mode de réalisation, le premier dispositif MOS à 2864271 4 canal P communique électriquement avec le condensateur de couplage et est configuré pour connecter le noeud de pompage au noeud d'entrée lorsque le condensateur de pompage n'a pas sa tension surélevée. Le deuxième dispositif MOS à canal P communique électriquement avec le condensateur de pompage et est configuré pour transférer le courant électrique du noeud de pompage au noeud de sortie lorsque le condensateur de pompage a sa tension surélevée. Au même moment, le deuxième dispositif MOS à canal P est configuré pour éviter une contre-réaction de courant inverse du noeud de sortie au noeud de pompage lorsque le condensateur de pompage présente une tension surélevée. Le troisième dispositif MOS à canal P est configuré pour commuter une grille du premier dispositif MOS à canal P à un potentiel surélevé du noeud de pompage de façon à éviter la contre-réaction de courant du noeud de pompage au noeud d'entrée lorsque le condensateur de pompage est à une tension surélevée. Le condensateur auxiliaire est configuré pour générer un dépassement négatif sur la grille du premier dispositif NOS à canal P et pour commuter l'appareil à un état ACTIF lorsque le courant électrique est transféré du noeud d'entrée au noeud de pompage.
Dans un autre mode de réalisation de la présente invention, l'étage de pompe à charge comprend une structure d'étage de pompe à charge symétrique comprenant, en outre, une première sous-structure et une deuxième sous-structure. Chaque sous-structure peut, en outre, comprendre une structure de pompe à charge décrite précédemment.
Dans un autre mode de réalisation de la présente invention, l'appareil permettant de générer une tension 2864271 5 d'alimentation en interne à l'intérieur d'un circuit intégré comprend un étage de pompe à charge commandé indépendamment comportant un noeud de commande d'entrée, un condensateur de pompage connecté à un noeud de pompage, un premier dispositif MOS à canal P connecté au noeud de commande d'entrée, un deuxième dispositif MOS à canal P connecté à un noeud de commande de sortie, et un troisième dispositif MOS à canal P communiquant électriquement avec le premier dispositif MOS à canal P. Dans ce mode de réalisation, le premier dispositif MOS à canal P communique électriquement avec le condensateur de couplage et est configuré pour connecter le noeud de pompage au noeud de commande d'entrée lorsque le condensateur de pompage n'est pas à une tension surélevée. Le deuxième dispositif MOS à canal P communique électriquement avec le condensateur de pompage et est configuré pour transférer un courant électrique du noeud de pompage au noeud de commande de sortie lorsque le condensateur de pompage est à une tension surélevée. Le deuxième dispositif MOS à canal P est configuré pour éviter une contre-réaction de courant inverse du noeud de commande de sortie au noeud de pompage lorsque le condensateur de pompage n'est pas à une tension surélevée et le troisième dispositif MOS à canal P est configuré pour commuter une grille du premier dispositif MOS à canal P à un potentiel surélevé du noeud de pompage de manière à éviter la contreréaction de courant inverse du noeud de pompage au noeud de commande d'entrée lorsque le condensateur de pompage présente une tension surélevée.
Chaque sous-structure comprend, en outre, un condensateur auxiliaire connecté au premier dispositif MOS à canal P. Le condensateur auxiliaire est configuré pour générer un 2864271 6 dépassement négatif sur la grille du premier dispositif MOS à canal P et est configuré pour commuter l'appareil à l'état ACTIF lorsqu'un courant électrique est transféré du noeud de commande d'entrée au noeud de pompage.
Dans un mode de réalisation supplémentaire de la présente invention, l'appareil de génération de tension d'alimentation interne dans un circuit intégré comprend une structure d'étage de pompe à charge symétrique commandée indépendamment, comportant une première sous- structure commandée indépendamment et une deuxième sous-structure commandée indépendamment. Chaque sous-structure commandée indépendamment comprend, en outre, une structure de pompe à charge décrite précédemment.
Dans un autre mode de réalisation de la présente invention, un appareil de génération d'une tension d'alimentation interne dans un circuit intégré comprend une pluralité d'étages de pompe à charge symétriques en cascade connectés en série avec un premier étage de charge de pompe symétrique connecté à un n ud d'entrée, un dernier étage de charge de pompe symétrique connecté à un noeud de sortie et, de préférence, mais pas obligatoirement, au moins un étage de pompe symétrique intermédiaire, entre ceux-ci. Dans ce mode de réalisation, chaque étage de charge de pompe symétrique comprend, en outre, une première sous-structure et une deuxième sous-structure, chacune d'elle pouvant être une structure de pompe à charge telle que décrite précédemment.
Dans un autre mode de réalisation de la présente 30 invention, un appareil de génération d'une tension d'alimentation interne dans un circuit intégré comprend un étage de charge de pompe symétrique connecté à un noeud 2864271 7 d'entrée, avec une pluralité d'étages de pompe à charge symétriques commandés indépendamment connectés en cascade en série. La pluralité d'étages de pompe à charge symétriques commandés indépendamment connectés en cascade en série comprend, en outre, un premier étage de charge de pompe symétrique commandé indépendamment connecté à l'étage de charge de pompe symétrique, un dernier étage de charge de pompe symétrique commandé indépendamment connecté à un n ud de sortie, et au moins un étage de charge de pompe symétrique commandé indépendamment entre ceux-ci. Chaque étage de charge de pompe symétrique commandé indépendamment comporte une première sous-structure commandée indépendamment et une deuxième sous-structure commandée indépendamment, qui peuvent chacune comprendre une structure de pompe de charge commandée indépendamment, décrite précédemment.
La figure 1 est un schéma de circuit simplifié d'une pompe à charge de Dickson de l'art antérieur.
La figure 2A est un schéma de circuit d'une pompe de 20 charge à étage unique symétrique de la présente invention.
La figure 2B est une représentation simplifiée de la pompe à charge à étage unique de la figure 2.
Les figures 3A à 3D sont des schémas de cadencement par horloge décrivant le fonctionnement de l'étage de la pompe à charge unique de la figure 2A lors d'une période.
La figure 4 est un schéma de circuit d'une structure de pompe à charge à N étages de la présente invention utilisant des étages de base en cascade de la figure 2B.
La figure 5A est un schéma de circuit d'une variante d'un mode de réalisation de la présente invention, à 2864271 8 savoir un étage de pompe de charge unique commandé indépendamment.
La figure 5B est une représentation simplifiée de l'étage de pompe de charge unique commandé indépendamment 5 de la figure 5A.
La figure 6 montre une structure de pompe à charge multi-étage qui utilise un étage de pompe à charge unique, commandé indépendamment de la figure 5B.
En se référant à la figure 2A, la pompe à charge à étage unique symétrique 20 comprend 6 dispositifs MOS à canal P basse tension 22, 24, 26, 28, 30 et 32, deux condensateurs élévateurs de tension 34 et 35 et deux condensateurs auxiliaires 38 et 40. Chaque dispositif de pompe à charge symétrique 20 comprend deux sous- structures équivalentes, à savoir une première sous-structure de pompe à charge et une deuxième sous-structure de pompe à charge. La première sous- structure comporte 3 dispositifs MOS à canal P basse tension 23, 24 et 26, un condensateur élévateur de tension unique 34 et un condensateur auxiliaire unique 38; alors que la deuxième sous-structure comprend 3 dispositifs MOS à canal P basse tension 28, 30 et 32, un condensateur élévateur de tension unique 36 et un condensateur auxiliaire unique 40. La première sous-structure de la pompe à charge et la deuxième sous- structure de la pompe à charge peuvent être identiques.
En bref, en supposant qu'une tension d'entrée Vin est appliquée au noeud d'entrée 42, l'opération de base des composants de l'étage 20 de la pompe peut être décrite à l'aide d'une sous-structure de pompe à charge unique comme suit. Le condensateur élévateur de tension 34 de la première sous-structure ou le condensateur 2864271 9 élévateur de tension 36 de la deuxième sous-structure est un condensateur de couplage de grande capacité utilisé pour cette opération de pompage de charge de base. Soit le dispositif MOS à canal P 24 de la première sous- structure, soit le dispositif MOS à canal P 30 de la deuxième sous- structure est utilisé pour transférer la charge du noeud 48 de la première sous-structure (ou du n ud 50 de la deuxième sous-structure) au n ud de sortie 44 et pour éviter une contre-réaction de courant inverse du noeud de sortie 44 vers l'un ou l'autre des noeuds de pompage 48 et 50.
Le dispositif MOS à canal P 22 de la première sous-structure ou le dispositif MOS à canal P 28 de la deuxième sous-structure est utilisé pour connecter le dispositif de condensateur élévateur de tension 34 du noeud de pompage de la première sous-structure ou le condensateur élévateur de tension 36 de la deuxième sous-structure à la tension d'entrée Vin appliquée au noeud d'entrée 42 lorsque le condensateur élévateur de tension 34 de la première sous-structure ou le condensateur élévateur de tension 36 de la deuxième sous-structure n'est pas pompé. Le condensateur élévateur de tension 34 de la première sous-structure ou le condensateur élévateur de tension 36 de la deuxième sous-structure n'est pas pompé lorsque le potentiel de pompage de la première sous-structure ou le potentiel de pompage de la deuxième sous-structure est bas. La figure 2B simplifie la prise en compte des entrées et des sorties de la figure 2A.
En se référant de nouveau à la figure 2A, le dispositif MOS à canal P 26 de la première sous-structure ou le dispositif MOS à canal P 32 de la deuxième sous- 2864271 10 structure est utilisé pour commuter la grille du dispositif MOS à canal P 22 de la première sous-structure ou le dispositif MOS à canal P 28 de la deuxième sous-structure au potentiel de noeud de pompe à tension surélevée (en connectant les noeuds de pompage 40 ou 50 à la grille des dispositifs MOS à canal P 22 ou 28) afin d'éviter une contre- réaction de courant inverse vers l'entrée lorsque le condensateur élévateur de tension 34 de la première sous-structure ou le condensateur élévateur de tension 36 de la deuxième sous-structure est à une tension surélevée. Le condensateur auxiliaire de faible capacité 38 du condensateur auxiliaire de faible capacité de la première sous-structure 40 de la deuxième sous-structure est utilisé pour générer un dépassement négatif sur la grille du dispositif MOS à canal P 22 de la première sousstructure ou du dispositif MOS à canal P 28 de la deuxième sous-structure et pour passer ce dispositif à l'état ACTIF lorsque la charge est transférée du noeud d'entrée 42 au noeud 48 de la première sous-structure ou au noeud 50 de la deuxième sous-structure.
En régime stable, le potentiel de noeud de pompage net au noeud de pompage net 48 de la première sous-structure varie dans la plage suivante: Noeud de pompage net V Ç [Vin; Vin + Crl*VDD] ; (Eq.1) Où Crl=1/(1 + Cparl/Cpumpl), Vin est la tension d'entrée et Cpumpl est la capacité du condensateur élévateur de tension 34.
En général, Cparl est la capacité parasite totale au noeud 48, due aux dispositifs 22, 24 26 et 30 des première 2864271 11 et deuxième sousstructures ainsi qu'à l'acheminement net.
Toutefois, en supposant que Cpumpl Cparl, Cri est très proche de 1. Ce qui résulte en la plage de variation approximative suivante, pour le potentiel de noeud de pompage net au noeud de pompage net 48 de la première sous-structure: Noeud de pompage net V Ç [Vin; Vin + VDD]. (Eq.2) Dans cette approximation, la capacité parasite au noeud 48 est si petite qu'elle peut être négligée.
En se référant toujours à la figure 2A, le potentiel au noeud auxiliaire 52 de la première sous-structure ou le potentiel au noeud auxiliaire 54 de la deuxième sous-structure commute à Vin + VDD lors de la période de pompage du premier noeud de pompage net 48 de la première sous-structure ou lors de la période de pompage du deuxième noeud de pompage 50 de la deuxième sous-structure, du fait que lors de la période de pompage du premier noeud de pompage net 48 de la première sous- structure, ou lors de la période de pompage du deuxième noeud de pompage net 50 de la deuxième sous-structure, le dispositif MOS à canal P 26 de la première sous-structure est à l'état CONDUCTEUR ou du fait que le dispositif MOS à CANAL P 32 de la deuxième sous-structure est à l'état CONDUCTEUR.
A la fin de l'opération de pompage, le potentiel 431 au noeud 46 de la première sous-structure ou le potentiel C2 au noeud 47 de la deuxième sous-structure passe au niveau bas et le potentiel au noeud 48 de la première sous-structure ou le potentiel au noeud 50 de la deuxième sousstructure ainsi que le potentiel au noeud 52 de la première sousstructure ou le potentiel au noeud 40 de la 2864271 12 deuxième sousstructure baisse au potentiel d'entrée Vin. A ce moment, le potentiel 4laux au niveau du condensateur auxiliaire 38 de la première sousstructure ou le potentiel P2aux au niveau du condensateur auxiliaire 40 de la deuxième sous-structure commute au niveau bas pour amener le deuxième n ud auxiliaire netauxl (netaux2) au-dessous du potentiel d'entrée Vin, rendant ainsi le dispositif 22 de la première sousstructure CONDUCTEUR ou rendant le dispositif 28 de la deuxième sousstructure CONDUCTEUR.
Le potentiel Vlow au noeud netauxl 52 de la première sous-structure lors du dépassement négatif est égal à : Vlow = Vin - Cr2*VDD; (Eq.3) Où Cr2 = 1/(1+Cpar2/Cauxl) et Cpar2 est la capacité parasite totale au noeud netauxl 52 du fait du dispositif 22 et du dispositif 26.
La condition suivante doit également être satisfaite pour atteindre une fonctionnalité correcte de l'étage de pompe à charge 20 de la figure 2A: Cr2*VDD >Vt; (Eq.4) Où Vt est la tension de seuil du dispositif P. En se référant aux figures 3A à 3D, les schémas de cadencement par horloge montrés fournissent une description du fonctionnement de l'étage de pompe à charge unique 20 de la figure 2A lors d'une période, basée sur le fonctionnement des première et deuxième sous-structures de l'étage de pompe unique 20 de la figure 2A. Les conditions initiales suivantes sont présupposées: (D1 (100 sur la figure 3A) est au niveau bas, (Maux (102 sur la figure 3B) est au niveau bas, ED2 (104 sur la figure 3C) est au niveau haut, et (taux (106 sur la figure 3D) est au niveau haut. En conséquence, les 2864271 13 potentiels initiaux au noeud netpump2 50, netaux2 54, netpumpl 48, et netauxl 52 sont comme suit (en supposant que Crl = 1 pour plus de simplicité) . Vnetpump2 = Vnetaux2 = Vin + VDD; (Eq 5) Vnetpumpl = Vin; (Eq 6) Vnetauxl = Vlow; (Eq.7) 10 Après que le potentiel anaux commute sur VDD (102 sur la figure 3B) le potentiel au noeud netauxl 52 s'élève de Vlow à Vin du fait de la tension sur le condensateur de couplage 38. Ensuite, le potentiel (D1 (100 sur la figure 3A) commute à VDD, le potentiel au noeud 48 s'élève jusqu'à Vin + VDD, ainsi que le potentiel au noeud 52 qui est connecté au noeud 48 par le dispositif 20. A la phase suivante, le potentiel 42 passe au niveau bas (104 sur la figure 3C), commutant le potentiel au noeud 50 sur Vin et commutant le potentiel au noeud 54 sur Vin via le dispositif 32. A ce moment-là, le potentiel au noeud 50 est au niveau bas et est égal à Vin. En conséquence, le dispositif 24 devient conducteur et le transfert de charge du noeud de pompage net 48 au noeud de sortie 44 a lieu. Toutefois, du fait que le dispositif 22 et le dispositif 30 ont des potentiels de grille égaux à Vin + VDD, ils sont à l'état BLOQUE et il n'existe aucun transfert de charge inverse.
Lors de la dernière phase de la même période, (taux (106 sur la figure 3D) passe au niveau bas de manière à commuter le potentiel au noeud netaux2 54 sur Vlow. En conséquence, le dispositif 28 devient conducteur et 2864271 14 transfère la charge du noeud d'entrée 42 au noeud 50 qui devient le noeud pompé suivant.
En conséquence, pour simplifier la description, lors de la première moitié de la période, la charge est transférée du noeud 48 au noeud de sortie 44 et du noeud d'entrée 42 au n ud 50. Lorsque ce transfert de charge est terminé, la deuxième moitié symétrique de la période commence par une commutation du potentiel cle2aux (106 sur la figure 3D) à l'état haut de manière à faire passer le potentiel du noeud 54 de Vlow à Vin.
Ensuite, le potentiel (D2 (104 sur la figure 3C) passe au niveau haut pour élever la tension du potentiel au noeud 50 et élever la tension du potentiel au noeud 54 à Vin + VDD. Ceci est suivi par le passage au niveau bas du potentiel (D1 (100 sur la figure 3A) pour passer le dispositif 30 à l'état CONDUCTEUR pour commencer le transfert de charge du noeud 50 au noeud de sortie 44.
Enfin, la dernière phase comprend la commutation du potentiel elaux (102 sur la figure 3B) au niveau bas, de manière à passer le dispositif 22 à l'état CONDUCTEUR. Pendant cette deuxième moitié de période, la charge passe maintenant du noeud d'entrée 42 au noeud pompé suivant 48 et du noeud pompé 50 au noeud de sortie 44. Une caractéristique très importante de la structure de pompe à charge de la présente invention réside en ce que la chute de tension entre les quatre noeuds de chaque dispositif n'excède pas VDD lors de l'opération de pompage. En outre, la partie de support des dispositifs MOS à canal P est toujours à un potentiel supérieur.
En se référant à la figure 4, une structure de pompe à charge à N-étages 70 est montrée, dans laquelle N est un nombre entier qui peut être obtenu en mettant les 2864271 15 étages de base 60 de la figure 2B en cascade. Le gain par étage est limité uniquement par la capacité parasite, et peut être rendu très proche de VDD. En supposant une pompe à charge à N étages avec Vin à l'entrée et qu'aucun courant n'est tiré à la sortie, la tension de sortie maximale est la suivante VoutMAX = Vin + N * Crl * VDD (Eq.8)
EXEMPLE 1
Une tension de sortie de 10,6 Volts peut être obtenue en utilisant 10 étages d'une structure de pompe à charge de la présente invention qui emploie des dispositifs de 0,18 m avec une alimentation de 1 volt.
Ceci représente 96 % du gain moyen de VDD par étage pour une structure à 10 étages.
Un autre aspect de la présente invention est dirigé vers un étage de pompe à charge unique commandé indépendamment 110 comme illustré sur la figure 5A et, sous forme simplifiée, sur la figure 5B. La seule différence entre l'étage de pompe à charge unique commandé indépendamment 110 de la présente invention comme illustré sur la figure 5A et l'étage de pompe à charge unique 20 de la présente invention tel que décrit sur la figure 2A réside en ce que le dispositif 112 et le dispositif 114 de la figure 5A peuvent être commandés indépendamment en utilisant les lignes de commande Ctrlinl 116 et Ctrlin2 118 comme signaux d'entrée.
La figure 6 est une structure de pompe à charge 160 qui utilise l'étage de base 150 de la figure 5B. Le premier étage 162 est identique à l'étage de base 60 de la figure 2B du fait que les signaux de commande d'entrée 2864271 16 Ctrlinl 164 et Ctrlin2 166 sont connectés à la tension d'entrée Vin 168. En conséquence, le premier étage 162 ne peut être commandé indépendamment. Toutefois, chaque étage de pompe à charge suivant 170, 172, 174, etc, peut être commandé indépendamment. En effet, à titre d'exemple, l'étage de pompe à charge 170 peut être commandé indépendamment du fait que les signaux de commande d'entrée Ctrlinl 173 et Ctrlin2 175 pour l'étage 170 sont connectés aux signaux de sortie Ctrloutl 163 et Ctrlout2 165 de l'étage précédent 162, qui peuvent être rendus indépendants les uns des autres.
En se référant toujours à la figure 5A, pendant l'opération de pompage sur le noeud 120, la différence de tension entre le drain et la grille du dispositif 112 est de 2VDD, alors que la différence de tension entre le drain et la grille du dispositif 26 de la figure 2A est de VDD. Lorsque le noeud 120 n'est pas pompé, la différence de tension entre le drain et la grille du dispositif 112 est la même que la différence de tension entre le drain et la grille du dispositif 26 de la figure 2A.
De façon similaire, lors de l'opération de pompage sur le noeud 122, la différence de tension entre le drain et la grille du dispositif 114 est de 2VDD, au lieu de la différence de tension de VDD entre le drain et la grille du dispositif 32 de la figure 2A. Lorsque le noeud 122 n'est pas pompé, la différence de tension entre le drain et la grille du dispositif 114 est la même que la différence de tension entre le drain et la grille du dispositif 32 de la figure 2A. Un effet symétrique est observé sur le noeud 120 impliquant le dispositif 112.
2864271 17 La structure de pompe à charge 110 de la figure 5A est parfaitement fonctionnelle et présente le même niveau de performance que la structure de pompe à charge 20 de la figure 2A. Toutefois, du fait que la différence de tension maximale pour le dispositif 112 et le dispositif 114 entre leurs drains et leurs grilles lors de l'opération de pompage est de 2VDD, l'étage de la pompe à charge 110 de la figure 5A ne peut être mis en oeuvre en utilisant des dispositifs MOS à canal P à couche mince basse tension. Au lieu de cela, l'étage de pompe à charge 110 de la figure 5A est mis en oeuvre en utilisant des dispositifs MOS à canal P avec un oxyde secondaire pour le dispositif 112 et le dispositif 114, alors que des dispositifs MOS à canal P à couche mince peuvent être utilisés pour le reste de l'étage de pompage. En comparaison, l'étage de pompe à charge 20 de la figure 2A peut être mis en oeuvre en utilisant uniquement des dispositifs MOS à canal P à couche mince.
Il existe plusieurs avantages principaux à l'utilisation des structures de pompe à charge de la présente invention décrites sur les figures 2A et 5A. Plus spécifiquement, les deux structures 20 (sur la figure 2A) et 110 (sur
la figure 5A) de la présente invention bénéficient du gain optimal par étage du fait qu'elles ne subissent pas de dégradation du fait de la tension de seuil. En effet, le gain par étage est limité uniquement par les parasites. Les deux structures 20 (sur la figure 2A) et 110 (sur la figure 5A) de la présente invention conviennent parfaitement pour l'opération basse tension. En outre, l'étage de pompe à charge de la figure 2A est compatible avec les applications CMOS standards et 2864271 18 peut être réalisé avec des procédés MOS à canal P à couche mince.
Claims (2)
13 REVENDICATIONS
1. Appareil de génération d'une tension d'alimentation interne dans un circuit intégré caractérisé en ce qu'il comprend les éléments suivants: une structure d'étage de pompe à charge comportant un condensateur de pompage connecté à un noeud de pompage, un premier dispositif MOS à canal P connecté à un noeud d'entrée, ledit premier dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de pompage, dans lequel ledit premier dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage audit noeud d'entrée lorsque ledit condensateur de pompage n'est pas à une tension surélevée; un second dispositif MOS à canal P connecté à un noeud de sortie, ledit second dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de pompage, ledit second dispositif MOS à canal P étant configuré pour transférer la charge électrique dudit noeud de pompage audit noeud de sortie, lorsque ledit condensateur de pompage présente une tension surélevée, ledit second dispositif MOS à canal P étant configuré pour éviter une contre-réaction de courant inverse dudit noeud de sortie audit noeud de pompage lorsque ledit condensateur de pompage n'est pas à une tension surélevée; et un troisième dispositif MOS à canal P configuré pour communiquer électriquement avec ledit premier dispositif à canal P, dans lequel ledit troisième dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage 2864271 20 à une grille dudit second dispositif MOS à canal P pour éviter ladite contre-réaction de courant inverse.
2. Appareil selon la revendication 1, caractérisé en ce que ledit troisième dispositif MOS à canal P est configuré pour connecter le noeud de pompe à une grille dudit second dispositif afin d'éviter ladite contreréaction de courant inverse dudit noeud de pompage audit noeud d'entrée lorsque le condensateur de pompage est à une tension surélevée.
3. Appareil selon la revendication 1, caractérisé en ce qu'il comprend, en outre: un condensateur auxiliaire connecté audit dispositif MOS à canal P, dans lequel ledit condensateur auxiliaire est configuré pour générer un dépassement négatif sur ladite grille dudit premier dispositif MOS à canal P et dans lequel ledit condensateur auxiliaire est configuré pour commuter ledit appareil à un état actif lorsqu'un courant électrique est transféré dudit noeud d'entrée audit noeud de pompage.
4. Appareil de génération d'une tension d'alimentation interne dans un circuit intégré, caractérisé en ce qu'il comprend: une structure d'étage de pompe à charge symétrique comprenant une première sous-structure et une seconde sous-structure, chacune desdites sous-structures comportant un condensateur de pompage connecté à un noeud de pompage, un premier dispositif MOS à canal P connecté à un noeud d'entrée, ledit premier dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de couplage; dans lequel ledit premier 2864271 2-1 dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage audit noeud d'entrée lorsque ledit condensateur de pompage n'est pas à une tension surélevée; un second dispositif MOS à canal P connecté à un noeud de sortie, ledit second dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de pompage, ledit second dispositif MOS à canal P étant configuré pour transférer une charge électrique dudit noeud de pompage audit noeud de sortie lorsque ledit condensateur de pompage est à une tension surélevée, ledit second dispositif MOS à canal P étant configuré pour éviter une contre-réaction de courant inverse dudit noeud de sortie audit noeud de pompage lorsque ledit condensateur de pompage n'est pas à une tension surélevée; et un troisième dispositif MOS à canal P configuré pour communiquer électriquement avec ledit premier dispositif MOS à canal P, dans lequel ledit troisième dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage à une grille dudit second dispositif pour éviter une contre-réaction de courant inverse dudit noeud de pompage audit noeud d'entrée, lorsque le condensateur de pompage est à une tension surélevée.
5. Appareil selon la revendication 4, caractérisé en ce que ledit troisième dispositif MOS à canal P est configuré pour commuter une grille dudit premier dispositif MOS à canal P à un potentiel de noeud de pompe à tension surélevée afin d'éviter une contre-réaction de courant dudit noeud de pompage audit noeud d'entrée lorsque le condensateur de pompage est à une tension surélevée.
2864271 22 6. Appareil selon la revendication 4, caractérisé en ce que chacune desdites sous-structures comprend, en outre: un condensateur auxiliaire connecté audit premier dispositif MOS à canal P, dans lequel ledit condensateur auxiliaire est configuré pour générer un dépassement négatif sur ladite grille dudit premier dispositif MOS à canal P et dans lequel ledit condensateur auxiliaire est configuré pour commuter ledit appareil à un état actif lorsqu'un courant électrique est transféré dudit noeud d'entrée audit noeud de pompage.
7. Appareil de génération d'une tension d'alimentation interne dans un circuit intégré, caractérisé en ce qu'il 15 comprend: un étage de pompe à charge commandé indépendamment, comportant un noeud de commande d'entrée, un condensateur de pompage connecté à un noeud de pompage, un premier dispositif MOS à canal P connecté audit noeud de commande d'entrée, ledit premier dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de couplage, dans lequel ledit premier dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage audit noeud de commande d'entrée lorsque ledit condensateur de pompage n'est pas à une tension surélevée; un second dispositif MOS canal P connecté à un noeud de commande de sortie, ledit second dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de pompage, ledit second dispositif MOS à canal P étant configuré pour transférer une charge électrique dudit noeud de pompage audit noeud de commande de 2864271 2? sortie, lorsque le condensateur de pompage est à une tension surélevée, ledit second dispositif MOS à canal P étant configuré pour éviter une contre-réaction de courant inverse dudit noeud de commande de sortie audit n ud de pompage lorsque ledit condensateur de pompage n'est pas à une tension surélevée; et un troisième dispositif MOS à canal P communiquant électriquement avec ledit premier dispositif MOS à canal P, dans lequel ledit troisième dispositif MOS à canal P est configuré pour connecter ledit n ud de pompage à une grille dudit second dispositif pour éviter une contre-réaction de courant inverse dudit n ud de pompage audit n ud de commande d'entrée lorsque ledit condensateur de pompage présente une tension surélevée.
8. Appareil selon la revendication 7, caractérisé en ce que ledit troisième dispositif MOS à canal P est configuré pour commuter une grille dudit premier dispositif MOS à canal P à un potentiel de noeud de pompe à tension surélevée afin d'éviter ladite contre-réaction de courant dudit n ud de pompage audit n ud de commande d'entrée lorsque le condensateur de pompage est à une tension surélevée.
9. Appareil selon la revendication 7, caractérisé en ce que chacune desdites sous-structures comprend, en outre: un condensateur auxiliaire connecté audit premier dispositif MOS à canal P, dans lequel ledit condensateur auxiliaire est configuré pour générer un dépassement négatif sur ladite grille dudit premier dispositif MOS à canal P et dans lequel ledit condensateur auxiliaire est configuré pour commuter ledit appareil sur un état 2t1 actif lorsqu'un courant électrique est transféré dudit noeud de commande d'entrée audit noeud de pompage.
10. Appareil de génération d'une tension d'alimentation 5 interne dans un circuit intégré, caractérisé en ce qu'il comprend: une structure d'étage de pompe à charge symétrique commandée indépendamment comprenant une première sous-structure commandée indépendamment et une seconde sousstructure commandée indépendamment, chacune desdites sous-structures commandées indépendamment comportant: un noeud de commande d'entrée; un condensateur de pompage connecté à un noeud de pompage; un premier dispositif MOS à canal P connecté audit noeud de commande d'entrée, ledit premier dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de couplage, dans lequel ledit premier dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage audit noeud de commande d'entrée lorsque ledit condensateur de pompage n'est pas à une tension surélevée; un second dispositif MOS à canal P connecté à un noeud de commande de sortie, ledit second dispositif MOS à canal P étant configuré pour communiquer électriquement avec ledit condensateur de pompage, ledit second dispositif MOS à canal P étant configuré pour transférer le courant électrique dudit noeud de pompage audit noeud de commande de sortie lorsque ledit condensateur de pompage est à une tension surélevée, ledit second dispositif MOS à canal P étant configuré pour éviter une contre-réaction de courant inverse dudit noeud de commande de sortie audit noeud de Z5
-
pompage lorsque ledit condensateur de pompage n'est pas à une tension surélevée; et un troisième dispositif MOS à canal P configuré pour communiquer électriquement avec le premier dispositif MOS à canal P, dans lequel ledit troisième dispositif MOS à canal P est configuré pour connecter ledit noeud de pompage à une grille dudit second dispositif pour éviter une contre-réaction de courant inverse dudit noeud de pompage audit noeud de commande d'entrée lorsque ledit condensateur de pompage est à une tension surélevée.
11. Appareil selon la revendication 10, caractérisé en ce que ledit troisième dispositif MOS à canal P est configuré pour commuter une grille dudit dispositif MOS à canal P sur un potentiel de noeud de pompage à tension surélevée afin d'éviter ladite contre-réaction de courant dudit noeud de pompage audit noeud de commande d'entrée lorsque ledit condensateur de pompage est à une tension surélevée.
12. Appareil selon la revendication 10, caractérisé en ce que chacune desdites sous-structures commandées indépendamment comprend, en outre: un condensateur auxiliaire connecté audit premier dispositif MOS à canal P, dans lequel ledit condensateur auxiliaire est configuré pour générer un dépassement négatif sur ladite grille dudit premier dispositif MOS à canal P et dans lequel ledit condensateur auxiliaire est configuré pour commuter ledit appareil à un état actif lorsqu'un courant électrique est transféré dudit noeud de commande d'entrée audit noeud de pompage.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0315119A FR2864271B1 (fr) | 2003-12-19 | 2003-12-19 | Circuit de pompe a charge a rendement eleve, a faible cout |
| US10/810,033 US7046076B2 (en) | 2003-12-19 | 2004-03-26 | High efficiency, low cost, charge pump circuit |
| EP04813593A EP1697807A2 (fr) | 2003-12-19 | 2004-12-09 | Circuit de pompe de charge de rendement eleve et de faible cout |
| PCT/US2004/041287 WO2005065138A2 (fr) | 2003-12-19 | 2004-12-09 | Circuit de pompe de charge de rendement eleve et de faible cout |
| CNA2004800416740A CN1914574A (zh) | 2003-12-19 | 2004-12-09 | 高效率和低成本的电荷泵电路 |
| TW093138847A TW200524257A (en) | 2003-12-19 | 2004-12-15 | High efficiency, low cost, charge pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0315119A FR2864271B1 (fr) | 2003-12-19 | 2003-12-19 | Circuit de pompe a charge a rendement eleve, a faible cout |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2864271A1 true FR2864271A1 (fr) | 2005-06-24 |
| FR2864271B1 FR2864271B1 (fr) | 2006-03-03 |
Family
ID=34630420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0315119A Expired - Fee Related FR2864271B1 (fr) | 2003-12-19 | 2003-12-19 | Circuit de pompe a charge a rendement eleve, a faible cout |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7046076B2 (fr) |
| EP (1) | EP1697807A2 (fr) |
| CN (1) | CN1914574A (fr) |
| FR (1) | FR2864271B1 (fr) |
| TW (1) | TW200524257A (fr) |
| WO (1) | WO2005065138A2 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033003A1 (de) * | 2005-07-14 | 2007-01-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung zur Potenzialerhöhung |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557577B2 (ja) * | 2004-03-26 | 2010-10-06 | 三洋電機株式会社 | チャージポンプ回路 |
| EP1747559B1 (fr) * | 2004-04-01 | 2008-12-31 | Atmel Corporation | Procede et appareil pour la distribution d'une double alimentation electrique a une memoire non volatile integree |
| US8035148B2 (en) * | 2005-05-17 | 2011-10-11 | Analog Devices, Inc. | Micromachined transducer integrated with a charge pump |
| FR2886783B1 (fr) * | 2005-06-03 | 2008-02-01 | Atmel Corp | Pompe a charge bi-directionnelle a haut rendement |
| US7855591B2 (en) * | 2006-06-07 | 2010-12-21 | Atmel Corporation | Method and system for providing a charge pump very low voltage applications |
| US7652522B2 (en) * | 2006-09-05 | 2010-01-26 | Atmel Corporation | High efficiency low cost bi-directional charge pump circuit for very low voltage applications |
| US7466188B2 (en) * | 2006-12-21 | 2008-12-16 | International Business Machines Corporation | Stress control mechanism for use in high-voltage applications in an integrated circuit |
| US7446596B1 (en) | 2007-05-25 | 2008-11-04 | Atmel Corporation | Low voltage charge pump |
| US7683699B2 (en) * | 2007-09-14 | 2010-03-23 | Atmel Corporation | Charge pump |
| US7795951B2 (en) | 2007-11-30 | 2010-09-14 | Freescale Semiconductor, Inc. | High-dynamic range low ripple voltage multiplier |
| US7733161B2 (en) * | 2008-02-15 | 2010-06-08 | International Business Machines Corporation | Voltage boost system, IC and design structure |
| US7710195B2 (en) * | 2008-02-15 | 2010-05-04 | International Business Machines Corporation | Two stage voltage boost circuit with precharge circuit preventing leakage, IC and design structure |
| US7737766B2 (en) * | 2008-02-15 | 2010-06-15 | International Business Machines Corporation | Two stage voltage boost circuit, IC and design structure |
| US8054694B2 (en) * | 2009-03-24 | 2011-11-08 | Atmel Corporation | Voltage generator for memory array |
| US8154333B2 (en) | 2009-04-01 | 2012-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Charge pump circuits, systems, and operational methods thereof |
| EP2427825A1 (fr) * | 2009-05-07 | 2012-03-14 | Rambus Inc. | Signalisation asymétrique comparée à une tension d'alimentation électrique, configurable et dotée d'une protection contre les décharges électrostatiques |
| EP2424092B1 (fr) * | 2010-08-27 | 2016-10-12 | Nxp B.V. | Pompe à charge haute efficacité |
| CN102122949B (zh) * | 2011-03-10 | 2016-07-13 | 上海华虹宏力半导体制造有限公司 | 一种闪存电路 |
| CN103312162B (zh) * | 2012-03-08 | 2016-01-13 | 扬州稻源微电子有限公司 | 倍压电路以及包括其的射频识别标签芯片 |
| TWI492509B (zh) * | 2013-09-17 | 2015-07-11 | Himax Tech Ltd | 半電壓比電荷泵電路 |
| EP2860865A1 (fr) | 2013-10-11 | 2015-04-15 | Dialog Semiconductor GmbH | Circuit de pompe de charge à haute efficacité |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| CN106208678B (zh) * | 2016-07-14 | 2019-05-31 | 合肥格易集成电路有限公司 | 一种电荷泵及存储器 |
| US10290329B2 (en) | 2016-07-14 | 2019-05-14 | Ememory Technology Inc. | Charge pump apparatus |
| CN106655726B (zh) * | 2016-11-30 | 2019-04-19 | 上海集成电路研发中心有限公司 | 一种全mos管电荷泵电路结构 |
| TWI602386B (zh) * | 2016-12-14 | 2017-10-11 | 矽統科技股份有限公司 | 電荷泵浦電路 |
| CN107181403A (zh) * | 2017-05-31 | 2017-09-19 | 成都锐成芯微科技股份有限公司 | 差分电荷泵电路 |
| US10250133B2 (en) * | 2017-07-18 | 2019-04-02 | Stmicroelectronics International N.V. | Single-stage CMOS-based voltage quadrupler circuit |
| US10672453B2 (en) * | 2017-12-22 | 2020-06-02 | Nanya Technology Corporation | Voltage system providing pump voltage for memory device and method for operating the same |
| US10461635B1 (en) | 2018-05-15 | 2019-10-29 | Analog Devices Global Unlimited Company | Low VIN high efficiency chargepump |
| US10587190B1 (en) * | 2018-11-08 | 2020-03-10 | Semiconductor Components Industries, Llc | Charge pump with individualized switching control |
| KR20200053324A (ko) * | 2018-11-08 | 2020-05-18 | 삼성전자주식회사 | 차지 펌프 및 차지 펌프를 포함하는 메모리 장치 |
| JP6783879B2 (ja) * | 2019-01-29 | 2020-11-11 | ウィンボンド エレクトロニクス コーポレーション | チャージポンプ回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130574A (en) * | 1997-01-24 | 2000-10-10 | Siemens Aktiengesellschaft | Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump |
| US20020114199A1 (en) * | 2001-02-01 | 2002-08-22 | Negoi Andy Catalin | Programmable charge pump device |
| US20020190780A1 (en) * | 1999-11-09 | 2002-12-19 | Martin Bloch | Charge pump for generating high voltages for semiconductor circuits |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4581546A (en) * | 1983-11-02 | 1986-04-08 | Inmos Corporation | CMOS substrate bias generator having only P channel transistors in the charge pump |
| KR930008876B1 (ko) * | 1990-08-17 | 1993-09-16 | 현대전자산업 주식회사 | 반도체소자의 고전압 발생회로 |
| US5352936A (en) * | 1993-06-07 | 1994-10-04 | Intel Corporation | High voltage tolerant voltage pump constructed for a low voltage CMOS process |
| DE4324855C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Ladungspumpe |
| US7102422B1 (en) * | 1994-04-20 | 2006-09-05 | Nippon Steel Corporation | Semiconductor booster circuit having cascaded MOS transistors |
| DE69408665T2 (de) * | 1994-08-12 | 1998-10-15 | Cons Ric Microelettronica | Spannungserhöher vom Ladungspumpentype |
| US5889428A (en) * | 1995-06-06 | 1999-03-30 | Ramtron International Corporation | Low loss, regulated charge pump with integrated ferroelectric capacitors |
| US5818289A (en) * | 1996-07-18 | 1998-10-06 | Micron Technology, Inc. | Clocking scheme and charge transfer switch for increasing the efficiency of a charge pump or other circuit |
| US6448841B1 (en) * | 1998-05-01 | 2002-09-10 | Texas Instruments Incorporated | Efficiency charge pump circuit |
| IT1301936B1 (it) * | 1998-08-27 | 2000-07-07 | St Microelectronics Srl | Circuito a pompa di carica per dispositivi integrati di memoria |
| US6166585A (en) * | 1998-08-31 | 2000-12-26 | Conexant Systems, Inc. | Methods and apparatus for a high efficiency charge pump that includes a MOSFET capacitor operating in an accumulation region |
| US6353356B1 (en) * | 1999-08-30 | 2002-03-05 | Micron Technology, Inc. | High voltage charge pump circuits |
| US6429723B1 (en) * | 1999-11-18 | 2002-08-06 | Texas Instruments Incorporated | Integrated circuit with charge pump and method |
| TW494631B (en) * | 2000-01-26 | 2002-07-11 | Sanyo Electric Co | Charge pump circuit |
| TW578378B (en) * | 2000-05-30 | 2004-03-01 | Sanyo Electric Co | Charge pump and method for controlling the same |
| US6661682B2 (en) * | 2001-02-16 | 2003-12-09 | Imec (Interuniversitair Microelectronica Centrum) | High voltage generating charge pump circuit |
| US6466079B1 (en) * | 2001-06-21 | 2002-10-15 | Tower Semiconductor Ltd. | High voltage charge pump for providing output voltage close to maximum high voltage of a CMOS device |
| KR100404001B1 (ko) * | 2001-12-29 | 2003-11-05 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
| TW583818B (en) * | 2002-12-03 | 2004-04-11 | Via Tech Inc | Charge pump and voltage doubler using the same |
-
2003
- 2003-12-19 FR FR0315119A patent/FR2864271B1/fr not_active Expired - Fee Related
-
2004
- 2004-03-26 US US10/810,033 patent/US7046076B2/en not_active Expired - Lifetime
- 2004-12-09 EP EP04813593A patent/EP1697807A2/fr not_active Withdrawn
- 2004-12-09 CN CNA2004800416740A patent/CN1914574A/zh active Pending
- 2004-12-09 WO PCT/US2004/041287 patent/WO2005065138A2/fr not_active Application Discontinuation
- 2004-12-15 TW TW093138847A patent/TW200524257A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130574A (en) * | 1997-01-24 | 2000-10-10 | Siemens Aktiengesellschaft | Circuit configuration for producing negative voltages, charge pump having at least two circuit configurations and method of operating a charge pump |
| US20020190780A1 (en) * | 1999-11-09 | 2002-12-19 | Martin Bloch | Charge pump for generating high voltages for semiconductor circuits |
| US20020114199A1 (en) * | 2001-02-01 | 2002-08-22 | Negoi Andy Catalin | Programmable charge pump device |
Non-Patent Citations (2)
| Title |
|---|
| LEE S-C ET AL: "A LOW-RIPPLE SWITCHED-CAPACITOR DC-DC UP CONVERTER FOR LOW-VOLTAGE APPLICATIONS", IEICE TRANSACTIONS ON ELECTRONICS, INSTITUTE OF ELECTRONICS INFORMATION AND COMM. ENG. TOKYO, JP, vol. E84-C, no. 8, August 2001 (2001-08-01), pages 1100 - 1103, XP001107649, ISSN: 0916-8524 * |
| MIN K-S ET AL: "CMOS CHARGE PUMPS USING CROSS-COUPLED CHARGE TRANSFER SWITCHES WITH IMPROVED VOLTAGE PUMPING GAIN AND LOW GATE-OXIDE STRESS FOR LOW-VOLTAGE MEMORY CIRCUITS", IEICE TRANSACTIONS ON ELECTRONICS, INSTITUTE OF ELECTRONICS INFORMATION AND COMM. ENG. TOKYO, JP, vol. E85-C, no. 1, January 2002 (2002-01-01), pages 225 - 229, XP001116786, ISSN: 0916-8524 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005033003A1 (de) * | 2005-07-14 | 2007-01-25 | Infineon Technologies Ag | Integrierte Schaltungsanordnung zur Potenzialerhöhung |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1914574A (zh) | 2007-02-14 |
| US7046076B2 (en) | 2006-05-16 |
| EP1697807A2 (fr) | 2006-09-06 |
| WO2005065138A3 (fr) | 2005-09-09 |
| FR2864271B1 (fr) | 2006-03-03 |
| US20050212586A1 (en) | 2005-09-29 |
| TW200524257A (en) | 2005-07-16 |
| WO2005065138A2 (fr) | 2005-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2864271A1 (fr) | Circuit de pompe a charge a rendement eleve, a faible cout | |
| US7932770B2 (en) | Charge pump circuit | |
| EP1608069B1 (fr) | Procédé de commande d'un interrupteur analogique | |
| EP0866545B1 (fr) | Circuit élévateur de tension du type pompe de charge à nombre d'étages contrôlé | |
| EP2817875B1 (fr) | Convertisseur cc/cc avec des transformateurs hf alimentés par des ponts complets | |
| JP3696125B2 (ja) | 電位検出回路及び半導体集積回路 | |
| FR2886783A1 (fr) | Pompe a charge bi-directionnelle a haut rendement | |
| TW200921319A (en) | Multiple-stage charge pump circuit | |
| TW200924359A (en) | Low voltage charge pump | |
| FR2733094A1 (fr) | Circuit a pompe de charge ameliore pour commutation de cote haut | |
| FR2988535A1 (fr) | Circuit de pompage de charge a transistors munis de portes doubles en phase, et procédé de fonctionnement dudit circuit. | |
| CN110022059B (zh) | 电子装置及其操作方法 | |
| TW201110522A (en) | Charge pump circuit and method | |
| FR2909495A1 (fr) | Convertisseur dc dc elevateur de tension | |
| EP4068606A1 (fr) | Convertisseur de tension | |
| FR2864272A1 (fr) | Circuit de pompe a charge a rendement elevee, a faible cout | |
| FR3036555A1 (fr) | Dispositif de pompe de charge avec pertes de conduction croisee reduites | |
| Min et al. | CMOS charge pumps using cross-coupled charge transfer switches with improved voltage pumping gain and low gate-oxide stress for low-voltage memory circuits | |
| EP1986314B1 (fr) | Procédé de commande d'une alimentation à découpage à un seul élément inductif et plusieurs sorties, et alimentation correspondante, en particulier pour un téléphone mobile cellulaire | |
| TW200410476A (en) | Charge pump and voltage doubler using the same | |
| US8213237B2 (en) | Charge pump and semiconductor device having the same | |
| EP3579233B1 (fr) | Cellule elementaire et pompes de charges comprenant une telle cellule elementaire | |
| EP0678868B1 (fr) | Circuit multiplicateur de tension | |
| EP1617311B1 (fr) | Circuit intégré avec régulateur modulable à faible chute de tension | |
| WO2004013949A2 (fr) | Convertisseur tension/tension pour circuits integres. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120831 |