TW200428614A - Electronic device and semiconductor device - Google Patents

Electronic device and semiconductor device Download PDF

Info

Publication number
TW200428614A
TW200428614A TW092115874A TW92115874A TW200428614A TW 200428614 A TW200428614 A TW 200428614A TW 092115874 A TW092115874 A TW 092115874A TW 92115874 A TW92115874 A TW 92115874A TW 200428614 A TW200428614 A TW 200428614A
Authority
TW
Taiwan
Prior art keywords
wire
electrode terminal
lead
adjustment piece
wires
Prior art date
Application number
TW092115874A
Other languages
English (en)
Other versions
TWI292208B (zh
Inventor
Tadatoshi Danno
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200428614A publication Critical patent/TW200428614A/zh
Application granted granted Critical
Publication of TWI292208B publication Critical patent/TWI292208B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200428614 (1) 、 · 玖、發明說明 【發明所屬之技術領域】 本發明是有關電子裝置及半導體裝置，特別是適用於 裝A包含放大微弱的訊號之低雜訊放大器（LNa : L〇u
Noise Amplifier)的高頻部類比訊號處理ic的高頻功率 模組（半導體裝置）以及無線通訊裝置（電子裝置）之有 效技術。 【先前技術】 攜帶電話機等的移動通訊機（移動終端）係如可對應 複數個通訊系統的構成。即用以在攜帶電話機的發送接收 機（前端’ Front end )進行複數個通訊系統的發送接收而 組裝有複數個電路系。例如使在通訊方式（系統）不同的 攜帶電話（例如行動電話機）間的通話爲可能的方式，已 知有雙頻（Dual band )通訊方式。 關於雙頻方式已知有例如發送頻帶爲8 8 0〜9 15MHz的 GSM(移動通訊全球系統，Global System for Mobile C o m m u n i c a t i ο n s )、利用發送頻帶爲 1 7 1 〇〜1 7 8 5 Μ H z的 DCS- 1 800 (數位蜂巢式系統，Digital Cellular System 1 8 00 )的雙頻方式以及雙頻用高頻功率放大器。 而且，在日本特開平1 1 - 1 8 6 9 2 1號揭示可利用於P CN (個人通訊網路，Personal Communications N e i w o r k : D C S - 1 8 0 0 ) 、P C S (個人通訊服務，P e r s ο n a 1
Com rnuni cations Service· DCS-1900 )以及 GSM 寺的 ί簡市 (2) (2)200428614 電話系統的多帶移動體通訊裝置。 而且，在攜帶電話機的前端可謀求G S Μ用的高頻部 類比訊號處理電路的模組化。例如有利用MOSFET (金屬 _ 化半導體場效電晶體^]\461；31〇\丨〇]€8€11：1丨(：011011(：1；01-Field-Effect-Transistor)的雙頻或三頻的 GS Μ 用 RF (無 線電頻率，R a d i 〇 F r e q u e n c y )功率模組。 雙頻方式是處理 GSM以及 DCS (Digital Cellular System ) 1 8 00方式等的兩個通訊系的訊號，三頻方式是 處理GSM以及DCS1800以及PCS1900方式等的三個通訊 系的訊號。G S Μ連結有G S Μ 9 0 0或G S Μ 8 5 0。 而且，高頻模組組裝有 LNA、混頻器（Mixer )、 PLL (鎖相迴路，Phase-Locked Loop )合成器（ S y n t h e s i z e r )、附自動校準（A u t 〇 c a 1 i b ι· a t i ο η )的 P G A ( 可規劃程式的增益放大器，Programmable Gain Amplifier )、IQ調變器/解調器、偏移PLL、VCO (壓控振盪器， Voltage-Controlled Oscillator)等的單晶片的半導體元件 〇 另一方面，攜帶電話機爲了搬運方便起見被要求小型 、輕量化。其結果高頻功率模組等的電子零件也希望更小 型、輕量化。 半導體裝置依照其封裝的形態有各種，而其中之一已 知有使絕緣性樹脂的密封體封裝）的背面（安裝面）露 出在導線（外部電極端子），不在密封體的側面使導線長 長地突出的非導線型（Non-】ead )半導體裝置。 (3) (3)200428614 非導線型半導體裝置有沿著密封體的背面的對面的兩 邊’使導線露出的SON (小外型非導線封裝，smau Outline Non-Leaded Package)或在密封體的背面的四邊 側使露出的QFN (四邊扁平非導線封裝，Quad F]at Non_ Leaded Package )。對於小型不發生導線彎曲的非導線型 半導體裝置例如記載於日本特開2 〇 〇 i _ 3丨3 3 6 3號公報。 記載於此文獻的樹脂密封型半導體裝置具有連接固定 半導體晶片的晶粒座（D i e p a d )與焊接線（W i 1· e )的打 線接合（W i r e b ο n d i n g )部的焊墊（！ s丨a n d )，半導體晶 片被固定於晶粒座上，半導體晶片的各電極端子是連接於 導線或焊墊的打線接合部的構造。在晶粒座與打線接合部 之間設有空隙部，防止因熱應力造成的接合的焊接線的脫 落或切斷。這種構造藉由以焊接線連接半導體晶片的接地 端子與焊墊，可將焊墊連接於作爲接地導線的印刷基板等 〇 曰本特開平1 1 -2 5 1 4 94號公報記載以半導體元件搭載 部爲接地的攜帶電話機等所使用的導線構造爲鷗翼（G u 11 wing )型的高頻裝置（Device )。此技術除了以焊接線連 接半導體元件的電極與導線外，因以晶粒座爲接地電極而 利用’故以焊接線連接半導體元件的電極與半導體元件搭 載部（往後，稱爲朝下接合，Down bonding )。由於進行 朝下接合故半導體元件搭載部比半導體元件大，而且在 安裝狀態下成爲在半導體元件的外側半導體元件搭載部的 周緣部分突出，於此部分連接有焊接線的構造。 (4) (4)200428614 另一方面，本申請人檢討將高頻功率模組連結到非_ 線型半導體裝置，且爲了接地電位的穩定化，經由焊接線 電性連接構成高頻功率模組的各電路部的接地端子於調整 片的手法的採用。藉由採用朝下接合可減少外部電極端子 的數目’可謀求封裝的小型化，最終可謀求半導體裝置的 小型化。 但是’在以無線通訊系（通訊系統）爲用途的高頻功 率模組判明發生如以下的問題。 在攜帶電話機的接收系以天線捕捉的訊號被低雜訊放 大器（LN A )放大，但是輸入訊號極爲微弱。因此，各電 路部特別是依照周期動作的振盪器的動作，共通端子的調 整片的電位即接地電位變動，起因於此變動在與一部分的 電路邰之間發生串擾（C 1· 〇 s s t a 1 k )，輸出變動無法進行良 好的通話。 特別是因導線之間的串擾所造成的感應電流或接地電 位的變動所造成的訊號波形的失真由通訊系統輸出，此輸 出訊號進入使用中的通訊系統變成雜訊。 這種接地電位的變動以及容易接受串擾的影響的電路 部，除了低雜訊放大器（LN A )以外，例如有處理高頻的 RFVCO (高頻電壓控制振盪器）等。 亦即’低雜訊放大器（LNA )或高頻電壓控制振盪器 (RFVC.0 )容易受到接地電位的，動及串擾的影響，因此 ί合載问頻功率f吴組的擒帶電I舌機等電子裝置的高頻特性會 受損。 (5) * (5) *200428614 因應於此，本發明的目的是在於提供一種在搭載有無 線通訊裝置等用途的高頻功率模組之電子裝置中，可以提 升高頻特性的電子裝置。 本發明之另一目的是在於提供一種可以提升可靠度的 電子裝置（無線通訊裝置）。 本發明之另一目的是在於提供一種低雜訊放大器或高 頻電壓控制振盪器等的電路部可不易受到其他電路部的接 地電位的變動所造成的串擾的影響之半導體裝置。 本發明的前述以及其他目的與新穎的特徵可由本說明 書的記述以及添付圖面而明瞭。 【發明內容】 在本案中所揭示的發明之中，若簡單地說明代表的發 明槪要的話如以下所示。 本發明之電子裝置係具備： 半導體裝置；該半導體裝置具有：複數條導線，及具 有主面及背面的調整片，及具有複數個電極端子及分別藉 由複數個半導體元件來構成的複數個電路部之半導體晶片 ’及連接前述複數個電極端子與前述導線之複數個導電性 的焊接線，及連接前述複數個電極端子與前述調整片的主 面，而來將第1電位供應給前述複數個電極端子之複數個 導電性的焊接嘎；及 . 配線基板；該配線基板安裝有前述半導體裝置，具備 第]配線層與第2配線層，且設有共通配線，該共通配線 (6) (6)200428614 係配置在開口於前述第]配線層與第2配線層的複數個貫 通孔，而來分別連接前述配線層的配線； 前述半導體晶片係固定於前述調整片的主面； 前述電路部係包含：經由前述導線來輸入外部訊號的 第1電路部，及經由前述調整片與前述導電性的焊接線來 連接的第2電路部； 前述複數個電極端子係具有：在前述第1電路部輸入 前述外部訊號的第1電極端子，及在前述第1電路部供給 固定電位的第2電極端子； 前述複數條導線係包含：傳達前述外部訊號的第1導 線，及配置於前述第1導線兩側的第2導線； 在連接前述第1導線與前述第1電極端子的前述導電 性的焊接線的兩側配置有連接前述第2導線與前述第2電 極端子的前述導電性的焊接線； 前述調整片與前述配線基板的前述共通配線會被連接 〇 又，本發明之半導體裝置係具有： 密封體；該密封體係由絕緣性樹脂所構成；及 複數條導線；該複數條導線係沿著前述密封體的周圍 而配置，且橫跨前述密封體的内外而設置；及 調整片；該調整片係具有主面及背面；及 半導體晶片；該半導體晶片係具tf主面及背面，在該 主面上具有複數個電極端子，及分別藉由複數個半導體元 件來構成的複數個電路部；及 (7) 200428614 複數條導電性的焊接線；該複數條導電性的焊接線係 連接前述複數個電極端子與前述導線；及 複數條導電性的焊接線；該複數條導電性的焊接線係 連接前述複數個電極端子與前述調整片的主面，而.於前述 複數個電極端子供給第1電位； 前述半導體晶片係被固定於前述調整片的主面； 前述電路部係包含：經由前述導線來輸入外部訊號的 第]電路部，及經由前述調整片與前述導電性的焊接線來 連接的第2電路部； 前述複數個電極端子係具有：在前述第1電路部輸入 前述外部訊號的第1電極端子，及在前述第1電路部供給 固定電位的第2電極端子； 前述複數條導線係包含：傳達前述外部訊號的第1導 線，及配置於前述第1導線兩側的第2導線；
在連接前述第1導線與前述第]電極端子的前述導電 性的焊接線的兩側配置有連接前述第2導線與前述第2電 極端子的前述導電性的焊接線。 【實施方式】 以下參照圖面詳細說明本發明的實施形態。此外，在 用以說明發明的實施形態的全圖中，對具有相同功能的構 件附加相同的符號，省略其重複說明。 (實施形態1 ) • 10 - (8) 200428614 圖]至圖1 9是有關本發明的實施形態]之一例’亦 即高頻功率模組及組裝該高頻功率模組的無線通訊裝置。 圖1至圖5是有關高頻功率模組，圖6至圖1 1是有關高 頻功率模組的製造方法，圖1 2〜1 9是有關無線通訊裝®
在本實施形態1說明關於在四角形狀的密封體（封裝 )的背面的安裝面適用本發明於露出調整片以及連接於此 調整片的調整片吊導線以及導線（外部電極端子）的QFN 型的半導體裝置的例子。又，就前述半導體裝置的一例而 言，是舉高頻功率模組1來進行說明。 Q FN型的高頻功率模組1，如圖1及圖2所不’具有 以扁平的四角形狀的絕緣性樹脂所形成的密封體（封裝）
2。在此密封體2的內部埋入有四角形狀的半導體兀件（ 半導體晶片：晶片）3。前述半導體晶片3是錯由fe著劑 5來固定於四角形狀的調整片4的調整片表面（主面）（ 參照圖2 )。如圖2所示，密封_ 2的背面（底面）成爲 被安裝的面側（安裝面）。 在密封體2的背面露出調整片4及支持調整片4的調 整片吊導線6以及導線（外部電極端子）7的一面（安裝 面7a )。這些調整片4及調整片吊導線6以及導線7是 在高頻功率模組丨的製造中，以形成圖案（Patteniing) ^勺一片金屬製（例如銅製）的導線架（La d f r a m e )形成 ’然後被切斷而形成。 因此’在本實施形態1中，這些調整片4及調整片吊 -11 - (9) 200428614 ，在導線7中 地形成，故在 樹脂進入的構 導線6所支持 導線6以及導線7的厚度是形成相同。但是 ，因內端部分是軸刻背面一定的深度而薄薄 此薄的導線部分的下側成爲構成密封體2的 造。藉此，導線7很難由密封體2脫落。 調整片4的四角落是由細細的調整片吊 。這些調整片吊導線6是位於四角形狀的密封體2的對角 線上，使外端面臨四角形狀的密封體2的各角落部。密封 體2爲扁平的四角形體，角部（角落部）會被施以倒角加 工而形成斜面2 a (參照圖1 )。調整片吊導線6的外端是 在此倒角邰分僅突出0.1 m m以下。此突出長度是根據切 斷導線架狀態的調整片吊導線時之沖壓（press )機械的 切斷模而定，例如可選擇0 · 1 mm以下。 而且，如圖1所示，在調整片4的周邊使內端面對調 整片4的導線7是沿著四角形的密封體2的各邊，以預定 間隔配置複數個。調整片吊導線6及導線7的外端是延伸 到祀d體2的周緣。亦即’導線7及調整片吊導線6是遍 及拾封體2的內外而延伸。由導線7的密封體2的突出長 是與則述調整片吊導線6同樣的，根據切斷導線架狀態的 導線時之沖壓機械的切斷模而逛，例如僅突出〇.〗mm以 下。 而且，密封體2的側面是形成傾斜面21)(參照圖2 ) 。此傾斜面2 b是在導線架的〜面進行單面封膠（Μ ο 1 d ) 形成密封體2後，當由封膠模鸟的模槽（Caviiy )抽出密 d瞎2時，爲了使抽出容易起尾，令模槽的側面爲傾斜面 200428614 do) - Λ 的結果所造成者。此外，圖1是切去密封體2的上部而可 見到調整片4、調整片吊導線6、導線7及半導體晶片3 等的模式圖。 而且，如圖]及圖4所示，在半導體晶片3的露出的 主面配設有電極端子9。電極端子9是在半導體晶片3的 主面中沿著四角形的各邊大致被配設成預定的間距（ P i t c h )。此電極端子9會經由導電性的焊接線1 〇來連接 於導線7的內端側。 調整片4與半導體晶片3比較下形成較大，如圖8所 示，在其主面的中央具有半導體元件固定區域，亦即半導 體元件搭載部4 a，並且在此半導體元件搭載部4 a的外側 ’亦即調整片4的周緣部分具有焊接線連接區域4 b。並 且’半導體晶片3會被固定於此半導體元件搭載部4 a。 而且’在焊接線連接區域4 b中連接有一端連接於半導體 晶片3的電極端子9的導電性的焊接線1 〇的他端。特別 是將連接於調整片4的焊接線1 0稱爲朝下接合焊接線 1 〇 a °由於是錯由打線接合裝置來進行電極端子9與導線 7之間的打線接合及電極端子9與調整片4之間的打線接 合’因此焊接線1 0與朝下接合焊接線〗〇 3皆屬同樣的材 質。 朝下接合構造的採用目的一般是利用調整片4的半導 體晶片內的各電路部的接地電位（第一電位）.的共通化。 令調整片4爲共通的接地端子，藉由經由焊接線連接此調 整片4與成爲接地電極端子的許多電極端子，可減少沿著 -13 - (11) 、 * 200428614 密封體2的周圍排列的外部電極端子的導線7 (針腳， P in )的數目，可謀求導線數降低所造成的密封體2的小 型化。此與半導體裝置之高頻功率模組〗的小型化有關。
其次’針對搭載於本實施形態1之高頻功率模組1的 半導體晶片3的電路構成來進行說··明。圖4是顯示半導體 晶片3中的各電路部的配置的模式的佈局圖。在半導體晶 片3的主面沿著邊配置有電極端子（焊墊）9。而且，在 這些電極端子9的內側區分區域配置有各電路部。如圖4 所示在半導體晶片3中央配置有ADC/DAC&DC偏移用控 制邏輯電路部35，在其左側排列混頻器26、64與三個 LNA (低雜訊放大器）24，1^¥0：〇44(第2電路部）會位 於上側，在右側由上到下排列RF合成器（第2電路部） 41、VCXO (第2電路部）50、IF合成器（第2電路部） 4 2、1 F V C Ο 4 5，T X V C〇（第2電路咅β ) 6 7位於下側。
在圖5顯示各電路部（第1電路部以及第2電路部） 與其電極端子9的關係，電極端子9與導線7的焊接線 1 〇之接線狀態。焊接線1 〇顯示連接電極端子9與導線7 的焊接線1 0與連接電極端子9與調整片4的朝下接合焊 接線1 0 a。 若著眼於特定電路部11 (第1電路部），的三個 LNA24的話，則與外接零件的帶通濾波器23 (參照圖12 )連接的預定的導線7、即記載於左側的SignaI的導線7 (第一導線）與LN A 2 4的訊號電極端子（第一電極端子 )9會經由焊接線1 0連接。由電極端子9經由焊接線1 〇 - 14 - (12) 200428614 而到達導線7的訊號配線配設兩條，此兩條訊號 側，特定電路部1 1的LNA24的接地電極端子（ 端子）9會經由焊接線1 0來連接於接地導線7 ( ，圖中記載於左側的 GN D的導線7 ),而形成 線。 此刻，在本實施型態的高頻功率模組1中， 配線的兩側的接地用的導線（第二導線）7爲供 位者，作爲前述固定電位的一例來表示接地電位 〇 藉此，鄰接的其他VCO等的第2電路部的 LNA24的導電7之間會藉由固定電位（在此爲 接地電位）的導線 7而被電磁屏蔽。而且 LN A 2 4彼此也會藉由固定電位的導線7而被電磁 又，如圖1 2所示，與放大由天線2 0進入的 的LNA24比較，在處理由基帶晶片22輸出的電 發送系的各電路部（例如偏移P L L、T X V C〇6 7 因該電氣訊號比前述微弱訊號大，故具有因接地 動或串擾所造成的雜訊強的特性。因此，對發送 部的接地電位的供給藉由經由各V C 0等與調整, 共通，可減少導線7的數目，可使高頻功率模組 體裝置）小型化。 LN/…爲了防止因在形成於半導體晶片3主 線間的串擾所造成的訊號的劣化，最好是比例如 照圖1 2 )等、處理被前述LNA放大的訊號的電 配線的兩 第二電極 第二導線 有接地配 兩條訊號 給固定電 的情況時 導線7與 被固定的 ，接鄰的 屏蔽。 微弱訊號 氣訊號的 等）中， 電位的變 系的電路 片4使其 .1 (半導 K上的配 PGA (參 路或發送 -15- (13) ·* ’ (13) ·* ’200428614 系的電路等，還要使前述配線的長度變短而配置於更接近 電極端子9。 其次，本實施型態的高頻功率模組1，如圖3所示， 在各導線7與導線7之間，及導線7與調整片吊導線6之 間存在形成密封體2時所產生的樹脂毛邊。此樹脂毛邊部 分是在半導體裝置]的製造中在導線架的一面進行單面封 膠，形成密封體2時產生的。 封膠後雖然切斷不要的導線架部分，惟因在此時的導 線7或調整片吊導線6的切斷時樹脂毛邊也同時被切斷， 故樹脂毛邊的外緣變成與導線7的緣或調整片吊導線6的 緣一起，一部分的樹脂毛邊殘留於各導線7與導線7之間 以及導線7與調整片吊導線6之間。 而且，在本實施形1是密封體2的背面比調整片4、 調整片吊導線6以及導線7的背面（安裝面）還凹入的構 造。此在傳送封膠（Transfer molding )中的單片封膠中 ，在封膠模具的上下模間舖設樹脂製的薄片（Sheet )， 使導線架的一面接觸此薄片而進行封膠，因薄片在導線架 的間隙咬入，故密封體2的背面變成凹入形。 而且，在利用傳送封膠的單片封膠後，於導線架13 的表面形成表面安裝用的電鍍膜。因此，露出在高頻功率 模組1的密封體2的背面的調整片4、調整片吊導線6以 及導線7的表面雖然未圖示但是具有電鍍膜。 如此，在導線7或調整片吊導線6的背面之安裝面突 出，密封體2的背面凹入的偏移構造具有在安裝基板8 0 -16- (14) (14)200428614 (篸照圖】3 )等的焊接線基板表面安裝高頻功率模組1 日寸，因焊錫8 3的潤濕區域被特定，故焊錫安裝良好的特 長。 其次，針對於本實施形態〗的高頻功率模組1的製造 方法，參照圖6至圖1 1來說明。如圖6的流程圖所示， 高頻功率模組1是經過導線架準備（S 1 0 1 )、晶片接合（ S 1 〇 2 )、打線接合（s〗〇 3 )、密封（封膠：s〗〇 4 )、電鑛 處理（S 1 05 )、切斷除去不要的導線架（s】〇6 )的各製程 而製造。 圖7是在製造本實施形態]之（^1：1^型的高頻功率模 組1時所使用的矩陣構成的導線架1 3的模式平面圖。 此導線架1 3其單位導線架圖案1 4沿著X方向配置 2 0行，沿著Y方向配置4列，可由一片導線架1 3製造 8 0個高頻功率模組1。在導線架1 3的兩側配設有導線架 1 3的傳送或定位等所使用的導孔（G u i d e h ο 1 e ) 1 5 a〜1 5 c o 而且，澆道（R u η n e i·)在進行傳送封膠時位於各列的 左側。因此，因利用頂桿（Ejector pin )的突出由導線架 1 3撕下澆道硬化樹脂，故設有頂桿可貫通的頂桿孔16。 而且，因利用頂桿的突出由導線架1 3撕下由此澆道分歧 ，在流到模槽的澆口（ Gate )部分硬化的澆口硬化樹脂， 故設有頂桿瓦貫通的頂桿孔】7 ° 圖S是顯示單位導線架圖案1 4的一部分的平面圖。 單位導線架圖案1 4由於是實際製造的圖案’故有模式圖 -17- 046 (15) ' (15) '200428614 的圖1或圖2等未必一致的部分。 單位導線架圖案].4具有矩形框狀的框部1 8。調整片 吊導線6由此框部1 8的四角落延伸，成爲支持中央的調 整片4的圖案。複數條導線7由框部1 8的各邊的內側朝 內方延伸，其內端接近調整片4的外周緣。在調整片4以 及導線7的主面配設有晶片接合或打線接合用的未圖示的 電鍍膜。 而且，導線7其前端側背面被半蝕刻（Half-etching )而變薄（參照圖2 )。此外，導線7或調整片4等令其 周緣爲像主面的寬度比背面的寬度還寬的斜面，形成倒梯 形剖面很難由密封體2抽出的構造也可以。此也可藉由餓 刻或沖壓（P r e s s )來製造。 而且’如圖8所不在調整片4的主面中，中央的四角 形區域成爲半導體元件搭載部4 a (被二點鏈線框包圍的 區域）’其外側的區域成爲焊接線連接區域4b。 在準備這種導線架1 3後如圖9所示，藉由接著劑5 將半導體晶片3固定（晶片接合）於各單位導線架圖案 ]4的調整片4的半導體元件搭載部4a ( S102)。 其次，如圖1 〇所示進行打線接合，以導電性的焊接 線1 0連接半導體晶片3的電極端子9與導線7的前端， 並且以導電性的焊接線〗〇連接預定的電極端子9與調整 片4的焊接線連接區域4 b ( S 1 0 3 )。焊接線1 〇及朝下接 合焊接線]0a是例如使用金線。 在打線接合後，進行常用的傳送封膠的單片封膠，在 -18- (16) (16)200428614 導線架]3的主面形成圖Π所示之絕緣性樹脂的密封體2 (S 1 04 )。密封體2會覆蓋導線架1 3的主面側的半導體 晶片3、導線7等。在圖8中以二點鏈線框表示的部分爲 形成有密封體2的區域。 其次，未圖示’進行電鍍處理（S 1 0 5 )。其結果在導 線架1 3的背面形成有未圖示的電鍍膜。此電鍍膜是當作 局頻功率模組1的表面安裝時的接合材使用，例如爲焊錫 電鍍膜。又，亦可取代形成前述電鍍膜的製程，預先在導 線架1 3的表面全面使用被實施鍍p d的物質。此刻，特別 是當使用被鍍P d的導線架〗3時可省略前述密封後的電鍍 製程，使製造製程簡略化，可削減製造成本。 其次，切斷除去不要的導線架部分（S 1 0 6 )，製造如 圖1所示的高頻功率模組1。在圖8所示的二點鏈線框的 密封體2的稍外側，利用未圖示的沖壓機械的切斷模使導 線7以及調整片吊導線6被切斷。利用切斷模的構造在稍 微脫離密封體2的位置切斷導線7以及調整片吊導線6， 而距此稍微脫離的位置的密封體2的距離例如令成0 . 1 mm 以下。距導線7以及調整片吊導線6的密封體2的突出長 度’由防止卡住等的觀點來看，以較短爲佳。此突出長度 在沖壓機械的切斷模的變更下可自由選擇0. 1 m m以上。 在此，舉高頻功率模組1的各部的尺寸的一例。導線 架1 3 (調整片’、調整片吊導線6、導線7 )的厚度爲 0.2 m m，半導體晶片3的厚度爲〇 . 2 8 m m，高頻功率模組1 的厚度爲].〇 m m，導線7的寬度爲〇 . 2 m m，導線7的長度 •19- (17) (17)200428614 爲0 · 5 m m，調整片4的焊接線連接位置（點）距所搭載的 半導體晶片3的端].〇mm，而且調整片4與導線7的間隔 爲 0.2 m m 〇 此外，就以往的高頻功率模組而言，在輸出振盪器等 的高頻訊號的電路部中會有可能如先前所述，因接地電位 的變動而發生串擾，分別在電路部產生輸出變動或訊號波 形失真。並且，在具有雙頻或三頻等複數個通訊電路的高 頻功率模組中，會有可能在動作中的通訊電路的影響下不 使動作的通訊電路中發生感應電流，此感應電流會形成雜 訊來進入動作中的通訊電路。 而且’有因輸入訊號配線彼此的串擾，使在各個電路 部的輸出變動或訊號波形的失真發生之虞，特別是在來自 輸入訊號小的天線的外部訊號輸入用導線中，需要極力避 開與接鄰的導線的串擾的影響。 在此’於本實施形態1之高頻功率模組]中，如圖5 所示’在將外部訊號傳達至第1電路部（特定電路部11 )的導電性焊接線1 0的兩側，設有例如被供給接地電位 等固定電位的導電性焊接線1 〇。 亦即’在圖5所示的高頻功率模組1中，從lN A ( 低雜訊放大器）24的電極端子經由焊接線1 〇來到達導線 7的訊號配線在其兩側配置有被供給接地電位等固定電位 的導電性焊接線1 〇，藉此，LN A24的3號配線會被電磁 屏蔽’其結果，前記訊號配線會難以受到串擾。並且，固 定電位並非只限於接地電位，只要是被固定的電位即可。 -20 - (18) (18)200428614 在此，本實施形態I之高頻功率模組1，例如爲攜帶 電話機的三頻用的高頻功率模組，因此如圖5所示，特定 電路部1 1爲LNA (低雜訊放大器）24，且由於是三頻， 故連接於天線20 (參照圖1 2 )的LN A 24也配置三個。 單一的L N A 2 4成爲本發明所謂的狹義的特定電路部 1 1。亦即，如圖5所示，來自各LN A24的天線20的輸入 訊號會分別形成兩條。而且，爲了電磁屏壁此兩條訊號配 線，雨條訊號用導線與其他訊號用導線之間，最好在兩條 訊號用導線的兩側分別配置固定電位（本實施型態1爲接 地電位）的導電7。 又，若使輸入訊號配線成爲兩條而形成差動輸入構成 的話，則會在兩條輸入訊號配線出現同程度的串擾所造成 的影響，而使能夠抵銷（消除）雜訊（串擾）。在此，如 圖5所示，令包圍三個LN A 2 4的矩形框部分爲廣義的特 定電路部1 1。 此特定電路部1 1在半導體晶片3中，在由其他電路 部絕緣隔離的區域中形成有各LNA24。而且各LNA24的 接地電位是形成共通。這是因爲雙頻通訊系統、三頻通訊 系統在使用一個通訊系統（通訊系）的期間，剩餘的通訊 系統會形成空載（Idling)狀態，因此對屬於成爲空載狀 態的通訊系統的LN A 2 4所造成的接地電位的影響小，所 以即使使屬於個別的3訊系統的LNA24彼此的接地電極 以及接地配線共通化，互相的不良影響也小。但是，若有 需要，亦可對各個LNA實施隔離（IS0]ati0n )，而使各 •21 - (19) (19)200428614 LN A的接地電位獨立。 其次’針對本實施型態1的電子裝置的構造進行說明 。本貫施型態1的電子裝置是包含搭載有本實施型態1的 高頻功率模組]的安裝構造者，例如攜帶電話機等的無線 通訊裝置6 9。 圖1 3是顯示本實施形態1的半導體裝置（高頻功率 模組）1的攜帶電話機的安裝狀態的基本構造模式剖面圖 〇 爲了在無線通訊裝置 6 9 (參照圖1 2 )，亦即攜帶電 話機的安裝基板（配線基板）8 0的主面上搭載高頻功率 模組1，而配設有對應於高頻功率模組1的導線7及調整 片4來連接於配線的焊墊8 1及調整片固定部8 2。在此’ 是以高頻功率模組1的導線7及調整片4能夠與前述焊墊 8 1及固定部8 2 —致重疊之方式，來定位載置高頻功率模 組1。而且，在此狀態下一時地熔融（迴焊，Reflow )預 先形成於高頻功率模組1的導線7及調整片4的背面之焊 錫電鍍膜，而以焊錫8 3來連接（安裝）導線7及調整片 4 〇 在此，參照圖1 2來簡單說明有關三頻構成的攜帶電 話機的電路構成（功能構成）。亦即’此攜帶電話機可進 行例如9 0 0 Μ Η z帶的G S Μ通訊方式與1 8 0 0 M H z帶的 DC，S] 8 00通訊方式與1 9 00MHz帶的PCS 19::0通訊方式的 訊號處理。 圖]2的區塊圖顯示經由天線開關21來連接於天線 -22- (20) 200428614 2 0的發送系與接收系，發送系及接收系 (Baseband)晶片 22。 接收系具有天線2 0、天線開關2 1、 線開關2 1的三個帶通濾波器2 3、分別連 波器 23的低雜訊放大器（LNA ) 24、 LN A 2 4且並聯連接的可變放大器 2 5。在 器2 5分別連接有混頻器2 6、低通濾波器 通濾波器29、PGA30、低通濾波器31、 波器 33、解調器 34。PGA28、PGA30 ’ ADC/DAC&DC偏移用控制邏輯電路部35 且，兩個混頻器2 6是以9 0度相位轉換暑 控制。 在圖12中，由9 0相位轉換器4 0及， 構成的I/Q調變器，爲了對應於各頻帶區 三個LNA而配設，但在圖12中爲了簡略 個。 在半導體晶片3中，設有由RF合成 間，Intermediate)合成器42所構成的合 處理1C。RF合成器41是經由緩衝| RFVC044，且以RFVC044肯巨夠輸出RF 來進行控制。而且，在緩衝器4 3中串聯 用分頻器3 7、38，在各倍〜輸出端連接有目 ，由RFVCCM4輸出的rf局部訊號會藉白 來輸入至90相位轉換器40。並且，90利 皆是連接於基帶 並聯連接於此天 接於前述帶通濾 連接於前述三個 此兩個可變放大 27、PGA28、低 PGA32、低通濾 、PGA32是藉由 來予以控制。而 i 40來進行相位 ®個混頻器2 6所 域，會分別對應 化，而僅繪出一 器41及IF (中 成器來作爲訊號 蓉43來連接於 局部訊號之方式 有兩個局部訊號 萄關 4 8、4 9。又 3開關4 8的切換 目位轉換器4 0會 •23- (21) (21)200428614 根據此R F局部訊號來控制混頻器2 6。 當RFVC044的訊號輸出模式爲Rx模式時，在GSM 爲 3780〜3840 MHz，在 DCS 爲 3610 〜3 7 60 MHz，在 PCS 爲 3860 〜3980 M Hz。而且，丁x 模式在 GSM 爲 3840 〜3980 M Hz ，在 DCS 爲 3580 〜3730MHz，在 PCS 爲 3860 〜3980MHz。 IF合成器42是經由分頻器46來連接於IF V CO (中 間波電壓控制振盪器）45，且以IF VC 045能夠輸出IF局 部訊號來進行控制。並且，IF VC045的輸出訊號的頻率在 各通訊方式中皆爲640MHz。而且，藉由RF合成器41及 IF合成器42來控制VCXO (電壓控制水晶振盪器）50， 輸出基準訊號，然後傳送到基帶晶片22。 在接收系中，是利用合成器及ADC/DAC&DC偏移用 控制邏輯電路部3 5來控制IF訊號，且利用解調器3 4來 轉換成基帶晶片訊號（I，Q訊號），然後傳送到基帶晶 片22。 發送系是由： 以自基帶晶片22輸出的I，Q訊號當作輸入訊號的兩 個混頻器6 1 ;及 控制此雨個混頻器6 1的相位的9 0相位轉換器62 ; 及 累加此兩個混頻器6 1的輸出的加法器6 3 ;及 將5Π法器63的輸出都當作輸入的混頻器64以及DPD 、數位檢相器，Digital Phase Detector ) 65 ;及 將混頻器64以及DPD 65的輸出都當作輸入的環路濾 -24 - (22) (22)200428614 波器（L ο 〇 p f i 11 e r ) 6 6 ;及 將環路濾波器6 6的輸出都當作輸入的兩個TXV C 0 ( 發送波電壓控制發送器）6 7 ;及 將此兩個TXV C Ο 6 7的輸出都當作輸入的功率模組6 8 •，及 天線開關2 1所構成。 此外，環路濾波器6 6爲外接零件。 另外，藉由混頻器6 1、9 0相位轉換器6 2以及加法器 63來構成直交調變器。90相位轉換器62是經由.分頻器 47來連接於分頻器46，且根據自IFVC045輸出的IF局 部訊號來進行控制。 兩個 TXVC067的輸出是藉由耦合器（Coupler) 70 來檢測電流。此檢測訊號是經由放大器7 1來輸入到混頻 器72。混頻器72是經由開關49來輸入自RFVC 044輸出 的RF局部訊號。混頻器72的輸出訊號與加法器63的輸 出訊號一起輸入到混頻器64及DPD 65。藉由混頻器64與 DPD65 來構成偏移 PLL( Phase-Locked Loop)。由混頻 器72產生的輸出訊號的頻率在各通訊方式皆爲80MHz。 兩個TXVC067之中的一個的TXVC067爲GSM通訊 方式用，輸出訊號的頻率爲8 8 0〜9 15MHz。而且，其他的 TXVC067爲DCS、PCS通訊方式用，輸出訊號的頻率爲 1 7 ] 0〜1 7 8 5 Μ Η Z或1 8 5 0〜1 9 1 (' Μ Η Z。功率模組6 8內裝低 頻用功_丨旲組與局頻用功率模組，低頻用功率模組接受來 自輸出8 8 0〜9] 5 MHz的訊號的丁 X V C Ο 6 7的訊號而進行放 - 25- (23) 200428614 大處理，高頻用功率模組接受來自輸出1 710〜].7 8 5 MHz 或1 8 5 0〜1910 MHz的訊號的TXVC067的訊號而進行放大 處理，傳送到天線開關2 1。 在本實施形態1的高頻功率模組]中，邏輯電路6 0 亦形成單片，且將輸出訊號傳送到基帶晶片22。 本實施形態1的高頻功率模組1在圖1 2中以粗線包 圍的部分的各電路部是單片地形成。而且，三個 LNA24 的部分會形成本實施形態1中的特定電路部1 1 (參照圖4 、圖5 )。雖以模式方式來顯示該等各電路部的一部份， 但實際上爲擱4及圖5之半導體晶片3的區塊俯視圖。 以天線2 0接收的無線訊號（電波）會被轉換成電氣 訊號，且於接收系的各零件依次被處理，然後傳送到基帶 晶片22。而且，由基帶晶片22輸出的電氣訊號會在發送 系的各零件依次被處理，然後由天線20當作電波來發射
圖1 4〜圖1 6是表示本實施形態]之高頻功率模組1 的攜帶電話機的安裝構造的詳細圖。 圖1 4是表示安裝有局頻功率模組1的安裝基板8 0的 端子圖案。在安裝基板8〇的主面上形成有調整片連接用 端子之調整片固定部8 2，且於調整片固定部8 2的外側周 圍形成有與高頻功率模組1的各導線7連接的複數個焊墊 8 1，如圖1 V所示，除了與安裝基板8 0主面的高頻‘率模 組1連接處以外，會藉由絕緣膜的防焊阻絕層9 1來覆蓋 -26» (24) 200428614 在安裝基板8 0中形成有主面的第1配線層8 6 (調整 片固定部8 2，焊墊8 1等）及内層的第2配線層8 7，第3 配線層8 8等，且貫通孔8 4會以能夠連接任一配線層彼此 白方式’在|屬孔於所期望的配線層的貫通孔配置導體，前 述導體大多是以電鍍來形成。
在圖1 4中’雖晶片3内的電路構成被省略，但實際 上晶片3内的電路構成及所連接之導線7的配置是相當於 圖5所示之構成，在LNA24供給接地電位的導線7爲顯 示（固定電位），且供以輸入訊號至LNA24的導線7爲 顯示Signal者。 在圖1 5所示的安裝基板8 0中，主面上形成有調整片 固定部8 2及焊墊8 1等的第]配線層，且作爲第2配線層 87的内層GND89，及作爲第3配線層88的内層Vcc90等 各配線層會被形成於内部，又，第1配線層的調整片固定 部8 2與第2配線層8 7的内層GN D 8 9會藉由多數個的貫 通孔8 4來連接。
又，就圖1 4及圖1 5所示的構造而言，會在調整片固 定部8 2中沿著其各邊而配置有複數條共通配線的貫通孔 84。亦即，於調整片固定部82的背面側，在幾乎沿著其 各邊的而排列的狀態下配置有複數個貫通孔84，各貫通 孔8 4會被連接於調整片固定部8 2，因此會在調整片固定 部8 2經由多數個貫通孔8 4來供3與内層GND89同電位 的共通接地電位（第1電位）。 又，因爲在高頻功率模組]的LN A (第1電路部） -27- (25) (25)200428614 2 4供給固定電位的接地電位之導線連接用的焊墊8 1也會 經由貫通孔84來與内層GND89連接，因此如圖]6所示 ，在安裝基板80搭載高頻功率模組1時，會在LNA2 4經 由導線7及焊接線1 〇來供給一固定電位的接地電位（與 自調整片固定部8 2經由調整片4來供給的接地電位爲共 通相同的接地電位）。 但，有關供給至LN A 2 4的接地電位方面，亦可由與 供給固定電位的導線7及電極端子9 (第2電極端子）有 所不同的其他導線7經由焊接線1 〇及其他電極端子9 ( 第3電極端子）來供給，或者經由連接於調整片4的朝下 接合焊接線10a來供給。又，於LNA24中經由導線7及 焊接線1 0來供給的接地電位亦可爲使與供給至調整片4 的第1電位（接地電位）分離（未連接）的其他接地電位 〇 亦即’亦可事先在安裝基板8 0上形成一能夠供給與 供給至調整片固定部8 2的第1電位（接地電位）不連接 的其他接地電位的構造，在高頻功率模組1的動作時，經 由導線7及焊接線1 〇來將與供給至調整片固定部8 2的接 地電位有所不同的接地電位供給至LNA24。無論是哪種 情況’ LN A 24等的特定電路部n的接地與其他剩下的電 路部的接地’雖未圖示，但最好在半導體晶片3内的配線 也是藉由接地間:絕緣膜等來絕緣分離。這是因爲晶片3吖 的配線與安裝基板8 0上的配線或導線等相較之下具有較 高的電感’所以若藉由晶片3内的配線來連接LN A 2 4等 -28- (26) (26)200428614 的特定電路部1 1與形成其他電源雜訊源的電路部連接， 則L N A 2 4的高頻特性會有可能受到電源雜訊的影響而導 致LNA24的高頻特性受損。 又，高頻功率模組1中，調整片4及各導線7於露出 於該密封體2的安裝面（背面），安裝基板8 0的各焊墊 8 1及對應於各焊墊8 1的各導線7會再經由焊錫8 3來電 性連接調整片4與安裝基板8 0的調整片連接用端子（調 整片固定部82 )。 因此，在如此安裝構造的無線通訊裝置6 9中，經由 安裝基板80的内層GND 89與多數個貫通孔84及調整片 固定部8 2而焊錫連接的調整片4之接地電位會充分地被 低電感化，而得以謀求其安定化。 藉此，對於具有在LNA24以外的調整片4被朝下接 合的第2電路邰之振盪器等的各電子零件而言，由於充分 被低電感化的接地電位會經由朝下接合焊接線l〇a來供給 ，因此可極爲縮小對供給至LN A 2 4等的第1電路部的接 地電位所造成的影響’及對往LNA2等的輸入訊號所造成 的影響。 亦即，安裝基板80的貫通孔84，其各個的電感大。 其理由乃貫通孔内的導電材（例如銅）會與線圈同樣作用 ，與形成於安裝基板8 0的主面上的配線9 4 5 9 5,9 6相較之 下，其電感會形成較大所致。這在一般形成於安裝基板 8 0的貫通孔8 4 (導電性的插頭）中，與貫通孔的半徑相 較之下，由於形成於其内部的導體膜厚較小，因此貫通孔 >29- (27) (27)200428614 84的内部會形成中空。爲了解決如此的問題，例如有在 安裝基板8 0的製程中以導體來充塡貫通孔8 4的内部之技 術，但如此的技術會增加安裝基板8 0的製程負荷，使安 裝基板8 0的成本增加，因此非所期望者。 在採用如此具有中空的貫通孔8 4之安裝基板8 0時， 若内層GN D 8 9與調整片固定部8 2只以1個貫通孔8 4來 連接，則供給至調整片4的接地電位不會被充分地低電感 化，而形成不安定的狀態，隨著具有第2電路部的高頻振 盪器的ΟΝ/OFF切換，會對第1電路部造成影響。又，由 於LN A (低雜訊放大器）24會放大微弱的訊號，因此.接 地電位的變動會成爲低雜訊放大器2 4的輸出變動，且會 導致訊號波形失真。 相對的，就本實施形態1的無線通訊裝置6 9而言， 在安裝有髙頻功率模組]的安裝基板80中，調整片固定 部82與内層GND89會在調整片固定部82的近傍，以多 數個的貫通孔8 4來連接，因此供給至調整片4的接地電 位會充分地被低電感化。 而且，在高頻功率模組1中，由於從具有第】電路部 的LN A (低雜訊放大器）24的電極端子9經由焊接線j 〇 到達導線7的訊號配線會在其兩側配置有供給接地電位等 的固定電位之導電性的焊接線，因此LNA24的訊號配線 會被電磁屏壁，故訊號配線很難受到串擾。 因此，可提高無線通訊裝置6 9的高頻特性。 又，爲了充分地使供給至調整片4的接地電位形成低 >30- (28) (28)200428614 電感化，而來使接地電位能夠充分地形成安定，而如圖 】4所示’亦可使和供給接地電位（GnD )至LNA24的 焊墊8 1連接的配線94與調整片固定部82連接。特別是 可配置於比連接前述配線94的焊墊8 1還要靠内側，藉此 使比焊墊8 1還要靠外側的領域能夠作爲配置其他配9 5或 零件的領域來有効地利用。 尤其是爲了改善往LNA24輸入之訊號的高頻特性， 而配置與焊墊8 1 (在前述丄NA24輸入訊號 （Signal)) 連接的線圈 （L )、電容元件 （C )或電阻元件 （R ) 等的被動元件時，如前述，將來自供給接地電位（GND ) 的焊墊8 1的配線94引入內側，藉此可使前述各種元件能 夠配置更接近訊號（S i g n a 1 )輸入用焊墊8 1，進而能夠更 有效地達成高頻特性的改善。例如，在圖1 4所示的例子 中，是耢由使線圈（L )及電容元件（C )配置於非常接 近訊號（Signal)輸入用的焊墊81，而使能夠縮短各被動 元件與焊墊8 1之間的配線9 6長度，因此可達成損失小的 電感整合。 又，圖1 7爲使用變形例的安裝基板8 0時。圖1 7所 示的安裝基板8 0是採用：連接第1配線層與第2配線層 8 7的各配線之共通配線不會到達安裝基板8 0背面的盲孔 8 5之例。 "在採用盲孔8 5時，雖會有流入貫通孔8 4内的焊錫不 足等間題發生之虞，但卻有能夠藉由盲孔8 5來容易控制 焊錫量之効果。 - 31 - (29) (29)200428614 即使是在形成有盲孔8 5的安裝基板8 〇上安裝高頻功 率模組1時’照樣可以取得與前述貫通孔8 4的安裝基板 8 〇時同樣的効果。 圖1 8所示之變形例的安裝基板8 〇爲橫跨其調整片固 定邰8 2的全體來設置盲孔8 5的情況。圖1 9是表示在圖 1 8所不之安裝基板8 0上女裝高頻功率模組1的構造。若 利用圖1 9所示的安裝構造，則可將盲孔8 5 (或者貫通孔 84)配置於調整片固定部82的全體，而使供給至調整片 4 C與調整片固定部8 2焊錫連接）的接地電位能夠更低電 感化，進而能夠更爲提局無線通訊裝置6 9的高頻特性。 若利用本實施形態1，則會在高頻功率模組1等的半 導體裝置中’於導電性焊接線1 〇的雨側（將外部訊號傳 達至LN A (低雜訊放大器）2 4等的第1電路部）配置供 給接地電位等固定電位的導電性焊接線1 〇，且連接合成 器，V C等的第2電路部及調整片4，而設有在前述第2 電路部供給接地電位（第1電位）之複數條導電性的朝 下接合焊接線l〇a，又，於安裝此半導體裝置的構造中， 調整片4與安裝基板80的複數個貫通孔84 (共通配線 )會在面積較大的調整片固定部8 2上經由焊錫8 3來連接 ’藉此使調整片4形成接地電位被充分低電感化的狀態。 如此一來，前述第2電路部的調整片4之接地電位也 會形成安定的狀態，可t低調整片4之接地電位的變動。 例如，可降低對應於週期性動作之振盪器等的第2電路部 的動作之接地電位的變動，而使能夠防止因此產生的串擾 -32 - (30) (30)200428614 又，由於在導電性焊接線1 〇 (將外部訊號傳達至前 述第1電路部）的兩側配置有供給固定電位的導電性焊接 線1 〇，因此傳達外部訊號的導電性焊接線1 0的電位可藉 由固定電位的導電性焊接線1 〇來形成被電磁屏蔽的狀態 ，藉此，即使在前述第2電路部發生接地電位變動，前述 第1電路部照樣不易受到前述第2電路部的接地電位的變 動影響。 其結果，如本實施形態〗所示，在安裝有高頻功率模 組1等的半導體裝置之攜帶電話機等的無線通訊裝置69 (電子裝置）中，可減少往LNA (低雜訊放大器）24等 的電路部之電源雜訊及訊號雜訊的輸:入，藉此，可提高無 線通訊裝置69的高頻特性。 又，由於可減少往LNA24等的電路部之電源雜訊及 訊號雜訊的輸入，因此可提高無線通訊裝置6 9的信頼性 及品質。 亦即，在無線通訊裝置69中，可形成無輸出變動或 失真的良好通話。 又，在半導體裝置之高頻功率模組1中，因由LNA (低雜訊放大器）24的電極端子9經由焊接線！ 〇到達導 線7的訊號配線在其兩側配置有接地配線而被電磁屏壁， 故可不易受到其他電路部的訊號輸出入的串擾 又，因高頻功率模組1爲調整片4露出在密封體2的 背面，故可有效地將在半導體晶片3產生的熱經由調整片 -33 - (31) (31)200428614 固定部8 2散發到安裝基板8 0。因此，可謀求裝入此高頻 功率模組1的無線通訊裝置6 9的動作安定化。 又，因高頻功率模組1爲調整片4以及導線7露出在 密封體2的背面的非導線型半導體裝置，故高頻功率模組 1的小型、薄型化爲可能，也可謀求輕量化。因此，裝入 此高頻功率模組1的無線通訊裝置的小型、輕量化也可能 〇 又，因高頻功率模組1成爲經由焊接線1 0連接半導 體晶片3的電極端子9與導線（針腳）7，並且以朝下接 合焊接線1 〇 a連接成爲接地電位（第1電位）的調整片4 與半導體晶片3的電極端子（接地電極端子）9的朝下接 合構造，故可減少形成外部電極端子的接地用的導線7。 其結果，可藉由降低針腳數來使密封體2小型化，進 而能夠達成高頻功率模組1的小型化。 (實施形態2 ) 圖2 0是切去本發明的其他實施形態（實施形態2 ) 之高頻功率模組的密封體的一部分之平面圖。 在本實施形態2中，有關搭載於無線通訊裝置6 9 ( 參照圖1 2 )等電子裝置的高頻功率模組1，除了在實施形 態]中特定電路部1 1具有三個低雜訊放大器（LN A ) 2 4 的電路部外，VCO之中處理高頻的RF VC Ο44也是當作特 定電路部1 1。因此，R F V C 0 4 4的所有的接地電極端子9 會經由焊接線]〇來連接於導線（接地用的導線）7，而不 -34 - (32) (32)200428614 經由焊接線連接於調整片4。 又，在由半導體晶片3的電極端子9經由焊接線1 〇 到達導線7的配線中，在R F V C 0 4 4的兩條訊號配線（ S i gna])的兩側配置有固定電位的接地配線，與實施形態 1的高頻功率模組1同樣的，進行訊號配線的電磁屏蔽。 又，有關3個LN A 24方面亦與實施形態]同樣的， 分別在2條訊號配線 （Signa】）的兩側配置有固定電位 的接地配線。 藉此，除了 LNA24 (低雜訊放大器）以外， RFVC044 (高頻電壓控制振盪器）在處理所含的高頻訊號 的特定電路部1 1的接地電位也會不易受到其他電路部的 接地電位影響，因此可提高搭載高頻.功率模組1之攜帶電 話機等無線通訊裝置6 9 (電子裝置）的高頻特性。 (實施形態3 ) 圖2 1是切去本發明的其他實施形態（實施形態3 ) 之高頻功率模組的密封體的一部分之平面圖。 就本實施形態3而言，是在搭載於無線通訊裝置6 9 (參照圖12 )等電子裝置的高頻功率模組1中，將 RFVC044當作外加零件，在半導體晶片3中不形成單片 的例子。就此雙頻通訊方式而言，是單片地形成低雜訊放 大器、混勞器、VCO、合成器、IQ調變器/解調器、"分頻 器、直交調變器等各電路部。 接收系的兩個混頻益分別被分頻器控制，而且此分頻 -35 - (33) (33)200428614 器是用以將由外加零件的RFVCO輸出的高頻訊號轉換成 更低頻的訊號的頻率轉換電路。 因此，在本實施形態3中，如圖2 1所示，在半導體 裝置 1的外側存在 RFVC0.44，RFVC044的訊號配線（ Signal )會被連接於兩條半導體裝置1的導線7。而且， 由連接於RFVC 044的兩條導線7經由焊接線]0到達半導 體晶片3的電極端子9的兩條訊號配線的兩側的電極端子 9與導線7會經由焊接線1 0來連接。此兩條訊號配線的 兩側的電極端子9爲接地用的電極端子9，因此經由焊接 線1 0來連接於此接地用的電極端子9的導線7也會形成 接地用的導線7。藉此，與實施形態2的情形一樣，處理 高頻訊號的訊號配線也會被電磁屏蔽，並且與半導體晶片 3中的其他電路部形成接地電位爲獨立的構成。 又，與實施形態2同樣的，有關3個LNA24方面， 也會分別在2條訊號配線 （Signal )的兩側配置有固定 電位的接地配線。 其結果，在本實施形態3中也與實施形態2 —樣，不 會隨著R F V C 0 4 4的接地電位的變動而產生的障礙。因此 ，可提高搭載高頻功率模組1之攜帶電話機等無線通訊裝 置6 9的高頻特性。 (實施形態Ο 圖2 2以及圖2 3是有關本發明的其他實施形態（實施 形態4 )之高頻功率模組的圖，圖2 2是表示切去高頻功 -36 - (34) (34)200428614 率模組的密封體的一部分之平面圖，圖2 3是表示圖2 2所 示之高頻功率模組的剖面圖，圖2 4是表示實施形態4之 高頻功率模組的變形例之剖面圖° 本實施形態4，如圖2 2及圖2 3所不’是藉由導電性 的焊接線1 〇 b來電性連接成爲共通的接地端子的調整片4 與被製作成接地電位的導線7 ’且使導線7形成接地外部 電極端子。在本實施形態4的高頻功率模組1中’因調整 片4的背面會由密封體2的背面（安裝面）露出’故可以 調整片4來當作接地用的外部電極端子使用’並且經由焊 接線1 0 b來連接於調整片4的導線7也能當作接地用的外 部電極端子使用。 此外，在本實施形態4的變形例，之圖2 4所示的構造 中，因調整片4的背面側會被半鈾刻而變薄’故在單片封 膠時，密封用樹脂也會繞入調整片4的背面側，藉此調整 片4的背面也不會由密封體2露出，完全埋沒於密封體2 內。 在如此的構造中，由於調整片4不會露出於密封體2 的背面，因此無法直接經由焊錫來連接調整片4與圖13 所示之安裝基板8 0的調整片固定部8 2。在此，於安裝基 板8 0中，會事先在與導線7 (將接地電位供應給調整片4 )連接的焊墊8 1連接複數個貫通孔8 4，而來謀求接地電 位的低電感化〃藉由複數條焊接線10b來連接導線7 (連 接於焊墊8 1 )與調整片4，謀求導線-調整片間的接地低 電感化。 - 37 - (35) 200428614 或者，直接藉由導線架上的導線材來連接被接地低電 感化的導線7與調整片4，藉此與上述同樣的，謀求導線 -調整片問的接地低電感化。 如此一來，即使是將調整片4埋入密封體内的構 造之高頻功率模組1，照樣能夠提高搭載此高頻功率模組 1之攜帶電話機等無線通訊裝置6 9的高頻特性。
又，就圖24所示構造的情況而言，由於調整片4是 經由焊接線1 0 b來連接於導線7，因此可以此導線7作爲 接地用的外部電極端子來使甩。又，就使調整片4埋入密 封體2内的其他構造而言，亦可在調整片吊導線的途中折 彎成階梯狀的構造。
在圖24所示的變形例的構成中與經由焊接線1 0a來 連接於調整片4的接地電位供給用的電極端子9的數目相 較下，由於可藉由減少經由焊接線1 〇 b來與調整片連接的 導線7的數目，因此可減少沿著密封體2的周圍來排列的 導線7的條數，可使半導體裝置小型化，且因爲調整片4 的背面會被密封體2所覆蓋，所以在將本實施形態4之高 頻功率模組1等的半導體裝置安裝於安裝基板8 0 (參照 圖I 3 )上時，高頻功率模組1之下的區域也可當作配置 安裝基板8 0上的配線之區域使用。因此，在本實施例中 ，具有可與高頻功率模組1的小型化一起提高安裝基板 8 0等配線基板上的安裝密度的優點t (實施形態5 ) -38 - (36) (36)200428614 圖2 5是表示切去本發明的其他實施形態（實施形態 5 )之高頻功率模組的構造之密封體的一部份之平面圖。 圖2 5是表示本發明的其他實施形態（實施形態5 ) ，亦即切去高頻功率模組構造的密封體的一部份之平面圖 〇 本實施形態5的高頻功率模組丨是在實施形態1所述 的高頻功率模組1中，經由調整片4與焊接線1 〇 a所連接 的第3電極端子（電極端子9 )來進行往LNA24之接地 電位（第1電位）的供給。 亦即，在本實施形態5的高頻功率模組1中，搭載於 此的半導體晶片3具有在LNA24供給接地電位（第1電 位）的電極端子9 (第3電極端子），此電極端子9 (第 3電極端子）與調整片4會藉由導電性的焊接線1 〇 a來連 接。 因此，在本實施形態 5的高頻功率模組1中，往 LNA24之接地電位（第1電位）的供給不是經由訊號配 線（S i g n a 1 )的兩側之固定電位的導線7來進行，而是使 與安裝基板8 0的複數個貫通孔8 4連接，經由使電源供給 配線形成低電感化後的調整片4來進行。 此外，在本實施形態5的高頻功率模組1中，亦於 LNA24的訊號配線（Signal )的兩側配置有與調整片4的 接地電位不同的3定電位之導線7及焊接線1 〇，且 LNA24的訊號配線是與實施形態1的高頻功率模組1同 樣地被電磁屏蔽。 -39- (37) (37)200428614 ®此，在搭載本實施形態5的高頻功率模組1之攜帶 電話機等的無線通訊裝置6 9中，亦可謀求其高頻特性的 提升。 另外，在本實施形態5的高頻功率模組1中，連接電 極端子9 (第3電極端子）與調整片4的導電性焊接線 1 〇 a和_接訊號配線 （S i gn al )用的電極端9 (第1電極 端子）與導線7 (第1導線）的導電性焊接線1 〇相較之 下’可使其長度形成非常短。 藉此，由於往LNA24之供給用的電源的焊接線長度 變短’因此可縮小該配線的阻抗，而使能夠更提升高頻功 率模組1的特性。 因此，在搭載本實施形態5的高頻功率模組1之攜帶 電S舌機等的無線通訊裝置6 9中，更可謀求其高頻特性的 提升。 以上，雖是根據實施形態來具體說明本發明者所硏發 的發明，但本發明並非只限於上記實施形態，只要不脫離 其主旨範圍，亦可實施其他各種的變更。 在前述實施形態〗〜5中，有關共通化的電源電位方 面，雖只針對接地電位來予以記載，但本發明的適用範圍 並非只限於接地電位及其關聯的構成者，只要適用本發明 ，形成適當的電源電位（第1電位），例如形成電極的共 通化，藉此來形成可減少導線7的數量之電源電位，亦可 適用於供以供給該電源電位的電極端子9或導線7的構成 > 40 - (38) 200428614 又，前述實施形態i〜5中，雖是針對在qfn型半導 體裝置的製造中適用本發明的例子來進行説明’但本發明 同樣可適用於SON型半導體裝置的製造，可具有同樣的 劝果。又’本發明的半導體裝置、或搭載於電子裝置的半 導體裝置並非只限於非導線型半導體裝置，例如沿著密封 體2的周圍而折彎成鷗翼狀的導線會突出之所謂QFp ( Quad Flat Package)或 S〇p ( Sman 〇utHne package)的
半導體裝置亦可同様適用，但與前述QFp或s〇p相較之 下，ί木用趙封體2的周圍之導線的突出量較小的qfn型 構造較能夠達成半導體裝置的小型化。
又，則述貫施形態1〜5中，搭載有半導體裝置的攜 W電S舌機等無線通訊裝置（電子裝置）雖是舉一事先在 本體安裝天線20之無線通訊裝置69爲例來進行説明，但 本發明的電子裝置亦可如圖26變形例所示，例如之後將 電視，機上盒或汽車衛星導航裝置等的天線92安裝於各 本體上之天線外接裝置93，同樣的在此天線外接裝置93 中可藉由裝入實施形態1〜5所述的高頻功率模組1來謀 求其局頻特性的提升。 (産業上的利用可能性） 如以上所述，本發明的電子裝置及半導體裝置是被使 用於攜帶電話機等的銳·線通訊裝置。特別是在通訊系統爲 複數系統的攜帶電話機中，在低雜訊放大器處理輸入訊號 爲極微弱的訊號的電路部中，將固定電位的配線配置於傳 - 41 - (39) 200428614 送前述輸入訊號的訊號配線的兩側，且在安裝此半導體裝 置的配線基板中具有藉由複數條共通配線來將被低電感化 的接地電位供給至半導體裝置的調整片之安裝構造，藉此 ，在使用]系統的通訊系統中，不會在與其他系統的通訊 系統之間發生串擾，進而能夠提供一種通話良好的電子裝 置及半導體裝置。
【圖式簡單說明】 圖1是表示本發明之實施形態1的半導體裝置例，亦 即切去高頻功率模組的密封體的一部分之平面圖。 圖2是表示圖1所示之高頻功率模組的構造剖面圖。 圖3是表示圖1所示之高頻功率模組的構造平面圖。 圖4是表示組裝於圖1所示之高頻功率模組中的半導 體晶片之電路構成例的方塊平面圖。
圖5是表示圖1所示之高頻功率模組的外部電極端子 與半導體晶片的低雜訊放大器等的各電路部的結線狀態例 的平面圖。 圖6是表示圖]所示之高頻功率模組的組裝程序例的 製造流程圖。 圖7是表示使用於圖1所示之高頻功率模組的製造之 導線架的構造例平面圖。 圖8是表示圖7所示之導線架的單位導S圖案例的部 份擴大平面圖。 圖9是表不圖1所不之局頻功率模組的組裝之晶片接 -42- (40) (40)200428614 合狀態例的部分剖面圖。 圖1 0是表示圖1所示之高頻功率模組的組裝之打線 接合狀態例的部分剖面圖。 圖1 1是表示圖1所示之高頻功率模組的組裝之樹脂 密封後的構造例的部分剖面圖。 圖1 2是表示組裝有圖1所示之高頻功率模組的電子 裝置例，亦即攜帶電話機的電路構成方塊圖。 圖1 3是表示圖1所示之高頻功率模組的攜帶電話機 (電子裝置）的安裝構造例的部分剖面圖。 圖1 4是表示安裝於本發明之電子裝置中的配線基板 的模組安裝部的端子圖案例的部分平面圖。 圖1 5是表示在圖1 4所示之配線，基板上搭載高頻功率 模組時之A— A剖面構造例的剖面圖。 圖1 6是表示切去圖1 5所示之安裝構造的密封體的一 部份之平面圖。 圖1 7是表示在變形例的配線基板中安裝高頻功率模 組時之安裝構造的剖面圖。 圖1 8是表示其他變形例的配線基板的模組安裝部的 端子圖案的部分平面圖。 圖1 9是表示在圖1 8所示之配線基板上搭載高頻功率 模組時之B— B剖面的構造剖面圖。 圖2 0是表示本發明❾其他實施形態（實施形態2 ) ，亦即切去高頻功率模組構造的密封體的一部份之平面圖 -43- (41) (41)200428614 圖2 1是表示本發明的其他實施形態（實施形態3 ) ，亦即切去高頻功率模組構造的密封體的一部份之平面圖 〇 圖2 2是表示本發明的其他實施形態（實施形態4 ) ，亦即切去高頻功率模組構造的密封體的一部份之平面圖 〇 圖2 3是表示圖2 2所示之高頻功率模組構造的剖面圖 〇 圖2 4是表示實施形態4之高頻功率模組的變形例的 構造剖面圖。 圖2 5是表示本發明的其他實施形態（實施形態5 ) ，亦即切去高頻功率模組構造的密封、體的一部份之平面圖 〇 圖2 6是表示本發明之變形例的電子裝置的構造模式 構成圖。 【元件符號說明】 1 :高頻功率模組 2 :密封體 2 a :斜面 2 b :傾斜面 3 :半導體元件（半導體晶片） 4 :調整片 4 a :半導體元件搭載部 -44 - (42) (42)200428614 4b :焊接線連接領域 5 :接著劑 6 :調整片吊導線 7 :導線 7a :安裝面 9 :電極端子 1 〇 :焊接線 _l〇a :朝下接合焊接線 1 〇 b :焊接線 13 :導線架
15a、1 5 b ' 15 c * 導孑L 1 7 :頂桿孔 ]8 :框部 2 0 :天線 2 1 :天線開關 22 :基帶晶片 2 3 :帶通濾波器 24 : LNA (低雜訊放大器） 25 :可變放大器 26 :混頻器
2 7、2 9、3 1、3 3 :低通濾波器 28、30、32:PGA 3 4 :解調器 35: ADC/DAC&DC偏移用控制邏輯電路部 -45 - (43) (43)200428614 3 7、3 8 :局部訊號用分頻器 4 0 : 9 0度相位轉換器 41 : RF合成器 42 : IF合成器 43 :緩衝器
44 ： RF VCO 45 : IFVCO (中間波電壓控制振盪器） 4 6、4 7 :分頻器 48 、 49 :開關 5 0 : V C X Ο (電壓控制水晶振盪器） 6 0 :邏輯電路 61、6 4 :混頻器 62 : 9 0度相位轉換器 6 3 :加法器 6 5 : D P D (數位檢相器） 66 :環路濾波器 67 ： TXVCO (發送波電壓控制發送器） 6 8 : P A模組 6 9 :無線通訊裝置 7 〇 :親合器 71 :放大器 72 :混:，器 7 3 :分頻器 8 0 :安裝基板 -46 - (44) (44)200428614 8 1 :焊墊 8 2 :調整片固定部 8 3 :焊錫 8 4 :貫通扎 8 5 :盲孔 8 6 :第1配線層 8 7 :第2配線層 8 8 :第3配線層
8 9 :内層GND 9 0 :内層V cc 9 1 :防焊阻絕層 92 :天線 93 :天線外接裝置 94、 95、 96:配線

Claims (1)

  1. (1) 200428614 拾、申清專利範圍 1. 一種電子裝置，係具備： 半導體裝置；該半導體裝置具有：複數 有主面及背面的調整片，及具有複數個電極 由複數個半導體元件來構成的複數個電路部 ’及連接前述複數個電極端子與前述導線之 的焊接線’及連接前述複數個電極端子與前 面’而來將第1電位供應給前述複數個電極 導電性的焊接線；及 配線基板；該配線基板安裝有前述半導 第1配線層與第2配線層，且設有共通配線 係配置在開口於前述第1配線層與第2配線 通孔，而來分別連接前述配線層的配線； 其特徵爲： 前述半導體晶片係固定於前述調整片的 前述電路部係包含：經由前述導線來輸 第1電路部，及經由前述調整片與前述導電 連接的第2電路部； 前述複數個電極端子係具有：在前述第 前述外部訊號的第1電極端子，及在前述第 固定電位的第2電極端子； 前述複數條導線係包含：傳達M _外部 線，及配置於前述第〗導線兩側的第2導線 在連接前述第〗導線與前述第]電極端 條導線，及具 端子及分別藉 之半導體晶片 複數個導電性 述調整片的主 端子之複數個 體裝置，具備 ’ δ亥共通配線 層的複數個貫 主面； 入外部訊號的 性的焊接線來 1電路部輸入 1電路部供給 訊號的第1導 子的前述導電 -48 - (2) (2)200428614 性的焊接線的兩側配置有連接前述第2導線與前述第2電 極端子的前述導電性的焊接線； 前述調整片與前述配線基板的前述共通配線會被連接 〇 2 .如申請專利範圍第1項之電子裝置，其中與前述共 通配線連接的調整片連接用端子會經由焊錫來與前述調整 片連接。 3. 如申請專利範圍第2項之電子裝置，其中前述複 數條共通配線會沿著前述調整片連接用端子的邊來設置。 4. 如申請專利範圍第1項之電子裝置，其中前述複 數個電極端子具有：在前述第1電路部供給前述第1電位 的第3電極端子，前述第3電極端子與前·述調整片會藉由 前述導電性的焊接線來連接。 5 .如申請專利範圍第4項之電子裝置，其中連接前 述第3電極端子與前述調整片的前述導電性的焊接線係比 連接前述第1電極端子與前述第1導線的前述導電性的焊 接線來得短。 6.如申請專利範圍第1項之電子裝置，其中前述複 數個電極端子係具有：在前述第1電路部供給前述第1電 位的第3電極端子，前述第3電極端子與前述導線會藉由 前述導電性的焊接線來連接。 7 .如申請專利範圍第1項之電子裝置，其中經由前 述第2電極端子來供給至前述第1電路部的前述固定電位 爲前述第1電位。 -4S - (3) (3)200428614 8. 如申請專利範圍第1項之電子裝置，其中前述第 1電路部爲放大經由前述導線而輸入的前述外部訊號之放 大電路。 9. 如申請專利範圍第1項之電子裝置，其中前述第 2電路部係具有處理藉由前述第1電路部而放大的訊號之 機能的至少一部份。 10. 如申請專利範圍第1項之電子裝置，其中前述半 導體裝置係具有由絕緣性樹脂所構成的密封體，在前述密 封體中形成有：在將前述半導體裝置安裝於前述配線基板 時與前述配線基板的主面呈對向的安裝面，前述複數條導 線係露出於前述安裝面。 11. 如申請專利範圍第1 0項之電子裝置，其中在前 述密封體的前述安裝面露出有前述調整片，且與前述配線 基板的前述共通配線連接的調整片連接用端子會經由焊錫 來與前述調整片連接。 12. 如申請專利範圍第1項之電子裝置，其中前述第 1電路部係供以放大無線訊號經由天線來變換的電氣訊號 之電路。 1 3 . —種半導體裝置，係具有： 密封體；該密封體係由絕緣性樹脂所構成；及 複數條導線；該複數條導線係沿著前述密封體的周圍 而配置，且橫跨前述密封體的内外而設置；及 調整片；該調整片係具有主面及背面；及 半導體晶片；該半導體晶片係具有主面及背面，在該 -50- (4) (4)200428614 主面上具有複數個電極端子，及分別藉由複數個半導體元 件來構成的複數個電路部；及 複數條導電性的焊接線；該複數條導電性的焊接線係 連接前述複數個電極端子與前述導線；及 複數條導電性的焊接線；該複數條導電性的焊接線係 連接前述複數個電極端子與前述調整片的主面，而於前述 複數個電極端子供給第〗電位； 其特徵爲： 則述半導體晶片係被固定於前述調整片的主面； 則述電路邰係包含：經由前述導線來輸入外部訊號的 第1電路部，及經由前述調整片與前述導電性的焊接線來 連接的第2電路部； 則述複數個電極端卞係具有：在前述第1電路部輸入 前述外部訊號的第1電極端子，及在前述第1電路部供給 固定電位的第2電極端子； 則述複數條導線係包含·傳達則述外部訊號的第1導 線’及配置於前述第1導線兩側的第2導線； 在連接前述第1導線與前述第1電極端子的前述導電 性的焊接線的兩側配置有連接前述第2導線與前述第2電 極端子的前述導電性的焊接線。 1 4 .如申請專利範圍第1 3項之半導體裝置，其中前述 複數個電極端子具有：在前述第1電路部供給前述第1電 位的第3電極端子，前述第3電極端子與前述調整片會藉 由前述導電性的焊接線來連接。 -51 - (5) 200428614 1 5 .如申請專利範圍第1 3項之半導體裝置，其中前述 複數個電極端子具有：在前述第]電路部供給前述第]電 位的第3電極端子，前述第3電極端子與前述導線會藉由 前述導電性的焊接線來連接。 -52-
TW092115874A 2003-02-14 2003-06-11 Electronic device and semiconductor device TW200428614A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2003/001526 WO2004073063A1 (ja) 2003-02-14 2003-02-14 電子装置および半導体装置

Publications (2)

Publication Number Publication Date
TW200428614A true TW200428614A (en) 2004-12-16
TWI292208B TWI292208B (zh) 2008-01-01

Family

ID=32866112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092115874A TW200428614A (en) 2003-02-14 2003-06-11 Electronic device and semiconductor device

Country Status (3)

Country Link
JP (1) JP4137059B2 (zh)
TW (1) TW200428614A (zh)
WO (1) WO2004073063A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387078B (zh) * 2009-06-03 2013-02-21 Mediatek Inc 半導體裝置
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018292A1 (en) 2005-07-22 2007-01-25 Sehat Sutardja Packaging for high speed integrated circuits
EP1746648A3 (en) * 2005-07-22 2008-09-03 Marvell World Trade Ltd. Packaging for high speed integrated circuits
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
JP5491868B2 (ja) 2007-11-26 2014-05-14 学校法人慶應義塾 電子回路
KR20120048875A (ko) * 2010-11-08 2012-05-16 삼성전자주식회사 노출 패들을 갖는 쿼드 플랫 패키지
JP2016174094A (ja) * 2015-03-17 2016-09-29 住友電工デバイス・イノベーション株式会社 半導体組立体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738011A (ja) * 1993-06-29 1995-02-07 Hitachi Ltd 半導体集積回路装置
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
JP4319339B2 (ja) * 2000-08-30 2009-08-26 株式会社ルネサステクノロジ 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387078B (zh) * 2009-06-03 2013-02-21 Mediatek Inc 半導體裝置
US8571229B2 (en) 2009-06-03 2013-10-29 Mediatek Inc. Semiconductor device
CN112363292A (zh) * 2015-04-30 2021-02-12 Lg伊诺特有限公司 透镜移动装置
CN112363292B (zh) * 2015-04-30 2023-08-18 Lg伊诺特有限公司 透镜移动装置
US11988892B2 (en) 2015-04-30 2024-05-21 Lg Innotek Co., Ltd. Lens moving apparatus and camera module and optical device including the same

Also Published As

Publication number Publication date
JP4137059B2 (ja) 2008-08-20
TWI292208B (zh) 2008-01-01
WO2004073063A1 (ja) 2004-08-26
JPWO2004073063A1 (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
US8126501B2 (en) Semiconductor device and electronic device
US7312511B2 (en) Semiconductor device with electrically isolated ground structures
JP3874241B2 (ja) 電子部品および設計方法
US7089032B2 (en) Radio transmitting/receiving device
US8115295B2 (en) Semiconductor device
US20060276157A1 (en) Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
US20060290431A1 (en) Semiconductor device
US20050151599A1 (en) Module for radio-frequency applications
JP2001292026A (ja) パッケージ集積回路
TW200428614A (en) Electronic device and semiconductor device
JP3576465B2 (ja) 高周波半導体装置およびそれを用いた携帯用通信機器
TWI283471B (en) Semiconductor device and electronic apparatus
WO2003094236A1 (en) Semiconductor device and radio communication apparatus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees