TWI387078B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI387078B
TWI387078B TW098123703A TW98123703A TWI387078B TW I387078 B TWI387078 B TW I387078B TW 098123703 A TW098123703 A TW 098123703A TW 98123703 A TW98123703 A TW 98123703A TW I387078 B TWI387078 B TW I387078B
Authority
TW
Taiwan
Prior art keywords
signal
pad
semiconductor device
channel
conductive element
Prior art date
Application number
TW098123703A
Other languages
English (en)
Other versions
TW201044529A (en
Inventor
Chien Sheng Chao
Tse Chi Lin
Yin Chao Huang
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201044529A publication Critical patent/TW201044529A/zh
Application granted granted Critical
Publication of TWI387078B publication Critical patent/TWI387078B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明係有關於一種半導體裝置。
對於大規模積體電路而言，例如大規模單晶片系統(system on a chip，SOC)，為了減少外部電路元件的成本，需將外部電路元件積體至該大規模SOC。例如，可將多通道聲頻編碼解碼器(audio codec)積體至一個大規模單晶片系統以最小化成本。然而，大規模SOC需要更多數目的信號埠，通常使用薄型方型扁平式封裝(Low profile Quad Flat Package，LQFP)、球柵陣列(Ball Grid Array，BGA)封裝或其他適用於大規模電路的封裝技術對大規模SOC進行封裝。第1A圖係薄型方型扁平式封裝的示意圖。
為了容納更多的管腳(pin)或更多的焊珠(solder ball)，需要減少相鄰引腳或引線的距離；如第1A圖所示，兩相鄰的引腳/引線之間非常接近。第1B圖係第1A圖所示的引線、焊線和焊墊(bond pad)的局部放大圖。然而，相鄰引腳或引線距離的減少導致雜散電容的增加。由於雜散電容的增加，來自一信號線的不需要的電感、電容或電導將干擾相應的相鄰信號線，這即所謂的串音效應(crosstalk effect)。特別對於聲頻處理而言，串音效應是非常重要的問題，因此需要提供一種解決方法。
為了容納更多的管腳或更多的焊珠，需要減少相鄰引腳或引線 的距離，然而相鄰引腳或引線距離的減少導致雜散電容的增加，從而產生串音效應。本發明提供一種半導體裝置以解決上述問題。
本發明提供一種半導體裝置，包括：至少一晶片，晶片由基體承載；多個焊墊，多個焊墊設置於晶片，多個焊墊分別相應於多個信號，多個焊墊包括用以傳送/接收第一信號的第一焊墊和用以傳送/接收第二信號的第二焊墊；多個導電元件，多個導電元件包括第一導電元件和第二導電元件；以及多個焊線，分別耦接在多個焊墊和多個導電元件之間，其中第一導電元件焊接至第一焊墊，第二導電元件焊接至第二焊墊；其中，第一導電元件和第二導電元件由多個導電元件的至少一第三導電元件分隔，且當確定第二信號時，也確定第一信號。
本發明另提供一種半導體裝置，包括：至少一晶片，晶片由基體承載；以及多個焊墊，多個焊墊設置於晶片，多個焊墊分別相應於多個信號，多個焊墊包括用以傳送/接收第一信號的第一焊墊和用以傳送/接收第二信號的第二焊墊；其中，第一焊墊和第二焊墊由多個焊墊的至少一第三焊墊分隔，且當確定第二信號時，也確定第一信號。
本發明再提供一種半導體裝置，包括：至少一晶片，晶片由基體承載；多個導電元件，用於與該晶片間傳送/接收信號，多個導電元件分別相應於多個信號，多個導電元件包括用以傳送/接收第一信號的第一導電元件和用以傳送/接收第二信號的第二導電元件；其中，第一導電元件和第二導電元件由多個導電元件的至少一第三導電元件分隔，且當確定第二信號時，也確定第一信號。
本發明提供的半導體裝置能增加任意相應於同一多通道立體聲 信號的左通道信號和右通道信號的兩個導電元件(或任意兩個焊墊)之間的距離，可有效地減少導電元件(或焊墊)之間的襍散電容，從而降低串音效應。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的“包括”和“包含”係為一開放式的用語，故應解釋成“包含但不限定於”。以外，“耦接”一詞在此係包含任何直接及間接的電性連接手段。間接的電性連接手段包括通過其他裝置進行連接。
第2圖係根據本發明一實施例的積體於半導體裝置200的聲頻處理元件205的示意圖，其中半導體裝置200係大規模SOC。在此實施例中，半導體裝置200使用LQFP進行封裝。聲頻處理元件205可包括多工器210、緩衝器215a、緩衝器215b、立體聲ADC電路220、音量控制器225、數位濾波器230、通道選擇電路235、立體聲DAC電路240、多工器245、多個緩衝器250a~205h和其他聲頻處理電路(圖未示)。如第2圖所示，聲頻處理元件205傳送/接收四個多通道立體聲信號，每個多通道立體聲信號具有一個相應的左通道信號和一個相應的右通道信號。例如，一個多通道立體聲信號可由一個左通道信號V0L和一個右通道信號V0R組成，換句話說，左通道信號V0L和右通道信號V0R為相應於同一多通道的聲頻信 號，其中，V0L和V0R由聲頻處理元件205所接收，以此類推V1L和V1R、V2L和V2R以及V3L和V3R。又例如，一個多通道立體聲信號可由一個左通道信號V0L’和一個右通道信號V0R’組成，其中，V0L’和V0R’由聲頻處理元件205所傳送/輸出，以此類推V1L’和V1R’、V2L’和V2R’以及V3L’和V3R’。也就是說，所述的多通道立體聲信號可為輸入至聲頻處理元件205的信號或輸出自聲頻處理元件205的信號。
為了降低串音效應，設計使用至少一第三管腳以分隔一管腳和一相應的管腳，其中，該管腳用以傳送/接收一個左通道信號(例如V0L’或V0L)，而該相應的管腳用以傳送/接收一個右通道信號(例如V0R’或V0R)。例如，相應於左通道信號V0L和右通道信號V0R的兩個管腳由相應於左通道信號V1L的管腳分隔。然而，本發明並不以此為限。在另一實施例中，可設計使用多個管腳分隔相應於一組左通道信號和右通道信號的多個管腳，以降低串音效應。
實作中，為了實現相應於左通道信號和右通道信號的信號埠彼此隔離，例如使用LQFP封裝技術，相應於左通道信號和右通道信號的導電元件(例如引腳架或引線)由至少另一個導電元件分隔。第3A圖係第2圖所示半導體裝置200的第一積體電路封裝結構的示意圖。如第3A圖所示，半導體裝置200包括至少一個晶片(die)305，該晶片305設置於外露式置晶座(exposed pad，E-pad)310上，並由基體(substrate)311承載，該晶片305相應於聲頻處理元件205。此外，半導體裝置200進一步包括多個設置於晶片305之上的焊墊，多個排列於基體311上的導電元件315L、315R、316L、316R、317和318以及多個分別連接於焊墊和導電元件315L、315R、 316L、316R、317和318之間的焊線。導電元件315L和316L相應於不同的左通道信號，導電元件315R和316R相應於不同的右通道信號。導電元件315L和315R相應於一個多通道立體聲信號，且導電元件316L和316R相應於另一個多通道立體聲信號。導電元件317和318其中之一相應於供應電壓位準(例如電源供應電壓VDD位準、共模電壓Vcm位準或任何大致固定的電壓位準)，而導電元件317和318其中之另一個相應於接地電壓位準。需注意的是，第3A圖所示的導電元件的數量僅用以闡釋之目的，然本發明並不以此為限。為簡潔，忽略第3A圖未示的其他導電元件。
上述多個焊墊分別相應於多個信號，例如，配置第一焊墊(第3A圖未示)以傳送/接收第一信號，例如相應於第一導電元件(例如導電元件315L)的左通道信號，配置第二焊墊(第3A圖未示)以傳送/接收第二信號，例如相應於第二導電元件(例如導電元件315R)的右通道信號。分別焊接第一導電元件和第二導電元件至第一焊墊和第二焊墊。特別地，所有焊墊和焊線用以將聲頻處理元件205電性連接至導電元件315L、315R、316L、316R、317和318。因此，在製造之後，已封裝的晶片305可經由內置於半導體裝置200的導電元件315L、315R、316L、316R、317和318與半導體裝置200外部的電路進行通訊。
在此實施例中，導電元件315L和315R分別相應於屬於同一個多通道立體聲信號的左通道信號(例如V0L)和右通道信號(例如V0R)，且導電元件315L和315R由第三導電元件(例如導電元件316L)分隔，其中導電元件316L相應於屬於另一個多通道立體聲信號的左通道信號V1L。此外，導電元件316L和316R分別相應於 屬於同一個多通道立體聲信號的左通道信號(例如V1L)和右通道信號(例如V1R)，導電元件316L和316R由導電元件315R分隔，其中導電元件315R相應於屬於另一個多通道立體聲信號的右通道信號V0R。也就是說，相應於一個左/右通道信號的導電元件設置於多個導電元件之間，該多個導電元件相應於屬於同一個多通道立體聲信號的兩個通道信號。因為設置於左通道信號和右通道信號之間的導電元件提供一屏蔽功能，所以可顯著減少左通道信號和右通道信號(例如V0R和V0L，或V1R和V1L)之間的串音效應。需注意的是，聲頻處理元件205每次只接收四個多通道立體聲信號中的一個。當聲頻處理元件205處理一個多通道立體聲信號時，可將相應於其他多通道立體聲信號的信號埠或位於相應於已處理多通道立體聲信號的兩個信號埠之間的信號埠連接至接地電壓位準、供應電壓位準(例如電源供應電壓VDD位準、共模電壓Vcm位準)或任何大致固定的電壓位準。也就是說，當確定(assert)屬於同一多通道立體聲信號的左通道信號和右通道信號的其中一個時，也確定其中的另一個。然而，卻不確定屬於另一個多通道立體聲信號的左/右通道信號。換言之，左通道信號V0L和右通道信號V0R並不受左通道信號V1L或其他通道信號的影響。
第3B圖係第3A圖的焊墊和焊線的局部放大示意圖。如第3B圖所示，晶片305的焊墊(第3A圖未示)沿著晶片305的邊沿排列成一列(tier)。焊線325L和325R由直接耦接導電元件316L的焊線326L分隔，其中焊線325L和325R分別耦接導電元件315L和315R。此外，焊線326L和326R由直接耦接導電元件315R的焊線325R分隔，其中焊線326L和326R分別耦接導電元件316L和 316R。也就是說，相應於同一組左通道信號和右通道信號的焊線由相應於另一個左/右通道信號的焊線分隔，相應於同一組左通道信號和右通道信號的導電元件由相應於另一個左/右通道信號的導電元件分隔，且相應於同一組左通道信號和右通道信號的焊墊也由相應於另一個左/右通道信號的焊墊分隔。
在另一實施例中，設置於晶片305上的焊墊也可排列成多行例如兩行。請參考第4A圖和第4B圖。第4A圖係第2圖所示半導體裝置200的第二積體電路封裝結構的示意圖。第4B圖係第4A圖的焊墊和焊線的局部放大示意圖。相對靠近晶片305中心的焊墊被稱作內部焊墊，其他的排列成一列的焊墊被稱作外部焊墊。在此實施例中，焊線325L和325R分別耦接導電元件315L和315R，且焊線325L和325R連接排在同一列的焊墊，即內部焊墊。焊線326L和326R分別耦接導電元件316L和316R，且焊線326L和326R連接排在同一列的焊墊，即外部焊墊。也就是說，相應於左通道信號V0L的焊線325L和相應於右通道信號V0R的焊線325R並沒有由另外的焊線分隔。然而，由於每個導電元件的長度遠大於每個焊墊，因此左通道信號V0L和右通道信號V0R之間的串音效應增加的不大。
在另一實施例中，分別相應於屬於同一多通道立體聲信號的左通道信號和右通道信號的焊線可由相應於其他信號的一個或多個焊線分隔。請參考第5A圖和第5B圖。第5A圖係第2圖所示半導體裝置200的第三積體電路封裝結構的示意圖。第5B圖係第5A圖的焊墊和焊線的局部放大示意圖。類似地，導電元件315L和315R由導電元件316L分隔，其中導電元件315L和315R分別相應於屬於同一多通道立體聲信號的左通道信號V0L和右通道信號V0R。導電 元件316L和316R由導電元件315R分隔，其中導電元件316L和316R分別相應於屬於同一多通道立體聲信號的左通道信號V1L和右通道信號V1R。因此，顯著地減少左通道信號和右通道信號(例如V0R和V0L，或V1R和V1L)之間的串音效應。而與第3A圖和第4A圖的差異在於，相應於左通道信號V0L的焊線325L和相應於右通道信號V0R的焊線325R連接至位於不同列的焊墊。更特別地是，焊線325L耦接內部焊墊，而焊線325R耦接外部焊墊。焊線326L耦接內部焊墊，而焊線326R耦接外部焊墊。也就是說，焊線325L和焊線325R並不位於相同的高度，焊線326L和焊線326R也並不位於相同的高度。換言之，如第5B圖所示，焊線325L可在焊線325R的上方穿過，且，焊線326L也可在焊線326R的上方穿過。
需注意的是，上述焊線和焊墊的排列並非用來限制本發明之範疇。其他用以減少串音效應的焊線和焊墊配置之改變或均等性之安排均屬於本發明所主張之範圍。
此外，如第3A圖-第5A圖所示的信號線的排列及其改變均可應用於其他類型的積體電路封裝，例如BGA封裝。請參考第6圖，第6圖係第2圖所示半導體裝置200的第四積體電路封裝結構的示意圖。如第6圖所示，導電元件(例如引線或所謂的梳形物)615L和615R由相應於另一個或多個多通道立體聲信號的至少一個導電元件(例如導電元件616L)分隔，其中導電元件615L和615R分別相應於屬於同一多通道立體聲信號的左通道信號和右通道信號。所有的導電元件耦接通孔(vias)和焊珠，且焊接至一個晶片。在其他實施例例如覆晶封裝(flip chip package)中，可忽略焊珠，導 電元件經由凸塊(solder bump)耦接至晶片。因為引線的排列與第3A圖-第5A圖的引腳架的排列類似，因此為簡潔不再贅述。需注意的是，分別相應於屬於同一多通道立體聲信號的左通道信號和右通道信號的焊珠可靠近彼此或由相應於另一個通道信號或其他信號的焊珠分隔。換言之，任何引線排列之改變或焊珠位置之改變均屬於本發明所主張之範圍。
此外，上述實施例並非僅限於聲頻處理領域。也就是說，為了減少半導體裝置的串音效應，第一導電元件(引腳架、引線或其他電性連接裝置)經由至少一個第三導電元件與第二導電元件分隔均屬於本發明所主張之範圍，其中，當相應於第一導電元件和第二導電元件的第一信號和第二信號已確定時，相應於第三導電元件的第三信號並未確定。當確定第一信號和第二信號時，該第三信號可為大致固定的電壓位準(例如供應電壓位準、共模電壓位準或接地電壓位準)以增強屏蔽效果。
再者，在其他實施例中，能調節關於第3A圖(或第4A圖和第5A圖)的LQFP的引腳架排列。請參考第7圖，第7圖係第2圖所示半導體裝置200的導電元件排列的另一實施例的示意圖。如第7圖所示，與通道信號無關的導電元件317和318(即引腳架)設置於一組導電元件315L和316L以及一組導電元件315R和316R之間。與第3A圖-第5A圖比較，第7圖所示的導電元件315L和315R(或導電元件316L和316R)由更多的導電元件(例如三個導電元件)分隔，因此，能更進一步地減少屬於同一多通道立體聲信號的左通道信號和右通道信號之間的串音效應。相似地，也可調整關於第6圖所示的BGA的引線排列，以獲得增強的屏蔽效果。
綜上所述，增加任意兩個相應於同一多通道立體聲信號的左通道信號和右通道信號的導電元件(或焊線)的距離，可有效地減少該等導電元件(或焊線)之間的襍散電容，從而也減少串音效應。此外，當確定左通道信號和右通道信號時，並未確定用以分隔上述兩個導電元件的導電元件相應的第三信號。相應於第三信號的管腳/焊珠可耦接大致固定的電壓位準(例如供應電壓位準、共模電壓位準或接地電壓位準)以增強屏蔽效果。由於減少了串音效應，可容易地實現左通道信號和右通道信號之間的聲頻通道隔離，而不需要額外的計算。
上述之實施例僅用來例舉本發明之實施態樣，以及闡釋本發明之技術特徵，並非用來限制本發明之範疇。任何習知技藝者可依據本發明之精神輕易完成之改變或均等性之安排均屬於本發明所主張之範圍，本發明之權利範圍應以申請專利範圍為準。
200‧‧‧半導體裝置
205‧‧‧聲頻處理元件
210、245‧‧‧多工器
215a、215b、250a~205h‧‧‧緩衝器
220‧‧‧立體聲ADC電路
225‧‧‧音量控制器
230‧‧‧數位濾波器
235‧‧‧通道選擇電路
240‧‧‧立體聲DAC電路
305‧‧‧晶片
310‧‧‧外露式置晶座
311‧‧‧基體
315L、315R、316L、316R、317、318、615L、615R、616L‧‧‧導電元件
325L、325R、326L、326R‧‧‧焊線
第1A圖係薄型方型扁平式封裝的示意圖；第1B圖係第1A圖所示的引線、焊線和焊墊的局部放大圖；第2圖係根據本發明一實施例的積體於半導體裝置200的聲頻處理元件205的示意圖；第3A圖係第2圖所示半導體裝置200的第一積體電路封裝結構的示意圖；第3B圖係第3A圖的焊墊和焊線的局部放大示意圖；第4A圖係第2圖所示半導體裝置200的第二積體電路封裝結構的示意圖； 第4B圖係第4A圖的焊墊和焊線的局部放大示意圖；第5A圖係第2圖所示半導體裝置200的第三積體電路封裝結構的示意圖；第5B圖係第5A圖的焊墊和焊線的局部放大示意圖；第6圖係第2圖所示半導體裝置200的第四積體電路封裝結構的示意圖；第7圖係第2圖所示半導體裝置200的導電元件排列的另一實施例的示意圖。
200‧‧‧半導體裝置
205‧‧‧聲頻處理元件
210、245‧‧‧多工器
215a、215b、250a~205h‧‧‧緩衝器
220‧‧‧立體聲ADC電路
225‧‧‧音量控制器
230‧‧‧數位濾波器
235‧‧‧通道選擇電路
240‧‧‧立體聲DAC電路

Claims (17)

  1. 一種半導體裝置，包括：至少一晶片，該晶片由一基體承載；多個焊墊，該多個焊墊設置於該晶片，該多個焊墊分別相應於多個信號，該多個焊墊包括用以傳送/接收一第一信號的一第一焊墊和用以傳送/接收一第二信號的一第二焊墊，該第一信號和第二信號屬於同一多通道信號，且當確定該第二信號時，也確定該第一信號；多個導電元件，該多個導電元件至少包括一第一導電元件、一第二導電元件以及一第三導電元件，該第一導電元件和該第二導電元件由該第三導電元件分隔，該第一導電元件用於傳送/接收該第一信號，該第二導電元件用於傳送/接收該第二信號，該第三導電元件用於傳送/接收另一多通道信號的第一信號或第二信號；以及多個焊線，分別耦接在該多個焊墊和該多個導電元件之間，其中該第一導電元件焊接至該第一焊墊，該第二導電元件焊接至該第二焊墊。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該多個焊墊進一步包括一第三焊墊，該第三焊墊焊接至該第三導電元件，且該第三焊墊用以傳送/接收該另一多通道信號的第一信號或第二信號，當確定該同一多通道信號的第一信號和該第二信號時，不確定該另一多通道信號的第一信號或第二信號。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，該第一焊墊為一內部焊墊，且該第二焊墊為一外部焊墊。
  4. 如申請專利範圍第2項所述之半導體裝置，其中，該第一焊墊和該第二焊墊由該第三焊墊分隔，且該第一焊墊、該第二焊墊和該第三焊墊排列在一相同列。
  5. 如申請專利範圍第1項所述之半導體裝置，其中，該多個導電元件為引線。
  6. 如申請專利範圍第1項所述之半導體裝置，其中，該多個導電元件為引腳架。
  7. 如申請專利範圍第1項所述之半導體裝置，其中，該第一信號和該第二信號為相應於同一多通道的聲頻信號。
  8. 如申請專利範圍第7項所述之半導體裝置，其中，該第一信號和該第二信號之一者為一左通道信號，該第一信號和該第二信號之另一者為一右通道信號。
  9. 一種半導體裝置，包括：至少一晶片，該晶片由一基體承載；以及多個焊墊，該多個焊墊設置於該晶片，該多個焊墊分別相應於多個信號，該多個焊墊包括用以傳送/接收一第一信號的一第一焊墊 和用以傳送/接收一第二信號的一第二焊墊，該第一信號和第二信號屬於同一多通道信號；其中，該第一焊墊和該第二焊墊由該多個焊墊的至少一第三焊墊分隔，該第三焊墊用於傳送/接收另一多通道信號的第一信號或第二信號，且當確定該第二信號時，也確定該第一信號。
  10. 如申請專利範圍第9項所述之半導體裝置，其中，當確定該同一多通道信號的第一信號和該第二信號時，不確定該另一多通道信號的第一信號或第二信號。
  11. 如申請專利範圍第9項所述之半導體裝置，其中，該第一信號和該第二信號為相應於一相同多通道的聲頻信號。
  12. 如申請專利範圍第11項所述之半導體裝置，其中，該第一信號和該第二信號之一者為一左通道信號，該第一信號和該第二信號之另一者為一右通道信號。
  13. 一種半導體裝置，包括：至少一晶片，該晶片由一基體承載；多個導電元件，用於與該晶片間傳送/接收信號，該多個導電元件分別相應於多個信號，該多個導電元件包括用以傳送/接收一第一信號的一第一導電元件和用以傳送/接收一第二信號的一第二導電元件，該第一信號和第二信號屬於同一多通道信號；其中，該第一導電元件和該第二導電元件由該多個導電元件的 至少一第三導電元件分隔，該第三導電元件用於傳送/接收另一多通道信號的第一信號或第二信號，且當確定該第二信號時，也確定該第一信號。
  14. 如申請專利範圍第13項所述之半導體裝置，其中，當確定該同一多通道信號的第一信號和該第二信號時，不確定該另一多通道的第一信號或第二信號。
  15. 如申請專利範圍第13項所述之半導體裝置，其中，該多個導電元件為引線。
  16. 如申請專利範圍第13項所述之半導體裝置，其中，該多個導電元件為引腳架。
  17. 如申請專利範圍第13項所述之半導體裝置，其中，該第一信號和該第二信號為相應於一相同多通道的聲頻信號。
TW098123703A 2009-06-03 2009-07-14 半導體裝置 TWI387078B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/477,126 US8571229B2 (en) 2009-06-03 2009-06-03 Semiconductor device

Publications (2)

Publication Number Publication Date
TW201044529A TW201044529A (en) 2010-12-16
TWI387078B true TWI387078B (zh) 2013-02-21

Family

ID=43263929

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098123703A TWI387078B (zh) 2009-06-03 2009-07-14 半導體裝置

Country Status (3)

Country Link
US (1) US8571229B2 (zh)
CN (1) CN101908514B (zh)
TW (1) TWI387078B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI570858B (zh) 2014-12-23 2017-02-11 揚智科技股份有限公司 半導體封裝結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428614A (en) * 2003-02-14 2004-12-16 Renesas Tech Corp Electronic device and semiconductor device
TW200524120A (en) * 2004-01-02 2005-07-16 Via Tech Inc Arrangement of bonding wires in a semiconductor chip package

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244040A (en) * 1978-10-10 1981-01-06 Robert Fondiller Miniature electronic device construction
US4848877A (en) * 1987-09-29 1989-07-18 Cambridge Research And Instrumentation, Inc. Liquid crystal devices and systems using such devices
US20020003206A1 (en) * 1997-12-03 2002-01-10 Craig F. Culver Remote and integrated optical sensing of state, motion, and position
JPH11297871A (ja) 1998-04-10 1999-10-29 Hitachi Cable Ltd 半導体装置
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
DE10144162A1 (de) * 2001-09-08 2003-03-27 Zf Sachs Ag Verbindungsanordnung für einen Ausrückmechanismus
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US7372133B2 (en) * 2005-12-01 2008-05-13 Intel Corporation Microelectronic package having a stiffening element and method of making same
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428614A (en) * 2003-02-14 2004-12-16 Renesas Tech Corp Electronic device and semiconductor device
TW200524120A (en) * 2004-01-02 2005-07-16 Via Tech Inc Arrangement of bonding wires in a semiconductor chip package

Also Published As

Publication number Publication date
US8571229B2 (en) 2013-10-29
CN101908514B (zh) 2013-01-23
US20100308447A1 (en) 2010-12-09
TW201044529A (en) 2010-12-16
CN101908514A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
US8294256B2 (en) Chip package structure and method of making the same
US9627354B1 (en) Semiconductor memory device
JP2005322934A (ja) マルチチップ・パッケージ
JP2004363458A (ja) 半導体装置
TWI489607B (zh) 封裝結構
US11257778B2 (en) Semi-conductor package structure
JP2001156251A (ja) 半導体装置
TWI387078B (zh) 半導體裝置
US20040245651A1 (en) Semiconductor device and method for fabricating the same
US20110068482A1 (en) Semiconductor chip and semiconductor device
US9601419B1 (en) Stacked leadframe packages
US20110298118A1 (en) Semiconductor device
US8680660B1 (en) Brace for bond wire
JP4472891B2 (ja) 電源配線を統合したボールグリッドアレイパッケージ半導体装置
US11688678B2 (en) Wiring board and semiconductor device
US20160056099A1 (en) Integrated circuit with on-die decoupling capacitors
TWI652790B (zh) 瞬間電壓抑制器裝置
TWI433288B (zh) 半導體晶片封裝結構及其製法暨用於半導體晶片封裝結構之封裝基板結構
JPH0382066A (ja) 半導体装置
US20110108974A1 (en) Power and signal distribution of integrated circuits
US20230077750A1 (en) Disaggregated mesh and l4 cache
TWI446504B (zh) Chip package structure and packaging method thereof
TWI566358B (zh) 導線架結構及其半導體封裝件
JP6605866B2 (ja) 半導体装置
JP2949951B2 (ja) 半導体装置