TW200428516A - Plasma processing apparatus and its control method - Google Patents

Plasma processing apparatus and its control method Download PDF

Info

Publication number
TW200428516A
TW200428516A TW093113761A TW93113761A TW200428516A TW 200428516 A TW200428516 A TW 200428516A TW 093113761 A TW093113761 A TW 093113761A TW 93113761 A TW93113761 A TW 93113761A TW 200428516 A TW200428516 A TW 200428516A
Authority
TW
Taiwan
Prior art keywords
electrode
power
plasma
plasma processing
voltage
Prior art date
Application number
TW093113761A
Other languages
English (en)
Other versions
TWI372425B (zh
Inventor
Akira Koshiishi
Masatoshi Kitano
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200428516A publication Critical patent/TW200428516A/zh
Application granted granted Critical
Publication of TWI372425B publication Critical patent/TWI372425B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • H01J37/32174Circuits specially adapted for controlling the RF discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082Radio frequency generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32917Plasma diagnostics
    • H01J37/32935Monitoring and controlling tubes by information coming from the object and/or discharge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05HPLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00Generating plasma; Handling plasma
    • H05H1/24Generating plasma
    • H05H1/46Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/905Cleaning of reaction chamber

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Description

(1) (1)200428516 玖、發明說明 【發明所屬之技術領域】 該發明是關於對被處理體’例如半導體晶圓,施予蝕 刻處理等之電漿處理的電漿處理裝置及其控制方法。 【先前技術】 以往,在半導體製造工程中,爲了對被處理體,例如 半導體晶圓(以下,稱爲「晶圓」)之表面施予微 加工 ’廣泛使用利用導入至處理室內之反應性氣體(處理氣體 )之高頻輝光放電的電漿處理裝置。其中,將電極相向配 置於處理室內上下之所謂平行平板型之電漿處理裝置,是 適用於大直徑之晶圓處理。 平行平板型電獎蝕刻處理裝置是具備被配置成可互相 平行升降的上部電極和下部電極。其中下部電極也可發揮 當作晶圓之載置台的任務。對上部電極和下部電極施加各 頻率不同之高頻電力,於載置晶圓之下部電極和上部電極 之間產生輝光放電,被導入至處理室內之反應性氣體則被 電漿化。電漿中之離子是依據產生於兩電極間之電位差, 衝突於晶圓表面,其結果,形成於晶圓表面之膜(例如絕 緣膜)則被蝕刻。 於下部電極之外圍部上,配置包圍被載置於下部電極 之上面之晶圓的聚焦環,在上部電極之外圍部上設置密封 環。依據該兩個環,發生在上下兩電極間之電漿集中於晶 圓,晶圓面內之電精密度則均勻化。 -5- (2) (2)200428516 但是,於半導體之製造工程中,在電漿處理裝置之處 理室內,被導入各種反應性氣體當作成膜用或除膜用該些 反應性氣體雖然因應各目的而完成反應爲最佳,但是一部 分未反應則原樣地被排出處理室外,或者一部分發生不需 要的反應生成物。然後,該部需要之反應生成物則附著於 處理室內之各部位。以下,將附著於處理室內之不需要的 反應生成物稱爲「附著物」。 依據洗淨電漿處理裝置之處理室內,雖然除去處理室 內之附著物,但是當自開始運轉電漿處理裝置,對晶圓重 複執行電晶處理時,在處理室內則出現新的附著物,該附 著物逐漸生長。 尤其,當在上下電極之周圍部,例如在聚焦環等堆疊 附著物時,於電漿點火之後,因附著物而引起異常放電, 之後的成膜或除膜則有可能無法適當執行。再者,也有必 須緊急停止電漿處理裝置,自系統側要求洗淨處理室內的 可能性。 關於如此附著物之問題,下述專利文獻1中所記載之 發明是提供以在基板上固定電極部和電極周圍部爲特徵之 ECR— CVD裝置之試件台。 例如,若依據專利文獻1中所記載之發明,電極周圍 部則以氧化鋁所形成,並且因被固定於基板上,故具有規 定之剛性、耐酸性及絕緣性。因此,可重複洗淨電極周圍 部,經常保持無附著物之狀態。再者,亦可實現短縮洗淨 電極周圍部所花費之時間。 -6- (3) (3)200428516 〔專利文獻1〕 日本專利特開平7 - 5 8 02 8號公報 但是,若依據以往技術,雖然以自電極周圍部除去附 著物爲目的之洗淨作業變爲容易,但是爲了除去附著物, 仍然必須停止電晶處理裝置。對於大直徑之晶圓而言,在 形成多層構造之現今的半導體製造工程中,附著物之生長 速度有比以往快的傾向,若爲了除去附著物,停止在運轉 狀態中之電漿處理裝置,則會大大降低生產量。 [發明內容】 本發明是鑒於如此之問題所創作出者,其目的是提供 可從維持運轉狀態的處理室內,除去附著物的新型且改良 之電漿處理裝置及其控制方法。 爲了解決上述課題,若依據本發明之第1觀點,·則 提供一種使處理室內發生電漿而處理被處理體的電漿處理 裝置。該電漿處理裝置之特徵是具備有被配置在處理室內 之第1電極;在處理室內被配置在與第1電極相向的位置 上之第2電極;屬於將第1電力供給至第1電極之第1電 力源的第1電力系統;屬於將第2電力供給至第2電極之 第2電力源的第2電力系統;和控制第1電力系統及第2 電力系統的控制部。然後,該電漿處理裝置所具備之控制 部是對第2電極’在對處理室內之被處理體開始執行電漿 處理之前的規定期間,控制第1電力系統和第2電力系統 之雙方或任一方’使可施加比在被處理體之電漿處理中被 (4) (4)200428516 施加於第2電極之電壓還高的處理前電壓。 若依據本發明之第2觀點,則提供一種具備有被配置 在處理室內之第1電極;在處理室內被配置在與第1電極 相向的位置上之第2電極;將第1電力供給至第1電極的 第1電力源,和將第2電力供給至第2電極的第2電力源 之電漿處理裝置之控制方法。該控制方法之特徵爲:對第 2電極,在對處理室內之被處理體開始執行電漿處理之前 的規定期間,施加比在被處理體之電漿處理中施加於第2 電極之電壓還高的處理前電壓。 依據對第2電極,施加適當大小之處理前電壓,則可 除去附著於處理室,尤其是附著堆疊於第2電極週邊的附 著物。若將對第2電極施加處理前電壓的施加時間,設定 於開始對被處理體質型電漿處理之前,則可以處理室無附 著物之狀態,對被處理體執行電漿處理。 若調整具使第1電源側之阻抗和第1電極側之阻抗予 以整合之第1整合器,和使第2電源側之阻抗和第2電極 側之阻抗予以整合的第2整合器之雙方或任一方之電抗, 則可以容易生成施加於第2電極之處理前電壓。再者,即 使依據調整自第1電源輸出第1電力的時間和第1電力之 功率電平,及自第2電源輸出第2電力之時間和第2電力 之功率電平,而生成施加於第2電極之處理前電壓亦可。 若依據本發明之第3觀點,則提供一種具備有被配置 在處理室內之第1電極;在處理室內被配置在與第1電極 相向的位置上之第2電極;將第1電力供給至第1電極的 (5) (5)200428516 第1電力源,和將第2電力供給至第2電極的第2電力源 ,依據將高頻電力供給至各電極,使處理室內發生電漿而 實行處理被處理體之電漿處理工程的電漿處理裝置之控制 方法。該控制方法其特徵爲:具有被實施於電漿處理工程 之前,在規定期間,根據與電漿處理工程中之電漿形成條 件不同之電漿形成條件而形成電漿的電漿處理準備工程。 若依據該控制方法,依據電漿處理準備工程中所形成 之電漿,則可濺射除去尤其附著堆疊於第2電極周圍的附 著物。電漿處理準備工程因是於用以對被處理體執行規定 電漿處理的電漿處理工程前而被執行,故可在處理室內無 附著物之狀態下對被處理體執行電漿處理。 電漿處理準備工程之規定期間,是對第2電極在電漿 處理工程中,施加比施加於第2電極之電壓還高的處理前 電壓。依據該處理前電壓,則可自第2電極週邊確實除去 附著物。 【實施方式】 以下,一面參照圖面,一面針對本發明所涉及之電漿 處理裝置及該控制方法之最佳實施形態予以詳細說明。並 且,針對於本說明書及圖面中,實質上具有相同機能構成 之構成要素,依據賦予相同符號,省略重複說明。 (第1實施形態) 第1圖是表示本發明之第1實施形態所涉及之電漿處 -9- (6) (6)200428516 理裝置1 〇 〇之構成。電漿處理裝置1 ο 〇是具有導電性材料 ,例如由鋁所構成之處理器(無圖示)。於該處理器內形 成有用以對被處理體之晶圓w,施予規定之電漿處理的處 理室1 1 0。 處理室110內相向配置有上部電極(第1電極)120 和感應器1 3 0。位於處理室1 1 0內下方之略圓柱形的感應 器130是於電漿處理中當作載置晶圓W之載置台使用, 並且與被設置在處理室Π0之上方的上部電極120成爲一 對而使產生輝光放電,當作使被導入至處理室1 1 〇之反應 性氣體予以電漿化之下部電極(第2電極)而發揮機能。 依據被形成於上部電極1 2 0和感應器1 3 0之間的電漿P, 對晶圓W執行蝕刻等之規定電漿處理。 上部電極120是被配置成和感應器保持有例如5mm 〜1.5 0mm之空間。並且,上部電極120和感應器1 30是 各自獨立而可上下動作,該些間隔是因應電漿處理之內容 ,並被調整成可取得電漿之均勻性。 接著,針對電漿處理裝置1 〇〇所具備之高頻電力系統 予以說明。電獎處理裝置是具有用以供給第1局頻電 力1 4 7至上部電極1 2 0的第1電力系統,和用以供給第2 高頻電力1 5 7至感應器1 3 0的第2電力系統之電力系統。 第1電力系統是屬於輸出例如60MHz之第1高頻電 力1 4 7之第1高頻電源1 4 1,使負荷側之阻抗整合成第1 高頻電源1 4 1側之阻抗的第1整合器1 4 3及被連接於感應 器130之高通濾波器(HPF) 。第1整合器143是由 -10- (7) * 200428516 可變更電容之可變電容器C1U及可變電容器C2U所構成 。可變電容器C1U是被連接於第1高頻電力147之傳送 路和接地之間,可變電容器C2U是被串聯被連接於第1 高頻電力1 4 7之傳送路。 另外,第2電力系統屬於輸出例如2MHz之第2高頻 電力1 5 7之第2高頻電源1 5 1,使負荷側之阻抗整合成第 2高頻電源1 5 1側之阻抗的第2整合器1 5 3及被連接於上 部電極120之低通濾波器(HPF ) 155。第2整合器153 是由可變更電感知可變電感器L1L及可變電感器L2L ’以 及電容一定之電容器C1L及電容器C2L所構成。可變電 感器L1L、可變電感器L2L、電容器C2L是由第2高頻電 源1 5 1側順序被串聯於第2高頻電力1 5 7之傳送路。再者 ,電容器C1L是被連接於可變電感器L1L和可變電感器 L2L之連接線和接地之間。 由第1高頻電源141所輸出之第1高頻電力I47是經 由第1整合器143而被供給至上部電極120 ’自第2高頻 電源151所輸出之第2高頻電力157是經由第2整合器 1 5 3而供給至感應器1 3 0。依此,電漿化被導入至處理室 1 1 〇之反應性氣體。 當在上部電極1 2 0和感應器1 3 0之間產生電漿P時’ 第1高頻電力由上部電極1 2 0流至感應器1 3 0 ’相反地’ 第2高頻電力157由感應器130流至上部電極120 °流至 感應器130之第1高頻電力147是經由HP F145而流落至 接地,流至上部電極1 2 0之第2高頻電力1 5 7是經由 -11 - (8) (8)200428516 LPF 155而流落至接地。因於感應器130連接有HPF 145, 故可達成防止第1高頻電力1 4 7流入構成第2電力系統之 第2整合器1 5 3及第2高頻電源1 5 1,使第2電力系統之 動作予以安定化。同樣地,因於上部電極1 2 0上連接有 LPF1 55,故可達成防止第2高頻電力157流入構成第1 電力系統之第1整合器143及第1高頻電源141,使第1 電力系統之動作予以安定化。 並且,第1圖所示之第1整合器143及第2整合器 1 5 3之內部電路爲一示例。因應電漿處理裝置1 0 0之構成 (尤其,高頻電力系統之構成)或是製程條件等,變更電 容器或電感器之連接關係及各安裝數爲最佳。 電漿處理裝置1 〇〇是具備有控制第1電力系統和第2 電力系統的控制部1 6 0。該控制部1 6 0是對第1高頻電源 14 1、第1整合器143、第2高頻電源151及第2整合器 1 53,至少執行規定以下的控制。以下,說明控制部160 執行控制之具體例。 控制部1 6 0是控制自第1高頻電源1 4 1對上部電極 120所輸出之第1高頻電力147的輸出頻率、輸出時間及 該功率電平。 再者,第1高頻電源1 4 1側之阻抗若爲5 0 Q時,控 制部160是調整屬於第1整合器143之可變電容器C1U 和可變電容器C2U之電容,使從第1整合器143之輸入 端子1 4 3 — 1觀看負荷側之時的電阻可成爲5 0 Ω。 而且,控制部1 60是控制自第2高頻電源1 5 1對感應 -12 - (9) (9)200428516 器1 3 0所輸出之第2高頻電力〗5 7的輸出頻率、輸出時間 及該功率電平。 再者,第2高頻電源丨5 1側之阻抗若爲5 〇 Q時,控 制部1 6 0是調整屬於第2整合器1 5 3之可變電感器L 1 L 和可變電感器L2L之電感,使從第2整合器153之輸入 端子1 5 3 — 1觀看負荷側之時的電阻可成爲5 0 Ω。 並且’雖然於第1圖並無表示,但是於第1整合器 143和上部電極120之間,具備有檢測出關於被供給於上 部電極1 20之第1高頻電力1 47之資訊(例如,第1高頻 電力1 4 7之頻率、該功率電平,及對上部電極1 2 0施加第 1高頻電力147之實際時間)的第1檢測器,即使將依據 該檢測器所檢測出之資訊反饋於控制部1 6 0亦可。依據該 構成,控制部1 6 0可以將第1高頻電源1 4 1和第1整合器 143之動作控制成更高精度。再者,依據在第2整合器 1 5 3和感應器1 3 0之間具備第2檢測器,關於第2高頻電 源1 5 1及第2整合器1 5 3之控制,可取得相同之效果。 接著,一面參照第2圖,一面針對當作處理室1 1 〇內 所具有之下部電極(第2電極)的感應器130和其週邊部 予以詳細說明。 如上述般,當作下部電極(第2電源)而發揮機能之 感應器I30是經由第2整合器153而連接有第2高頻電源 15 1° 感應器130之上面配置有靜電夾具170。該靜電夾 1 7 0之電極板1 7 0 a是連接有直流電源1 7 2。若依據如此之 -13- (10) (10)200428516 靜電夾具170,因在高真空下自直流電源172施加高電壓 至電極板1 7 〇 a上’故可以靜電吸著晶圓W。 感應器1 3 0之外圍部是配置有包圍被載置於靜電夾具 1 7 0上面之晶圓W的聚焦環1 8 0。該聚焦環1 8 0爲導電體 。再者,聚焦環1 8 0是依據爲絕緣體之絕緣環1 8 2所包圍 〇 在此,針對一般之電漿處理動作予以說明。爲電漿處 理對象之晶圓 W是依據搬送手段(無圖示),被搬入至 第1、第2圖所示之處理室110內。晶圓W是被載置於下 降至待機位置的感應器130上之靜電夾具170。當自高壓 直流電源1 7 2對靜電夾1 7 0施加直流電壓時,晶圓W則 被吸著保持於靜電夾1 7 0上。 感應器130是在與上部電極120之間隔爲15〜45 mm 之範圍內上昇。之後,處理內被調整成15〜800Torr之範 圍左右的規定壓力。然後’處理室11〇內達到規定壓力時 ,反應性氣體則被導入氣體處理室1 1 0內。 接著,依照來自控制部1 60之控制訊號’第1高頻電 源141是輸出第1高頻電力147,第2高頻電力157是輸 出第2高頻電力157。當第1高頻電力147被施加於上部 電極120,第2高頻電力157被施加於感應器130之時, 於上部電極1 2 0和感應器1 3 0之間產生輝光放電’點火電 漿P。當點火的電漿P爲安定時’則開始對晶圓W執行 蝕刻等之規定電漿處理。 當開始依據電獎處理裝置1 0 0執行電獎處理時’聚焦 -14- (11) (11)200428516 環1 8 0則發揮對晶圓W集中電漿之機能,若無聚焦環1 8 ο 時,電漿則擴散至處理室π 〇之內壁側’上部電極12 0及 感應器1 3 0之各周圍部,電漿密度下降。依據該聚焦環 1 8 0,從晶圓W之中央部至周圍部,可使電漿密度予以均 勻。其結果,可防止因電漿不均勻性,而所引起之晶圓W 周圍部之異常放電。 但是,如上述般,當在感應器1 3 0之周邊部,例如接 近於形成電漿之區域的聚焦環1 80和晶圓W間之部位S J ,存有附著物D1時,於電漿點火之後,則有在上部電極 1 2 0和該附著物D 1之間產生異常放電的可能性。再者, 當附著物D2堆疊於爲導電體之聚焦環180和爲絕緣體之 絕緣環1 8 2之間的部位S 2之時,除了附著物與上部電極 1 2 0之間異常放電之外,也有晶圓W上之電漿密度產生不 均勻之可能性。該現象不僅造成電漿處理後之晶圓 W的 品質下降’也成爲系統停擺之原因’造成生產率下降。 該點,第1實施形態所涉及之電漿處理裝置1 〇 〇是具 有自處理室110內,尤其自屬於下部電極(第2電極)之 感應器1 3 0之周邊部(例如,部位s 1、S 2 )除去附著物 的機能,根據該機能執行用以除去該附著物之動作。 以下,針對關於電漿處理裝置1 0 0之附著物除去機能 的構成,及用以除去附著物之電漿處理裝置1 00之控制方 法’一面比較一般之電漿處理裝置及其控制方法,一面予 以說明。 若依據第1實施形態所涉及之電漿處理裝置丨〇 〇及其 -15- (12) 200428516 控制方法,在對晶圓 W執行蝕刻處理等之 之前,即是電漿點火時,爲了除去附著堆疊 內部,尤其是在當作下部電極之感應器130 物,對感應器1 3 0施加當作處理前電壓的超 首先,說明自電漿點火到開始實際電漿 ,對當作下部電極之感應器1 3 0,不施加超 一般電漿處理裝置之動作。第3圖是表示該 裝置之動作,表示自電漿點火到開始實際電 期間,被施加於上部電極之第1高頻電力之 施加於下部電極之第2高頻電力之電力波形 電壓波形。 如第3圖所示般,在時刻TO 1中,自第 出被調整成初期電平(例如,2 00〜1 000W) 電力,施加於下部電極。接著,在時刻T0 2 頻電源輸出被調整成初期電平(例如,5 0〜 1高頻電力,施加於上部電極。 於該時刻T02中,在上部電極和下部電 電漿點火,但是因先在時刻T0 1中對下部電 初期電平之第2高頻電力,故在下部電極上 成有被稱作離子層的覆蓋區域。電漿點火之 度不均勻,該狀態之電漿接觸於晶圓時,因 勻而使電流流至晶圓中。該電流是有可能對 半導體元件等之構成要素造成損傷。於電漿 晶圓表面形成有離子層時,於該時點電漿不 規定電漿處理 於處理室1 1 〇 周邊部的附著 ±i規定電壓。 處理爲止之間 出規定電壓的 一般電漿處理 獎處理爲止之 電力波形,被 及下部電極之 2高頻電源輸 之第2高頻 中,自第1高 1 000W )之第 極之間,雖然 極施加調整成 之晶圓表面形 後,當電漿密 電漿密度不均 形成於晶圓之 點火時,若在 接觸於晶圓’ -16- (13) 200428516 晶圓構成要素則保持良好狀態。 於時刻T02之後,爲了取得對晶圓之規定處理所需之 解離度,對反應性氣體,調整第1高頻電力之電平和第2 高頻電力之電平。將此時之各高頻電力之電平及下部電極 之電壓電平,在以下之說明中稱爲「調制電平」。例如於 蝕刻某應用之調制中,第1高頻電力之調制電平爲1 000 〜2500W,第2高頻電力之調 部電極電壓之調制電平則約爲 於時刻T03中,第1高頻 到調制電平,下部電極之電壓 ,下部電極之電壓是維持成該 之電漿處理。並且,第3圖雖 2高頻電力在時刻T03中幾乎 力、電壓波形,但是該爲一例 若於時刻T02,在晶圓表面形 第1高頻電力或第2高頻電力 調制電平亦可。 若依據如此從自一般電漿 處理開始爲止之動作,當重複 理室1 1 〇內部,尤其是在當作 邊部堆疊附著物,因附著物而 適當執行之後的電漿處理。再 處理時,則有緊急停止電漿處 淸洗處理室內之可能性。 制電平爲1000〜2500W,下 1500V 〇 電力及第2高頻電力是各達 比被調整成調制電平。之後 調制電平,對晶圓實施規定 然是表示第1高頻電力及第 同時達到調制電平之時的電 。自保護晶圓之觀點來看, 成離子層時,之後,即使將 中之任一方比另一方先到達 處理裝置之電漿點火至電漿 規定之電漿處理時,則在處 下部電極之感應器1 3 0之周 引起異常放電,有可能無法 者,當開始執行規定之電漿 理裝置全體,自系統側要求 -17- (14) 200428516 說明解決如此之問題的第1實施形態所涉及之電 理裝置1 00及其控制方法。第4圖是表示電漿處理 1 00之動作。表示自電漿點火至開始實際之電漿處理 之期間。被施加於上部電極120之第1闻頻電力147 力波形,播施加於當作下部電極之感應器1 3 0之第2 電力1 5 7之電力波形及感應器1 3 0之電壓波形。 如第4圖所示般,於時刻T1 1中,自第2高頻 151輸出被調整成初期電平(例如,200〜1 000W )之 高頻電力1 5 7,被施加於感應器1 3 0。接著,於時刻 中,自第1高頻電源1 4 1輸出被調整成初期電平(例 50〜1000W)之第 1高頻電力147,被施加至上部 1 2 0。如上述般,因於時刻T 1 2,在晶圓W之表面上 有離子層,故點火後密度不均勻之電漿P不接觸晶圓 晶圓W及形成晶圓W之各種半導體元件等之構成要 持良好狀態。 接著,在時刻Tosl中,將第2高頻電力157調 調制電平(例如,1 〇〇〇〜2000W )。此時,爲下部電 感應器1 3 0之電壓是從時刻T 1 1及時刻T 1 2中之電 平開始上昇,達到比調制電平(例如1 5 0 0 V )還高之 電平(峰値電平,例如3 00 0V )。之後,感應器130 壓是在從時刻Tosl至Tos2爲止之間,維持比調制電 高之電平。從時刻Tosl至To s2爲止之間的感應器1: 電壓狀態,於第4圖中,是出現超出規定波形(超出 電壓)。 漿處 裝置 爲止 之電 局頻 電源 第2 T1 2 如, 電極 形成 W, 素保 整成 極之 壓電 電壓 之電 平還 ;〇之 規定 -18· (15) (15)200428516 於時刻T 1 3中,第1高頻電力1 4 7是達到調制電平, 感應器1 3 0之電壓是自峰値電壓開始降低(脫離超出規定 狀態),安定於調制電平。之後,感應器1 3 0之電壓是被 維持於該調制電平,對晶圓W實施規定之電漿處理。 當比較第3圖和第4圖之時,明顯可知,若依據第i 實施形態所涉及之電漿處理裝置1 〇〇及其控制方法,則與 一般電漿處理裝置及其控制方法不同,在電漿點火階段, 感應器1 3 0之電壓是採用在被調整成調制電平之前的規定 期間(時刻 Tosl〜Tos2 )超出規定狀態。第1實施形態 所涉及之電漿處理裝置1 〇 〇,是具備有當作可將感應器 1 3 0之電壓調整成超出規定狀態之手段的控制部1 6 0。然 後,若依據第1實施形態所涉及之電漿處理裝置1 〇〇之控 制方法,在開始規定電漿處理之前的規定期間,對感應器 130施加超出規定電壓。 第1實施形態是依據控制部1 60,將各電抗元件(可 變電容器C1U、C2U及可變電感器L1L、L2L)之電抗調 整成規定之値。依此,如第4圖所示般,可將感應器1 3 0 之電壓被調整成調制電平之前使成爲超出規定。針對第1 整合器143和第2整合器153之電抗調整,和感應器130 電壓之超出規定現象的關係,依據使用電漿處理裝置1 〇〇 之實測結果予以確認。 首先,爲了比較,針對使被施加於感應器1 3 0之電壓 不予以超出規定之時的第1整合器143,和第2整合器 1 5 3之電抗的設定條件予以說明。第3圖所示之感應器 -19- (16) (16)200428516 130之電壓波形,即是不具有超出規定之感應器130之電 壓波形,是在第1實施形態所涉及之電漿處理裝置1 00中 ,取得將第1整合器1 4 3和第2整合器1 5 3之電抗控制階 段,設定成例如下述般之情形。並且,第1整合器1 4 3之 電抗(電容)是可在〇〜2000階段之範圍下予以控制’第 2整合器153之電抗(電容)是可在0〜1〇〇〇階段之範圍 下予以控制。 (設定條件 1 ) c 1 U = 1 5 0 0階段;C 2 U = 9 0 0階段; L1L= 100 階段;L2L= 5 00 階段; 例如,屬於第1整合器M3之可變電容器C1U、C2U 之各電容是被調整成〇〜2000階段〇〜200pF,屬於第2 整合器153之可變電感器L1L、L2L之各電感,是被調整 成Q〜1 0 0階段0〜3 0 # Η。階段數和各電容/電感爲線性 關係。因此,可變電容器C 1 U被調整成1 500階段之時’ 其電容成爲150pF,可變電容器C2U被調整成900階段之 時,該電容則成爲150 PF’可變電容器C2U被調整成 900階段之時,該電容則成爲900 PF。再者’可變電感器 L1L被調整成1〇〇階段之時’該電感則成爲3 V H ’可變 電感器L 2 L被調整成5 0 0階段之時,該電感則成爲1 5 // Η 〇 對此,第4圖所示之感應器1 3 〇之電壓波形,即是具 有超出規定部之感應器1 3 0之電壓波形’在第1實施形態 所涉及之電漿處理裝置1 0 0中’是取得第1整合器1 4 3和 第2整合器1 5 3之電抗控制階段被設定成下述般。 -20- (17) (17)200428516 (設定條件2 ) C1U= 1 2 00階段;C2U二600階段; L1L 二 400 階段;L2L:=550 階段, 第5圖是表示在適用上述(設定條件1 )之電槳處理 裝置中,電獎P形成於上部電極120和感應器130之 間時,自第1整合器1 43之第1高頻電源1 4 1側所觀看之 上部電極1 2 0側之電感胃合ϋ跡、0勺史密'其斤( a } & 表示自第2整合器153之第2高頻電源151廝所觀看之感 應器130側之電抗整合之軌跡的史密斯圖(^)。此時’ 如第3圖所示般’感應器130之電壓不產生超出規定° 第6圖是表示在適用上述(設定條件2)之電漿處理 裝置100中,電漿P形成於上部電極120和感應器130之 間時,自第1整合器1 4 3之第1局頻電源1 4 1側所觀看之 ±咨卩電;極12 〇側之電感整合之軌跡的史密斯圖(a),及 表示自第2整合器153之第2高頻電源151廁所觀看之感 應器1 3 0側之電抗整合之軌跡的史密斯圖(b )。此時’ 如第4圖所不般,感應益之電壓產生超出規疋。 第5圖(a )所示之電感軌跡和第6圖所示之電感軌 @不:同,第5圖(a)所不之電感軌跡和第6圖所不之電 感軌跡不同之理由,是屬於第1整合器1 4 3之可變電容器 C1U、C2U之各電容,及屬於第2整合器153之可變電感 L1L、L2L之各電感被變更。然後,當注視於第5圖(a) 及第6圖(a )時,於兩者之開始點產生差異,而且,至 電感整合爲止之軌跡,第6圖(a)也比第5圖(a)長。 第5圖(b )和第6圖(b )之關係也相同。但是,上部電 -21 - (18) (18)200428516 極12 0側之電感整合軌跡之伸長量(第5圖(a )和第6 圖(a )之關係),是比感應器1 3 0側之電感整合軌跡之 伸長量(第5圖(b )和第6圖(b )之關係)大。 若觀看該第5圖和第6圖之關係及第3圖和第4圖之 關係即可明白,上部電極1 20側之電感整合完成爲止之時 間(上部電極側電感整合時間),和感應器1 3 0側之電感 整合完成爲止之時間(下部電極側電感整合時間)各增長 至某程度,並且爲了使上部電極側電感整合時間可比下部 電極側電感整合時間長,依據調整第1整合器1 4 3之電抗 和第2整合器153之電抗,可使當作下部電極之感應器 1 3 0之電壓於被調整成調制電平之前,在規定期間成爲超 出規定。如此一來’第1實施形態是依據控制部1 60 ’控 制第1整合器1 4 3和第2整合器1 5 3之各電抗’使被施加 於感應器130之電壓成爲超出規定者。 第7圖是表示針對開始規定電漿處理之前,不使感應 器130之電壓成爲超出規定之時(第3圖),和使成爲超 出規定者之時(第4圖),各個電漿點火之後發生異常放 電之頻率。該實驗爲了提高結果之信賴性,準備實質上與 第1實施形態所涉及之電漿處理裝置1 〇 〇相同構成之兩台 試驗用電漿處理裝置A、B。 針對電漿處理裝置A,根據上述之(設定條件1 ) ’ 即是根據下部電極電壓不發生超出規定之條件’調整上部 電極用整合器和下部電極用整合器之各電抗’多數反覆電 漿點火。該實驗是取得異常放電之發生頻率爲1 · 6 %之結 -22- (19) (19)200428516 果。該結果是表示若不使下部電極發生超出規定,當點火 1 0 0次時,則發生1 . 6次之異常放電。 相同地,針對電漿處理裝置A,根據上述之(設定條 件2 ),即是根據下部電極電壓發生超出規定之條件,調 整上部電極用整合器和下部電極用整合器之各電抗,多數 反覆電漿點火。該實驗是取得異常放電之發生頻率爲〇.〇 %之結果。該結果是表示若使下部電極發生超出規定,即 使點火重複多次,也不會發生異常放電。 針對電漿處理B也執行同樣之實驗,於(設定條件1 )之時,取得異常放電之發生頻率爲1 · 1 %之結果,於( 設定條件2 )之時,取得異常放電之發生頻率0.0 %之結 果。 自使用以上之電漿處理裝置A、B之實驗結果,可知 若於開始電漿處理之前,施加超出規定電壓至下部電極之 時,則可防止處理室之電漿點火後的異常放電發生。如先 前所述般,電漿點火後之異常放電的原因主要是附著堆疊 於下部電極之周圍部的附著物。依據於開始電漿處理之前 ,意圖施加超出規定電壓,則可濺射除去附著物。若自下 部電極之周圍部除去附著物,則於電漿點火之後形成安定 之電漿狀態,不會對晶圓及形成於晶圓上之半導體元件等 之構成要素造成損害。 接著,爲了防止點漿點火後之異常放電發生,針對適 當之超出規定的大小(超出規定量),一面參照第8圖、 第9圖予以說明。 -23- (20) (20)200428516 第8圖是表示被施加於當作第4圖所示之下部電極之 感應器1 3 0的電壓波形中,放大超出規定部者。在此,如 第8圖所示般,使用電壓之峰値Vp,和對感應器1 3 0施 加電壓開始後,該電壓經由峰値Vp到安定爲止(例如下 降至2000V爲止)所需之時間△ T,定義被施加於感應器 130之電壓的超出規定量。 第9圖是表示驗證異常放電之抑制效果和超出規定量 的關係之實驗結果。 於該實驗中是準備實質上與第1實施形態所涉及之電 漿處理裝置1 〇 〇相同構成之8台試驗用電漿處理裝置A、 B、C、D、E、F、G。然後,針對各電漿處理裝置,測定 電漿點火時之下部電極之電壓波形,確認此時有無異常放 電發生。 所有試驗用電漿處理裝置所具備之上部電極用整合器 及下部電極用整合器,是調整該電抗,使被施加於下部電 極之電壓,於電漿處理前可成爲超出規定。但是,因對每 電漿處理裝置改變電抗調整,故關於下部電極電壓之超出 規定量,於各電漿處理裝置間產生差異。 如第9圖所示般,於本實驗中,電漿處理裝置F是表 示最大超出規定量,電漿處理裝置Η是表示第二大超出 規定量,相反地,電漿處理裝置Β是表示最小之超出規定 量,電漿處理裝置G是表示第二小超出規定量。執行實 驗之8台電漿處理裝置中,僅對超出規定量最小之電漿處 理裝置Β,觀測電漿點火後之異常放電,對其他電漿處理 -24- (21) (21)200428516 裝置不觀測異常放電。 由該實驗結果,可知爲了防止電漿點火後之異常放電 發生,施加超出規定電壓至下部電極則爲有效’而且’該 超出規定量是必須達到某程度之大小。如第9圖所示般, 可以採用5 5 0 0 V · s e c當作施加於下部電極之電壓之超出 規定量的臨界値。即是,依據對下部電極施加5 5 00 V · sec以上之量的超出規定電壓,可防止電漿點火後發生異 常放電。 針對施加於下部電極之電壓,該超出規定量若變大時 ,則可想像提高電漿點火後之異常放電的抑制效果。爲了 增大規出規定量,必須增長時間△ T,或提高峰値Vp。但 是,爲了設定該些値,必須滿足以下之條件。 於設定時間△ T之時,以考慮電漿處理裝置之生產量 爲最佳。當過分增長時間△ T時,則減少每時間單位可處 理之晶圓片數,降低生產量。另外,針對峰値Vp是必須 考慮設計上之絕緣耐壓(例如,3 0 0 0 V )。 該點於本實施形態中,依據控制部1 6 0可自由調整第 1整合器143和第2整合器153之各電抗,被施加於感應 器1 3 0之超出規定電壓之時間△ T和峰値V p,是依據該 被調整之第1整合器143和第2整合器153之各電抗而決 定。因此,若依據本實施形態,爲了除去處理室1 1 〇內之 附著物,則爲相當大之超出規定電壓,但不會降低電漿處 理裝置之生產量’並且’可將不對電漿處理裝置造成損傷 之大超出規定電壓’施加於當作下部電級之感應器1 3。 -25- (22) (22)200428516 如上述說明般,若依據第1形態所涉及之電漿處理裝 置1 〇 〇及該控制方法,於對晶圓w開始執行電漿處理之 前,對當作下部電極之感應器13 0施加超出規定電壓。因 依據該超出規定電壓,除去附著堆疊於感應器13 0之周圍 部的附著物,故可防止電漿點火後之處理室內的異常放電 之發生。再者,若自感應器1 3 0之周圍部除去附著物’則 可提高電漿密度之均勻性,其結果可使電漿處理安定化。 依據調整第1整合器143和第2整合器153之電抗, 則可使被施加於感應器1 3 0之電壓產生超出規定。該點’ 第1實施形態所涉及之電漿處理裝置1 〇 〇因具備有可個別 調整第1整合器1 4 3和第2調整器1 5 3之各電抗的控制部 1 60,故容易對感應器1 3 0施加超出規定電壓。而且,也 可自由自在調整超出規定量。 再者,因於對晶圓 W執行電漿處理前,執行除去附 著物,故不需要停止電漿處理裝置1 00,解開處理容器, 淸洗感應器130之周圍部。因此,可實現電漿處理裝置 100之生產量。 (第2實施形態) 參照第1圖、第1 〇圖及第1 1圖說明第2實施形態所 涉及之電漿處理裝置。第2實施形態所涉及之電漿處理裝 置是具有與第1圖所示之第1實施形態所涉及之電漿處理 裝置1 0 0大約相同之構成。再者,第2實施形態所涉及之 電漿裝置之控制方法的特徵,是與第1實施形態所涉及之 -26- (23) 200428516 電漿處理裝置之控制方法相同,於對晶圓W執 理之前,對屬於下部電極之感應器1 3 0施加超出 〇 但是,若依據第2實施形態所涉及之電漿處 其控制方法,依據與第1實施形態所涉及之電漿 1 〇 〇及其控制方法不同之機能、動作,使被施加 130之電壓產生超出規定。 即是,於第1實施形態中,爲了取得超出規 依據控制部1 60調整第1整合器143和第2調整 電抗,第2實施形態是各控制自第1高頻電源L· 之第1高頻電力1 4 7之功率電平和該輸出時間, 局頻電源151所輸出之第2局頻電力157之功率 輸出時間,生成超出規定電壓。 第1 〇圖是表示第2實施形態所涉及之電漿 所具備之控制部1 60對第1高頻電源1 4 1輸出的 ,和對第2高頻電源1 5 1輸出的控制訊號之時序 高頻電源1 4 1是依照自控制部1 60所接收之控制 整第1高頻電力147之輸出功率電平及輸出時間 ,第2高頻電源1 5 1是依照自控制部1 60所接收 號,調整第2高頻電力157之輸出功率電平及出 第Π圖是表示以第1 0圖所示之時間,對第 源1 4 7和第2高頻電源1 5 7,輸出各控制訊號之 加於上部電極120之第1高頻電力147之電力波 加於當作下部電極之感應器1 3 0之第2高頻電力 行電漿處 規定電壓 理裝置及 處理裝置 於感應器 定電壓, 器153之 4 1所輸出 及自第2 電平和該 處理裝置 控制訊號 圖。第1 訊號,調 。同樣地 之控制訊 時間。 1高頻電 時,被施 形,被施 波形,及 -27- (24) (24)200428516 感應器1 3 0之電壓波形。 於時刻T3 1中,控制部1 60示對第2高頻電源1 5 1, 送出控制訊號,使可輸出被調整成初期電平之第2高頻電 力1 5 7 (第1 0圖)。接收該控制訊號之第2高頻電源1 5 1 是對感應器1 3 0輸出被調整成初期電平(例如 2 0 0〜 1000W)之第 2高頻電力157,屬於下部電極之感應器 130之電壓從0V上升至例如500V。 於時刻T32中,控制部160是對第1高頻電源Ml, 送出控制訊號,使可輸出被調整成初期電平之第1高頻電 力1 4 7 (第1 0圖)。接受該控制訊號之第1高頻電源1 4 1 是對上部電極120輸出被調整成初期電平(例如’ 50〜 1 000W )之第1高頻電力147。於該時刻T32中,雖然在 上部電極1 20和感應器1 30之間點火電漿(預電漿),但 是因先在時刻T3 1中,於感應器1 3 0上施加有被調整成初 期電平之第2高頻電力157,故在感應器130上之晶圓W 表面上形成有離子層。因此,於該時點,電漿無接觸晶圓 W,形成於晶圓W之半導體元件等之構成要素保持良好狀 育、g 〇 自時刻T 3 3至時刻T 3 5爲止之間,控制部1 6 0是對 第1高頻電源1 4 1,送出控制訊號,使可輸出被調整成比 初期電平高之除去附著物電平之第1高頻電力(第10 圖)。接受該控制訊號之第1高頻電源1 4 1 ’是對上部電 極120輸出被調整成除去附著物電平之第1高頻電力147 -28- (25) (25)200428516 自時刻T34至時刻T35爲止之間,控制部160是對 第2高頻電源1 5 1,送出控制訊號,使可輸出被調整成比 除去附著物電平之第2高頻電力157(第10圖)。接受 該控制訊號之第2高頻電源1 5 1,是對感應器1 3 0輸出被 調整成除去附著物電平(例如1 000W )之第2高頻電力 1 5 7,屬於下部電極之感應器1 3 0之電壓則上昇至例如 2700V (第 1 1 圖)。 從時刻T3 5至時刻T3 6之間,依照控制部1 60之指 示,第1高頻電源141是停止第1高頻電力之輸出, 第2高頻電源151是停止第2高頻電力157之輸出。因此 ,屬於下部電極之感應器130之電壓暫時下降至0V。在 時刻T3 2點燈之電漿(預電漿)也在此熄燈。 於時刻T3 6中,控制部1 60再次對第2高頻電源1 5 1 ,送出控制訊號,使可輸出被調整呈初期電平之第2高頻 電力157(第10圖)。接受該控制訊號之第2高頻電源 151是對感應器130輸出被調整成(例如,200〜1000W) 之第2高頻電力157,屬於下部電極之感應器130之電壓 是從0V上升至例如5 00V (第1 1圖)。 於時刻T3 7中,控制部1 60再次對第1高頻電源1 4 1 ,送出控制訊號,使可輸出被調整呈初期電平之第2高頻 電力1 4 7 (第1 0圖)。接受該控制訊號之第1高頻電源 1 4 1是對上部電極1 2 0輸出被調整成(例如,5 0〜1 〇 〇 〇 W )之第1高頻電力147。於該時刻T37中,上部電極120 和感應器1 3 0之間,雖然點火電漿(主電漿),但是於該 -29- (26) (26)200428516 時點,在晶圓 W之表面上,形成有離子層,電漿不接觸 晶圓W,形成於晶圓W之半導體元件等之構成要素則保 持良好狀態。 於時刻T3 8中’控制部1 60是對第2高頻電源丨5 1, 送出控制訊號,使可輸出被調整成調制電平之第2高頻電 力157(第10圖)。接受該控制訊號之第2高頻電源151 ,是對感應器輸出被調整成調制電平(例如1 00 0〜2000 W )之第2高頻電力157。 於時刻T 3 9中’控制部1 6 0是對第1高頻電源1 4 1, 發送控制訊號,使可輸出被調整成調制電平之第1高頻電 力147(第10圖)。接受該控制訊號之第1高頻電源141 是對上部電極1 2 0輸出被調整成調制電平(例如,1 〇 〇 〇〜 25 00W )之第1高頻電力147 (第1 1圖)。於該時點,當 作下部電極之感應器1 3 0之電壓是到達調制電平(例如, 1 5 00V ),之後感應器130之電壓是維持至該調制電平, 使用主電漿對晶圓w實施規定之電漿處理。 以上所說明之第2實施形態所涉及之電漿處理裝置之 控制方法之特徵,是如第1 0圖及第1 1圖所示般,具備有 點火主電漿,使用該主電發對晶圓W實施規定電漿處理 之電漿處理工程(時刻T3 6以後)’和被實施於該電漿處 理工程之前,當作點火用以除去處理室1 1 0內附著物之預 電漿之電漿處理準備工程的附著物除去工程(時刻Τ3 1〜 時刻Τ 3 5 )之點。
在電漿處理工程中點火之主電漿’是用以對晶圓 W -30- (27) (27)200428516 執行規定電漿處理者,在附著物除去工程中所點火之預電 發是用以除去處理室1 1 0內之附著物者。因此,兩電獎之 物理性特性爲不同,如第1 〇圖、第n圖所示般,兩電漿 之形成條件,即是第1高頻電力147之功率電平或來自第 1高頻電源1 4 1之輸出時間,及第2高頻電力1 5 7之功率 電平或來自第2高頻電源151之輸出時間也不同。 如第Η圖所示般,附著物除去工程之規定期間(時 刻Τ3 4〜Τ35 ),是對屬於下部電極之感應器130,施加 比調制電平高之處理前電壓(超出規定電壓),形成上述 預電漿。因此,即使於感應器1 3 0之周邊部存有附著物, 在附著物除去工程中,該附著物可依據預電漿確實被除去 〇 而且,附著物除去工程,因於電漿處理工程之前被實 施,故可以自處理室1 1 0內除去附著物之狀態,對晶圓W 實施規定之電漿處理。 如上述般,若依據第2實施形態所涉及之電漿處理裝 置及該控制方法,則可取得與第1實施形態所涉及之電漿 處理裝置1 〇〇及該控制方法相同之效果。 而且,若依據第2實施形態,可取得下述之效果。於 第2實施形態中,依據各控制自第1高頻電源1 4 1所輸出 之第1高頻電力1 4 7之功率電平和該輸出時間,以及自第 2高頻電源151所輸出之第2高頻電力157之功率電平和 該輸出時間,使施加於屬於下部電極之感應器1 3 0之電壓 成爲規定期間超出規定。因此,即使爲反應性氣體之種類 -31 - (28) 200428516 、處理室1 1 〇之壓力、上部電極1 2 0和感應器1 3 0之 等,製成條件變更之時,亦可以高精度且容易調整施 感應器130之電壓的超出規定量。因此,可以更確實 發生異常放電。 但是,若於電漿處理工程前每次執行附著物除去 時,則有降低第2實施形態所涉及之電漿處理裝置之 量的可能性。針對該點若依據第2實施形態,容易選 否於電漿處理工程之前執行附著物除去工程。因僅有 要除去處理室1 1 〇內之附著物時,實施附著物除去工 故可取得高生產量。即使以規定週期實施附著物除去 亦可,即使具備檢測處理室1 1 0內是否具有附著物之 ,根據該檢測結果,實施附著物除去工程亦可。 以上,雖然參照附件圖面,針對本發明所涉及之 實施形態予以說明,但是本發明所涉及之例當然並不 於此。熟悉該項技藝者若在屬於記載於本專利申請範 範疇內,作各種變更例或修正例,針對該修變更或修 然也屬於本發明之技術範圍。 於本實施形態之說明中,雖然使用平行平板型電 理裝置當作電漿處理裝置之例,但是本發明並不限定 。例如,亦可使用正析像管螺旋波電漿處理裝置、電 合型電漿處理裝置等。 〔發明效果〕 若依據以上詳細說明之本發明,因對第2電極施 間隔 加於 防止 工程 生產 擇是 在需 程, 工程 手段 最佳 限定 圍的 正當 漿處 於此 感耦 加超 -32- (29) (29)200428516 出規定電壓,故可自處理室尤其第2電極周邊除去附著物 。若將對第2電極施加超出規定電壓之時間,設定在開始 對被處理體質型電漿處理之前,則可以防止電漿處理開始 時所發生之異常放電。再者,於電漿處理中,確保電漿之 均勻性。並且,也可實現提升電漿裝置之生產量。 【圖式簡單說明】 第1圖是表示本發明之第1實施形態所涉及之電漿處 理裝置之構成的方塊圖。 第2圖是表示同實施形態所涉及之電漿處理裝置所具 備之感應器及該周邊部之構成的剖面圖。 第3圖一般電漿處理裝置之第1高頻電力、第2高頻 電力及下部電極電壓之波形圖。 第4圖是本發明之第1實施形態所涉及之電漿處理裝 置之第1高頻電力、第2高頻電力及下部電極電壓之波形 圖。 第5圖是表示一般電漿處理裝置之阻抗整合軌跡的史 密斯圖。 第6圖是表示本發明之第1實施形態所涉及之電漿處 理裝置之阻抗整合軌跡的史密斯圖。 第7圖是表示使感應器(下部電極)之電壓不超出規 定之時,和使超出規定之時的發生異常放電之頻率的說明 圖。 第8圖是表示被施加於感應器(下部電極)之超出規 -33- (30) (30)200428516 定電壓的波形圖。 第9圖是表示異常放電之抑制效果和超出規定量之關 係圖的說明圖。 第1 〇圖是表示本發明之第2實施形態所涉及之電漿 處理裝置所具備之控制部輸出控制訊號的波形圖。 第1 1圖是同實施形態所涉及之電漿處理裝置中之第 1高頻電力、第2高頻電力及下部電極電壓的波形圖。 〔主要元件符號說明〕 100 電 漿 處 理 裝 置 110 處 理 室 120 上 部 電 極 13 0 感 應 器 14 1 第 1 高 頻 電 源 143 第 1 整 合 器 145 HPF 147 第 1 高 頻 電 力 15 1 第 2 高 頻 電 源 153 第 2 整 合 器 15 5 LPF 157 第 2 高 頻 電 力 170 靜 電 夾 具 180 聚 隹 > INN 環 182 絕 緣 環 -34- (31)200428516 C1U、C2U 可變電容器 L1L、L2L 可變電感器 W 晶圓
-35-

Claims (1)

  1. 200428516 ⑴ 拾、申請專利範圍 1. 一種電漿處理裝置,是屬於使處理室內發生電漿 而處理被處理體的電漿處理裝置,其特徵爲:具備有被配 置在上述處理室內之第1電極;在上述處理室內被配置在 與上述第1電極相向的位置上之第2電極;屬於將第1電 力供給至上述第1電極之第1電力源的第1電力系統;屬 於將第2電力供給至上述第2電極之第2電力源的第2電 力系統;和控制上述第1電力系統及上述第2電力系統的 控制部,上述控制部是對第2電極,在對上述處理室內之 被處理體開始執行電漿處理之前的規定期間,控制上述第 1電力系統和上述第2電力系統之雙方或任一方,使可施 加比在上述被處理體之電漿處理中被施加於上述第2電極 之電壓還高的處理前電壓。 2 .如專利申請範圍第1項中所記載之電漿處理裝置 ,其中,具備有使上述第1電源側之阻抗和上述第1電極 側之阻抗予以整合之第1整合器,和使上述第2電源側之 阻抗和上述第2電極側之阻抗予以整合的第2整合器,上 述控制部是依據調整上述第1整合器和上述第2整合器之 雙方或任一方之電抗,而生成被施加於上述第2電極之上 述處理前電壓。 3.如專利申請範圍第1項中所記載之電發處理裝置 ,其中,上述控制部是依據調整自上述第1電源輸出上述 第1電力的時間和上述第1電力之功率電平,及自上述第 2電源輸出之上述第2電力的時間和上述第2電力的功率 -36- (2) (2)200428516 電平,而生成被施加於上述第2電極之上述處理前電壓。 4 . 一種電漿處理裝置之控制方法,是屬於一種具備 有被配置在上述處理室內之第1電極;在上述處理室內被 配置在與上述第1電極相向的位置上之第2電極;將第1 電力供給至上述第1電極的第1電力源,和將第2電力供 給至上述第2電極的第2電力源之電漿處理裝置之控制方 法,其特徵爲:對第2電極,在對上述處理室內之被處理 體開始執行電漿處理之前的規定期間,施加比在上述被處 理體之電漿處理中施加於上述第2電極之電壓還高的處理 前電壓。 5 ·如專利申請範圍第4項中所記載之電漿處理裝置 之控制方法,其中,依據調整具備有使上述第1電源側之 阻抗和上述第1電極側之阻抗予以整合之第1整合器,和 使上述第2電源側之阻抗和上述第2電極側之阻抗予以整 合的第2整合器之雙方或任一方之電抗,而生成施加於上 述第2電極之上述處理前電壓。 6 .如專利申請範圍第4項中所記載之電漿處理裝置 之控制方法,其中,依據調整自上述第1電源輸出上述第 1電力的時間和上述第1電力之功率電平,及自上述第2 電源輸出之上述第2電力的時間和上述第2電力的功率電 平,而生成施加於上述第2電極之上述處理前電壓。 7 · —種電漿處理裝置之控制方法,是屬於一種具備 有被配置在上述處理室內之第1電極;在上述處理室內被 配置在與上述第1電極相向的位置上之第2電極;將第1 -37- (3) (3)200428516 電力供給至上述第1電極的第1電力源,和將第2電力供 給至上述第2電極的第2電力源,依據將高頻電力供給至 上述各電極,使處理室內發生電漿而實行處理被處理體之 電漿處理工程的電漿處理裝置之控制方法,其特徵爲:具 有被實施於上述電漿處理工程之前,在規定期間,根據與 上述電漿處理工程中之電漿形成條件不同之電漿形成條件 而形成電漿的電漿處理準備工程。 8 ·如專利申請範圍第7項中所記載之電漿處理裝置 之控制方法,其中,上述電漿處理準備工程,是對第2電 極在上述電漿處理工程中,於規定期間,施加比施加於上 述第2電極之電壓還高的處理前電壓。 9 ·如專利申請範圍第8項中所記載之電漿處理裝置 之控制方法,其中,依據調整自上述第1電源輸出上述第 1電力的時間和上述第1電力之功率電平,及自上述第2 電源輸出之上述第2電力的時間和上述第2電力的功率電 平,而生成施加於上述第2電極之上述處理前電壓。 -38 -
TW093113761A 2003-05-16 2004-05-14 Plasma processing apparatus and its control method TW200428516A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003138274A JP4846190B2 (ja) 2003-05-16 2003-05-16 プラズマ処理装置およびその制御方法

Publications (2)

Publication Number Publication Date
TW200428516A true TW200428516A (en) 2004-12-16
TWI372425B TWI372425B (zh) 2012-09-11

Family

ID=33410798

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093113761A TW200428516A (en) 2003-05-16 2004-05-14 Plasma processing apparatus and its control method

Country Status (5)

Country Link
US (2) US20040226815A1 (zh)
JP (1) JP4846190B2 (zh)
KR (1) KR100613195B1 (zh)
CN (1) CN1306567C (zh)
TW (1) TW200428516A (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250373B2 (en) * 2004-08-27 2007-07-31 Applied Materials, Inc. Method and apparatus for etching material layers with high uniformity of a lateral etch rate across a substrate
JP4502198B2 (ja) * 2004-10-21 2010-07-14 ルネサスエレクトロニクス株式会社 エッチング装置およびエッチング方法
US20070211402A1 (en) * 2006-03-08 2007-09-13 Tokyo Electron Limited Substrate processing apparatus, substrate attracting method, and storage medium
JP5426811B2 (ja) * 2006-11-22 2014-02-26 パール工業株式会社 高周波電源装置
US20080178803A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Plasma reactor with ion distribution uniformity controller employing plural vhf sources
US8206691B2 (en) * 2009-11-04 2012-06-26 Conopco, Inc. Sunscreen composition with fatty acid alkanolamides
JP5485950B2 (ja) * 2011-07-25 2014-05-07 東京エレクトロン株式会社 プラズマ処理装置の制御方法
CN104409309B (zh) * 2014-12-01 2016-09-21 逢甲大学 大面积等离子体处理装置与均匀等离子体生成方法
US9577516B1 (en) * 2016-02-18 2017-02-21 Advanced Energy Industries, Inc. Apparatus for controlled overshoot in a RF generator
CN108093551B (zh) * 2017-12-20 2020-03-13 西安交通大学 用于激励产生均匀放电高活性等离子体的复合电源装置
CN109814006B (zh) * 2018-12-20 2020-08-21 北京北方华创微电子装备有限公司 一种蚀刻系统放电异常检测方法和装置
KR20200087694A (ko) * 2019-01-11 2020-07-21 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
CN114459670B (zh) * 2022-04-12 2022-06-17 季华实验室 一种电容薄膜真空计

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213026A (ja) * 1984-04-09 1985-10-25 Kokusai Electric Co Ltd ドライエツチング装置
US5310453A (en) * 1992-02-13 1994-05-10 Tokyo Electron Yamanashi Limited Plasma process method using an electrostatic chuck
JPH0758028A (ja) 1993-08-16 1995-03-03 Sumitomo Metal Ind Ltd Ecr−cvd装置の試料台
US5865896A (en) * 1993-08-27 1999-02-02 Applied Materials, Inc. High density plasma CVD reactor with combined inductive and capacitive coupling
US5507874A (en) * 1994-06-03 1996-04-16 Applied Materials, Inc. Method of cleaning of an electrostatic chuck in plasma reactors
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
JPH09167755A (ja) * 1995-12-15 1997-06-24 Nec Corp プラズマ酸化膜処理装置
US5746928A (en) * 1996-06-03 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Process for cleaning an electrostatic chuck of a plasma etching apparatus
JPH1022280A (ja) * 1996-07-08 1998-01-23 Hitachi Ltd プラズマcvd装置およびそのクリーニング方法
US6010967A (en) * 1998-05-22 2000-01-04 Micron Technology, Inc. Plasma etching methods
JP2000195846A (ja) * 1998-12-25 2000-07-14 Fujitsu Ltd ドライエッチング方法およびドライエッチング装置
JP2001127055A (ja) * 1999-10-26 2001-05-11 Hitachi Kokusai Electric Inc プラズマ処理装置
JP2001230239A (ja) * 2000-02-15 2001-08-24 Tokyo Electron Ltd 処理装置及び処理方法
US6478924B1 (en) * 2000-03-07 2002-11-12 Applied Materials, Inc. Plasma chamber support having dual electrodes
JP2002043235A (ja) * 2000-07-28 2002-02-08 Tohoku Techno Arch Co Ltd プラズマ処理装置
JP2002299316A (ja) * 2001-03-29 2002-10-11 Toshiba Corp プラズマ処理方法
JP2003007674A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI372425B (zh) 2012-09-11
JP4846190B2 (ja) 2011-12-28
KR100613195B1 (ko) 2006-08-18
US20040226815A1 (en) 2004-11-18
KR20040099148A (ko) 2004-11-26
CN1551305A (zh) 2004-12-01
US8048327B2 (en) 2011-11-01
JP2004342869A (ja) 2004-12-02
US20080135519A1 (en) 2008-06-12
CN1306567C (zh) 2007-03-21

Similar Documents

Publication Publication Date Title
WO2019239872A1 (ja) 成膜装置及び成膜装置におけるクリーニング方法
TWI700018B (zh) 電源系統、電漿處理裝置及電源控制方法
US9053908B2 (en) Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
TWI576890B (zh) Power supply system, plasma processing device and plasma processing method
TWI460786B (zh) A plasma processing apparatus, a plasma processing method, and a memory medium
JP5031252B2 (ja) プラズマ処理装置
US8048327B2 (en) Plasma processing apparatus and control method thereof
CN115605973A (zh) 使用脉冲电压和射频功率的等离子体处理
US7541283B2 (en) Plasma processing method and plasma processing apparatus
JP2001271170A (ja) プラズマcvd装置とそのドライクリーニング方法
TW201324610A (zh) 電漿蝕刻方法
TWI846014B (zh) 電壓脈衝的時域多工
US20220399193A1 (en) Plasma uniformity control in pulsed dc plasma chamber
US11694876B2 (en) Apparatus and method for delivering a plurality of waveform signals during plasma processing
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR20050058464A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JPH1027780A (ja) プラズマ処理方法
TW201534762A (zh) 電漿處理方法及電漿處理裝置
TW201806024A (zh) 電漿處理裝置及電漿處理方法
US11984306B2 (en) Plasma chamber and chamber component cleaning methods
CN113192832A (zh) 基板处理方法和基板处理系统
KR20080064241A (ko) 기판 손상 검출 장치 및 방법
JP5485950B2 (ja) プラズマ処理装置の制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees