TW200421546A - Defect-free thin and planar film processing - Google Patents

Defect-free thin and planar film processing Download PDF

Info

Publication number
TW200421546A
TW200421546A TW093105358A TW93105358A TW200421546A TW 200421546 A TW200421546 A TW 200421546A TW 093105358 A TW093105358 A TW 093105358A TW 93105358 A TW93105358 A TW 93105358A TW 200421546 A TW200421546 A TW 200421546A
Authority
TW
Taiwan
Prior art keywords
conductive layer
feature
layer
copper
patent application
Prior art date
Application number
TW093105358A
Other languages
English (en)
Inventor
Cyprian Emeka Uzoh
Bulent M Basol
Original Assignee
Nutool Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nutool Inc filed Critical Nutool Inc
Publication of TW200421546A publication Critical patent/TW200421546A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

200421546 玖、發明說明： 【發明所屬之技術領域】 本發明關於半導體積體電路的製造，尤其是關於導電 層之平面沉積和拋光的方法。 【先前技術】 傳統的半導體元件一般包括半導體基板（例如矽基板） 以及多個依序形成的介電中間層（例如二氧化矽）和由導電 材料做的導電路徑或交互連結。因為銅和銅合金具有優越 的電遷移和低電阻特性，所以它們最近作為交互連結的材 料受到相當的注意。交互連結通常是藉由金屬化的過程， 將銅填入蝕刻於介電層中的特徵部分或凹穴裡而形成。銅 金屬化的方法以電鍍為較佳。在積體電路中，多層次的交 互連結網路乃相對於基板表面平面地延伸。在依序形成的 層中所形成的交互連結可以使用通孔或接點加以電連接。 在一典型的製程中，首先於半導體基板上形成絕緣層 進行排列和蝕刻過程，以於絕緣層中形成特徵部分或凹 八，例如溝槽和通孔。然後，將阻障/膠黏層和種晶層沉 積於圖案化的表面上，並且電鍍上導體（例如銅）以填滿所 有的特徵部分。然而，鍍覆過程中除了把銅填充特徵部分 ’也把多餘的銅沉積在基板的頂面上。此多餘的銅稱為「 覆蓋層」（overburden)，並且需要在後續的製程步驟中移 除。在標準的鍍覆過程中，由於電化學沉積（ECD)過程以順 $的方式蓋上晶圓上大的特徵部分，因此造成鋼覆蓋層的 200421546 表面凹凸不平。舉例而言，具有〇· 5微米深之特徵部分的 晶圓可以標準的ECD過程蓋上〇· 8微米厚的銅，以確保所 有的特徵部分（包括寬於大約5微米者）能完全、無缺陷的 填滿。那麼所得的銅表面可能在大特徵部分上具有大約 〇 · 5微米凸起的梯級形貌。傳統上，在鍵銅之後，先採用 CMP過程以全面地平面化此表面形貌，然後把銅覆蓋層的 厚度降低到阻障層表面的水平，後者稍後也會被移除，而 僅於凹穴中留下導體。CMP是昂貴且費時的過程。用於eMp 過程中的高壓也會損壞低k的介電質（其機械上較氧化矽 弱）。因此，把整合過程中的CMp步驟減到最少是所有的 1C製造者的目標。晶圓上的表面起伏也會對CMp過程造成 問題。具體而言，在大特徵部分（例如100微米寬的溝槽或 接合墊）上的大梯級（例如上述範例的0· 5微米梯級）會在 ⑽之後造成碟形下陷。因此，就成本和能製出特徵部分 的角度來看，能夠在晶圓上產出具有較少起伏表面之較薄 銅沉積物的方法是很吸引的。 々在銅電鍍的過程中’使用了特別配製的鍍覆溶液或電 解吳這些電解質通常包括水、酉曼（例如硫酸）、銅的離子 、氣化物離子以及影響沉積材料的性質和鍍覆行為的 特定添加物。典型的電鑛溶液包含三種有售之添加物如加 速劑、抑制劑和齊平劑中的至少兩種，應該注意到這些添 加物有時以不同的名字稱呼。舉例來說，文獻中加速劑也 可，為亮光劑，而抑制劑也可稱為載劑。雖然牽涉的機制 細節可能未被完全理艇^ 疋王理解或同意，但是在此領域中，這些添 200421546 加物在電解質中的功能和氣化物離子的角色係廣為人知的 (參見例子Z· W. Sun和G· Dixi t的「無孔洞銅沉積的最佳 化溶液浸泡控制」（〇1)1：][1^26(1^1:11(：〇111：1'〇1£〇1^7(^(1-Free Copper Deposition) ^ Solid State Technology , 2001年11月，第97頁）。 電沉積過程需要把基板上所有的特徵部分（不論大小） 填滿。圖1A示意地顯示範例性晶圓表面的截面圖，其具 有高深寬比的通孔10、中深寬比的溝槽u = ，12;它們被阻障/種晶層13覆蓋，其係顯示成= 間化圖式。通孔、溝槽和墊通f被稱為凹穴。如此領域所 為人熟知的，深寬比是特徵部分之深冑d對其較小的橫向 尺了或寬度w的比例。在我們的例子中，深度d的範圍可 以疋〇. 1微米到2. 0微米的範圍，雖然也可以於某些用途 ’例如封裝時使用更深的特徵部分。通孔1〇 @寬产可以 :::米’而其深寬比(d/w)可以是H。的範圍。“ n 的冰寬比可以為〇. Η，而墊12的深寬比可以小於〇卜 :?:::5微米的特徵部分深度而言，通孔可以是 微政寬卡寬，溝槽U可以是2微米寬，而塾12可以是2〇 ::顯示圖1A的基板在以先前技藝之方法進行銅 積之後的情形。實線15指出採用 =劑物質的兩種添加物)之典型ECD過套二:= 寬比的Ϊ貌。為人熟知的是這些添加物有助於用銅將高 、、孔10自底部往上填滿。然而，隨著特徵部分 200421546 /木寬比爻侍愈來愈小’自底部往上填滿的機制就變得愈來 愈無並且沉積就變得愈來愈順形。在圖1B中顯示的 結果是在中等尺寸特徵部分或溝槽u上的小梯級^以及 在特徵邛刀或墊12上的大梯級D2。應該注意到在不同 :寺徵邛刀上的這些梯級大小最多與特徵部分深度d 一，大。顯示於通孔1G之密集陣列上的滿溢G(〇verfiii) ，是典型由此範例所述含兩種成分的添加物套裝之電解質 所沉積的銅膜中觀察到的。如在圖1B中可以看到的，銅 '、表面幵/貌起伏很大，這些都是對前述之⑽步驟的挑 戰。 月J技β的方法已經提供幾種發展，以改善圖1B之實 線15所示的銅表面形貌。為了減低或消除滿溢0,將第三 齊平劑)加入電解質配方裡。藉由仔細控制添加物 農度，銅的輪廓可於密集陣列的通1 10上變得平坦， ^圖^中虛線16所示。美國專利第6,346,479 B1號描述 #法，其中是以非順形的電鍍過程來沉積銅，以填 份的特徵部分。然後進行第二電錢過程，以順形地 口或特徵部分之剩餘未填滿的部分。此種做法 了以在小特徵部分的密㈣列⑷如我_ 以及可能在中型特徵邱八〇丨， ^ 產生如如我㈣子㈣槽⑴上分別 u…號所揭::Γ輪雷廊、然而如美國專利第 、第一電鍍過程順形地沉積銅於 除大特徵部分（例如圖1β我們例子的 )上的大梯級1美國專利第6 35G，364 B1號描述一 10 200421546 種電鑛銅於溝槽的方法’其中第一銅沉積步驟具有第一種. 亮光劑對齊平劑濃度的比例，而第二銅沉積步驟具有第二 種亮光劑對齊平劑濃度的比例，㈣二比例係小於第—比 例。其聲稱可以此方式降低圖1B的梯級D〆如此領域所 熟知的，銅電鍍添加物對於具有極小深寬比的極大特徵部 分（例如圖1B的墊12)無法發揮作用。因此，預期梯級心 不會因此種做法而被大大降低或消除。祇有當覆蓋一層厚 度接近晶圓上最大特徵部分之一半寬度的極厚銅層時，~ 才會被降低和消除（參見1993年1〇月26日公告的美國專 _ 利第5, 256, 565號）。然而，考慮到許多交互連結的設計牵 涉到遠大於10微米的特徵部分尺寸，所以前述方法並不 實用。 如前述回顧所示，部分主要用於在已排列的晶圓表面 上得到較平坦之銅表面的先前技藝，可以應用於具有大或 中專 >未寬比特徵部分的晶圓。然而，許多IC交互連结的 設計在一既定晶圓表面上可包括各種深寬比變化極大的特 徵部分。尤其在多層次交互連結的結構中，承載高電流的 _ 線路寬度會增加，而其深寬比在越高的佈線層次中則會越 少。因此，需要一種能夠降低或消除深寬比差距範圍大的 特徵部分上之銅表面形貌起伏的做法。 一種能降低或完全消除所有大小的特徵部分上之銅表 面形貌起伏的技術是電化學機械處理（electr〇chemieal
mechanical processing，ECMPR)。此技術能夠消除圖 1B 範例所示的梯級D!、D2和滿溢〇，以及於工件表面上提供 11 200421546 平坦之導電材料薄層，或者甚至提供沒有或極少多餘導電 材料的工件表面。以此方式，CMP過程可以減到最少，或 者甚至不用。電化學機械處理（ECMPR) —詞包括電化學機械 /儿積（electrochemical mechanical deposition，ECMD)以 及電化學機械餘刻（electrochemical mechanical etching ’ ecme)，後者也稱為電化學機械拋光（electr〇chemical
mechanical polishing，ECMP)。應該注意一般而言 ECMD 和ECME過程都被指為電化學機械處理（ECMPR)，因為兩者 都牵涉在工件表面上的電化學過程以及機械作用。得自 ECMPR的範例性平坦銅表面輪廓在圖1B中顯示成平坦的虛 線18。 各種ECMPR做法和裝置的描述可見於以下專利、公開 的申請案和審查中的申請案，其皆由本發明的受讓人所擁 有：標題為「電化學機械沉積的方法和裝置」（Meth〇d and Apparatus for Electrochemical Mechanical
Deposit ion)的美國專利第 6, 126, 992 號、2001 年 12 月 18 曰申請之標題為「使用外在影響而在工件之頂面和凹穴面 上沉積的添加物之間產生差異的鍍覆方法和裝置」 (Plating Method and Apparatus that Creates a Differential between Additive Disposed on a Top Surface and a Cavity Surface of a Workpiece Using an External Influence)的美國專利申請案第 〇9/74〇 7〇1 號（其於2002年2月21曰公開為美國專利申請案第 20020020628號）、2001年9月20日申請之標題為「控制 12 200421546 工件預定部位上沉積的鍍覆方法和裝置」（Plating Method and Apparatus for Control ling Deposition on Predetermined Portions of a Workpiece)的美國專利中 請案第09/961，193號、2001年9月20日申請之標題為r 遮罩片設計」（Mask Plate Design)的美國專利申請案第 09/960,236號、2002年5月23日申請之標題為r低力之 電化學機械處理的方法和裝置」（L〇w F〇rce Electrochemical Mechanical Processing Method and Apparatus)的美國專利申請案第i〇/i55, 828號。這些方法 可以平坦地把金屬沉積於工件上的凹穴區域之中和之上。 【發明内容】 本發明關於一種使用ECD和ECMPR技術在工件表面上 形成接近平坦或平坦之導電材料層（例如銅）的製程。該製 程最好使用至少兩種分開的鍍覆溶液化學配方，以於表面 具有特徵部分或凹穴的半導體基板上形成接近平坦或平坦
的銅層。 就一方面而言，本發明提供一種在最表面上有第一和 第一凹穴的半導體晶圓上形成導電結構的製程。晶圓的第 一凹穴寬度比第二凹穴窄。 该製程包括採用電化學沉積過程來沉積第一導電層的 步驟。沉積過程使用具有第—添加組成物的第―:物 液。導電層完全填滿凹&，同時在第一凹穴上 面以及在第二凹穴上形成非平坦表面。 成千土-表 13 200421546 該製程進一步包括在第一導電層上沉積第二導電層的 步驟，以於第一和第二凹穴上形成平坦的導電層。平坦的 導電層包括第一和第二導電&’並且第二導電層乃使用具 有第二添加組成物的第二電解質溶液而以電化學機械沉積 過程來沉積。 【實施方式】 、、本發明上述和其他的特色和優點將於接下來的詳細敛 述進步1¾述，參照本發明之非限制性的範例性具體實施 例的圖式’其中各視圖中類似的參考數字代表了本發明相 似的部分。 發月的耘序係關於一種使用ECMpR技術（例如 在工件表面上形成接近平坦或平坦之導電材料層（例如銅） 的=法。本發明的製程最好使用至少兩種分開的鍵覆溶液 :配方以於表面上具有特徵部分或凹穴的半導體基板 、形成接近平坦或平坦的銅層。本發明獨特之處在於其可 以應用於具有多種不同形狀和尺寸的特徵部分或凹穴^基 反。舉例而言，基板可以具有高深寬比的細小特徵部分， =:微米《寸的通孔或溝槽，也可以具有極低深寬比的 " 例如大於10微米寬的溝槽和尺寸大於20微米 :墊或槽道。在此範例性晶圓上甚至可以有大⑨500微米 、=徵^分。在本發明的第一階段係進行一最佳化的鍵覆 、° 、，、便無缺陷地填充小特徵部分。在此階段，鍍覆是 非敬觸模式來進行，晶圓表面上並無機械掃除。無碰觸 200421546 的過程使用具有第一添加劑成份的第一鍍覆溶液，該第一 添加劑成份係最佳化以得到最好的間隙填充表現。此成份 可以包含加速劑和抑制劑以及選擇性地包含齊平劑。在此 階段，中小型尺寸的特徵部分被銅填滿，而較大尺寸的特 啟部分則部分或完全呈順形地被銅層覆蓋。得自本發明第 一階段的銅層輪廓範例則顯示於圖2的輪廓3()。應該注音 到所有細小特徵部分都填滿了銅。在中等尺寸的特徵❹ 上有小的梯級，並且在大的特徵部分上有大的梯級。本發 明的第-階段可以持續直到最大特徵部分上的銅平面變成 大致等於絕緣層頂面的高度為止。在此情況下，雖缺可以 純較小的梯級，但是A特徵部分上的梯級仍大致維持不 變。 本發明的第二階段使用ECMPR碰觸過程，通常至少包 括ECMD過程，而此碰觸過程使用具有第二添加劑成份的第 m夜，^二添加劑成份係特別最佳化以用於此平 坦沉積或平面化步驟。舉例來說，此第二成份可以祇包含 可用於第-階段之三種添加物中的一或兩種。依據碰觸步 安:的持續時間而疋’可以得到大致平坦（輪m所示）或絕 平t (輪廓32所不）的鋼輪廓。表面會隨著碰觸步驟持續 的時間1加而變得愈來愈平坦。無論何種情況，相較於圖 B之先則技藝表面的大起伏，圖2輪廓寺口 π所示的被 降低和較平相的形餘合 的办貌會增加CMP過程的效率，並且減少 ⑽相關的缺陷(例如碟形下陷和侵蝕)。 圖3顯示可以用私參 用於實她本發明的範例性ECMPR系統 15 200421546 100。ECMPR糸統包括：影響工件表面的裝置（workpiece -surface-influencing device，WSID)102(例如遮罩、襯墊 或掃除器）、保持工件106(例如晶圓）的承載頭1 〇4，和電 極108。晶圓可以是要使用ECMD過程鍍上銅的矽晶圓。 WSID 102係於ECMD的至少部分期間，用於當晶圓106正 面110與WSID 102頂面112之間有實體接觸和相對運動時 。在ECMD期間，WSID 102的頂面112掃過晶圓106的表 面11 0，同時在電極108和晶圓表面之間建立電位。另外 在某些情況下，電位乃恰在WSID 102的表面112掃過晶圓 的表面110之後才建立。換言之，電位的建立和WSID 102 掃過基板表面未必一定要如上述應用所詳述的同時或持續 地進行。WSID 102的槽道114允許處理溶液116(例如鍍銅 電解質）流到晶圓106的表面110。 圖4A顯示使用第一電鍍溶液12〇將晶圓1〇6的正面 11 〇電鍍的情形。該表面1丨0可以包括小型特徵部分i 22、 中型特徵部分124和大型特徵部分丨26。小型特徵部分J 22 的見度可以小於一微米，而中型特徵部分124的寬度範圍 可以在1到5微米。大型特徵部分126的寬度可以大於i 〇 微米。特徵部分122、124和126乃形成於半導體晶圓1〇6 上的絕緣層128。一層例如Ta、TaN或其複合物Ta/ Τ&Ν 的阻障層13〇則覆蓋著這些特徵部分的裡面和絕緣層1 的頂面132。頂面132也稱為「場域」（field regi〇n)。 一例如薄銅層的種晶層（未顯示）覆蓋於阻障層13〇上。在 此過私中，晶圓106被置離WSID 1〇2(無碰觸的電鍍），並 200421546 且第一電鍍溶液120流過WSID 102以於晶圓l〇6旋轉和橫 · 向移動時濕潤晶圓106的正面110。將電位施加於晶圓1〇6 牙電極1 〇 8之間後（也就是陽極，顯示於圖2 )，則形成了 第銅層134a。第一銅層134a自底部往上填充中小型特 倣部分122、124，但是由於大型特徵部分126很寬，所以 第一鋼層134a順形地覆蓋大型特徵部分126。 在此製程的第一階段，WSID 102的作用是塑形板。 WSID 102的槽道114不僅允許處理溶液116流到晶圓1〇6 的表面110，而且將鍍覆電流密度加以塑形，因此也對所 _ 得沉積銅層的厚度輪廓加以塑形，這是很重要的。開口的 分布、形狀和尺寸可以在WSID 102上帶來低、中和高沉積 率的區域。藉由在此過程中於這些區域上移動晶圓1〇6， 可仔到所需的厚度輪廓，例如均勻的厚度輪廓。一種控制 厚度輪廓的範例性製程於2001年1月17日申請之標題為 「電沉積均勻膜於基板上的方法和裝置」（Meth〇d and
Apparatus for Electrodeposition of Uniform Film on Substrate)的美國專利申請案第〇9/76〇,757號中揭示，其籲 由本發明的受讓人所共同擁有。如需要而有其他裝置可供 製造均勻的沉積物，此鍍覆步驟可以不用WSID來進行。 在此具體實施例中，第一電鍍溶液12〇可以包括至少 兩種添加物，以增進自底部往上對小特徵部分122的填充 ，而無任何空洞、縫隙和其他缺陷。舉例來說，包含 0.8〜2毫升/升之Cubath® ViaF_TM加速劑（可得自康乃 迪克州West Haven的Enthone-0MP)以及6〜12毫升/升之 17 200421546
Cubath⑧ViaFormn抑制劑（可得自同一公司）的高酸性鍍覆· 電解質，可以用於包含硫酸、硫酸銅、水和氣化物離子的 基本鍍覆浸泡液成份中。低酸性的鍍覆成份可能需要濃度 相當不同的加速劑和抑制劑（對於Enth〇ne低酸性成份而言 ，例如大約4〜8毫升/升的加速劑濃度以及2〜4毫升/升 的抑制劑濃度）。在此過程中，加速劑允許銅自底部往上 增長以將小特徵部分122快速地填充。吸附在小特徵部分 122開口頂端的抑制劑分子則會減緩當中的銅增長，因而 避免這些通道過早關閉或形成空洞。除了加速劑和抑制劑 # 物質以外，也可以在配方中添加齊平劑，以降低或消除本 案之前所討論的滿溢現象。齊平劑偏好吸附在鍍覆表面的 高電流密度區域上，其有助於降低此電流密度，因此有助 於降低可能產生的凸起。在上述範例性的高酸性化學成分 中’除了加速劑和抑制劑物質以外可以使用〇 · 5〜2毫升/ 升濃度的齊平劑以達到這種目的。一種以Cubath⑧
Vi aForm背平劑為品牌來銷售的範例性齊平劑可得自 Enthone-0ΜΙ® 。 參 如圖4B所示，一旦完成了以第一鍍覆溶液ι2〇進行的 無碰觸鍍覆，使用第二鍍覆溶液136的ECMD碰觸鍍覆階段 則形成了第二層134b，其以非順形的方式覆蓋第一銅層 134a，沉積到凹穴的材料較多，而沉積到WSID掃過的表面 區域的材料則較少。在此碰觸鍍覆的過程中，隨著第二鍍 覆溶液136傳送到第一銅層i34a上，WSID碰觸且機械地 掃過第一層134a位於場域132的部分及小型和中型特徵部 18 200421546 分122、124上的部分。結合了第二鍍覆溶液136的化學作 用，WSID 102的掃除動作減緩了銅層134b在場域132和 已填滿的小型特徵部分122上的增長，並且加速銅層134b 在大特徵部分126裡的增長，從而將整個銅沉積物平面化 。應該注意當平面化達到足夠簡化沉積過程後的覆蓋層移 除過程（例如CMP過程）的程度時，本製程的碰觸鍍覆階段 可以在達到完全平面化之前終止平面化。在此具體實施例 中，第二鍍覆溶液136的添加成分係為此碰觸鍍覆步驟而 最佳化。舉例而言，第二鍍覆溶液136可以不含任何齊平 劑。此外，第二電解質中之加速劑對抑制劑的比例可以高 於第一電解質中的比例。參照上述範例性的高酸性電解質 ，第二電解質中的加速劑濃度範圍可以在2〜1()毫升/升， 而抑制劑濃度可以在2〜8毫升/升。可以這樣實行是因為 晶圓106上所有的小特徵部分已經由第一鍍覆步驟所填滿 ，因此使用這些新的添加物濃度不會造成在此種特徵部分 中形成空洞的危險，然而若使用於第一階段過程中則可能 仏成未旎最佳填滿小特徵部分。第二電解質甚至可以包含 為加速劑的單一種添加物。本案發明人觀察到雖然僅包含 抑制劑或加速劑的單一添加物浸泡液可用於ECMD過程中的 平面化，但是僅包含加速劑的浸泡液進行平面化會比僅包 含抑制劑的浸泡液平面化較有效率。圖5A顯示晶圓上5微 米寬之溝槽的聚焦離子束（f 〇cused i〇n beam，fib)影像， 用ECMD裝置和硫酸銅電解質將該晶圓以銅覆蓋，該硫酸銅 電解質包括Enthone ViaForm高酸性VMS溶液和8毫升/ 200421546 扑的Cubath® ViaF〇〇iTM齊平劑。此過程中，於直徑2〇〇毫 氺的基板和銅陽極之間通過4安培-分鐘的電荷，並且 WSID與每分鐘旋轉50圈的晶圓接觸。從圖5A影像可以看 出，沉積到特徵部分裡的銅比沉積到基板頂面上的多，顯 禾有部分的平面化。圖5B顯示取自相似晶圓之同一位置 的FIB截面圖，該晶圓經過類似的處理，但是這次是在另 〆種包含Enthone ViaForm高酸性VMS溶液和2·2毫升/ 升的Cubath⑧ViaFormTM加速劑的硫酸銅電解質中處理。很 清楚的是這次銅沉積到特徵部分裡的速率比前者圖5a高 ，此顯示有更好的平面化。在圖5B中，5微米溝槽裡的銅 膜是完全平坦的。此範例示範了溶液化學成分可以為使基 板在本發明的碰觸鍍覆階段有最好的平面化而最佳化。 本發明允許本製程第一階段的化學最佳化與第二階段 的化學最佳化分開進行。這一點很重要，因為即使如上面 專利和專利申請案所述之ECMpR的第一和第二階段都可以 使用相同的化學成分，但是如下將會進一步描述，能夠將 兩階段的化學成分彼此獨立地最佳化則是吸引且有利的。 用於本製程第一階段之添加物的濃度和種類可以依照 η、、加物的本性、小特徵部分的性質、阻障/種晶層的性質 專而、4化。舉例來說’某些包含硫的加速劑物質會與弱的 種晶層反應。如果種晶層在某一晶圓的通孔側壁上非常薄 ’則可能必須降低於該製程第一階段用來覆蓋該晶圓的電 解質中之加速劑對抑制劑的比例。對於其他具有不同類型 之種晶層的晶圓而言，可能必須進一步調整添加物的相對 200421546 、獲得最好的間隙填充表現。如果小特徵部分之密 、、丨上的滿溢造成問題，則配方中除了加速劑和抑制劑 以外，可能必須再包括齊平劑。 與為了在第一階段有最好之間隙填充所調整的電解質化 子成刀’對於程序中進行平面化的第二階段而言未必是最 好二舉例來說，已知齊平劑會被吸引到晶圓表面上高電 “度的區域。然而，已知ECMD過程是藉由增加基板表面 j凹八裡（相較於WSID所掃過的晶圓頂面而言）的沉積電流 岔度而加速此種凹穴裡的增長。因此，用於製程第二階 _ 段之電解質中的齊平劑可能會降低平面化的效率。這就是 個例子，其說明存在於處理電解質中的某一添加物（例 如齊平劑）可能有利於製程的第一階段（無碰觸步驟），然而 它的存在於第二階段（碰觸鍍覆步驟）可能不是必要的或想 要的。類似地，製程的第二階段可能需要高於第一階段之 加速劑對抑制劑的比例，如之前所述。圖5β的實驗顯示 衹包含加速劑物質的電解質可以成功地用於製程的第二階 段，但可能無法成功地用於第一階段。第二過程步驟祇用 _ 一種添加物可以減少添加物的總消耗、簡化添加物的測量 和標準對照系統、降低成本、改進平面化的效率並且增加 生產i。沉積膜的雜質總含量也可以藉此方式降低。 根據本發明的原則，製程的第一和第二階段可以在同 一個處理模組或者在多個處理模組中進行。如果使用同一 處理模組來進行兩個階段，則第一和第二階段乃依序地進 行，並且於第一階段使用第一溶液和於第二階段使用第二 21 200421546 如上面所完整的敘述，第一溶液化學成分包 自底部往上填充晶圓特徵部分的添加物： 化學成分祇包括可用於笛b 弟一浴液 種，並且特別唆過= 種添加物中的-或兩 最佳化，以獲得平面銅層。如果有多個 =第：。則第一階段可以以第-溶液化學成分在第-個 =二處理模組中進行，而第二階段可以第二溶液化學 刀/ 一個或第二組處理模組中進行。經過兩個階段沉 積之後將明圓清洗並使用CMP或其他（例如電抛光）移除
方法把平面或接近平面的鋼覆蓋層移除。銅覆蓋層可以在 退火步驟之前或之後移除。
—應該注意在本製程的第二階段之後，可選擇性地使用 第三甚至第四步驟，以減少銅覆蓋層的厚度。在本製程的 =二階段之後，可以進行鋼的移除過程做為本製程的第三 ρ白敔，其係採用電化學蝕刻或拋光階段或ecme階段。移除 過程也可以依序使用兩個步驟來進行而成為第三和第四階 段，例如無碰觸的電蝕刻步驟接著是碰觸的ecme，或者碰 觸的ECME接著是無碰觸的電蝕刻。薄而平面的沉積物可以 下述方式獲得：先於第一和第二階段使用ECMD技術來沉積 平面層，然後在同一電解質中或一電蝕刻溶液中藉由逆轉 施加電壓而電蝕刻或電拋光此平面臈。沉積物的厚度也可 以此做法平面地降低。事實上，可以持續蝕刻直到場域上 的金屬都被移除為止。這些技術可以接著第二階段之後進 行，並且可以使用第二溶液作為電蝕刻溶液，同時逆轉施 加電壓的極性，而使工件表面比電極更具陽極性。另外， 22 200421546 τ以在本製程的第三和第四階段使用包括電蝕刻溶液的第 二，，來取代第二溶液，例如無碰觸的電韻刻（第三階段） #疋碰觸的ECME(第四階段）。這樣例如碰觸之ECME處 P白丰又的第四階段可以使用第四溶液來進行。 圖6舉例說明使用多個模組A、B、C* d的系統15〇 :在此範例性組態中，模組八和B可以是用卜處理溶液 來進行第-階段處理的ECD或獅。第二階段處理可以在 "、、、.進行其亦可以是ECMD模組並使用第二處理溶液。 模組D可以是進行上述的第三階段（例如使用第二或第三 處理，谷液的無碰觸電蝕刻或ECME)的ECME模組，或者進行 第四電蝕刻階段（例如碰觸的ECME)，其使用第三或第四階 段所用的處理溶液，例如電蝕刻溶液。另外可以選擇的是 模組A、B、C和D為執行處理第一和第二階段的EC])和 ECMD模組，其使用上面解釋之兩種不同的溶液。不同模組 的數目將會依據第-和第二階段處理的產出量而定。可以 使用機器人於不同模組之間傳輸晶圓。圖7舉例說明一較 佳的系統200，其使用單一處理模組的方式而應用於兩個 步驟的處理。 如圖7所不’系統200包括第一處理模組（first process module，PM1) 2〇2 和第一處理溶液模組（first process solution module，PSM1) 204。PM1 包括處理容器 206以承裝處理溶液和電極（陽極）2〇8。處理容器2〇6的容 積可以小於二升，最好小於一公升。處理容器206的上開 口 210則包含了 WSID 212。在ffSID 212之上，要以本發 23 200421546 明方法來處理的晶圓214是由晶圓承載器217所保持。-PSM1包括處理溶液供應單元216、第一閥218、第二閥22〇 以及排放設備222。供應單元216經由第一閥218供應新 鮮的處理溶液至處理容器206。來自處理容器206之用過 的溶液則經由第二閥220回送至供應單元216或至排放設 備222。 。又 參見圖7,處理溶液供應單元216包括儲存第一階段 處理用之第一溶液的第一槽224，以及包括儲存第二階段 處理用之第二溶液的第二槽226。有關第一溶液、第二溶 _ 液、第一階段和第二階段已在之前描述。當用過的溶液由 供應單元216接收時，會檢查並補充其添加物和鍍覆溶液 的化學成分，如此槽224、226總是保持有正確化學成分的 處理溶液。供應單元216也包括清洗槽228以儲存去離子 (DI)水。DI水是於每個處理階段開始之前用來清洗處理容 器206。])1水可以直接來自di管線而非來自槽228。槽 224、226和228經由供應管線224,、226,和228,而連到閥 218。閥218則經由管線230連到處理容器206。此外，用 _ 過的溶液（第一、第二和清洗溶液）則經由管線232帶到閥 220。從閥220，第一溶液經由管線236帶到第一槽224， 而第二溶液經由管線234帶到第二槽226。來自閥220的 清洗溶液則導向排放設備222。 在範例性的製程的第一階段中，來自PSM1之第一槽 2 2 4的第一處理溶液經由閥218傳送到PM 1的處理容器2 〇 6 ’並且經由管線236循環返回。晶圓214處理過以後，閥 24 200421546
川轉到IM供應，並且將來自清洗槽⑽㈣水經由閥 218傳送至處理容器206,以清洗處理容器2〇6中殘留的第 一溶液。在清洗期間，目218可以間歇性地_，並且打 開閥220以將用過的清洗溶液導向排放設帛如。清洗之 後，進行類似第-階段的第二階段處理，但是使用來自第 二槽226的新鮮的第二溶液，並且把用過的第二溶液送回 弟二槽226以供補足和儲存。經第二階段處理之後，再次 清洗處理容器206,以便讓τ_個晶圓以本發明的方法來 處理:應該注意到有許多方式可以把各種不同的溶液供給 處理模組。在此所舉的範例祇是眾多可能中的一種。如果 用於此範例中的兩種溶液彼此相容，則介於其中的清洗步 驟可以略過，並且可以允許溶液之間少量的交互混合。 圖8A〜8C顯示本發明的第二具體實施例。在第二具體 貫施例的第一階段中，所有的特徵部分都被銅填充，直到 最大=部分裡的銅平面至少達到絕緣層頂面的高度為止 “ 卩白#又田中，疋以不在晶圓表面上機械掃除的無碰觸 (電與化予/儿積或ECD)模式來進行鍵覆。此階段可以使用電 、于儿積系統和處理來進行。然而也可以使用利用無碰觸 過=的ECMPR系統。此過程使用具有第_添加化學成分的 又覆/合液，其係最佳化以便有最好的間隙填充表現和 吳的銅。此化學成分可以包含加速劑、抑制劑，以 可選擇丨生地包含齊平劑。以此方式進行最佳化的鍍覆過 程以將小特徵部分和大特徵部分都完好地填充，如此小、 *大特徵邛分都可以完全被良好品質的銅填充達到至
25 200421546 緣曰頂面的间度。圖8A顯示了得自本發明第一階段 的銅層輪廓範例。應該注意到所有的特徵部分都被銅填充 中3L特徵σρ分上會有小梯級，而大特徵部分上則有較 =的梯級。這些梯級會在接τ來的平面化步驟中藉由沉積 平面犧牲層而消除。 總、t方法的第一階段是平面化階段，其使用ECMPR的碰 (通常包括獅過程）’配以具有第二添加化學成分 的第一錢覆溶液（JL择姓％丨县a η 八’、、另i最佳化以用於此平面沉積或 面化步驟）。此且體會始
八體實細例的第二階段可以在進行第一階 同處理模組或者在不同的處理模組令進行。如果 =一 EGMPR系統中進行，則第―鑛覆彡容液可 =。此外，本方法的第二階段可以在不覆 糸統中使用第二溶液進行。 味Ύ μ 仃以此娅觸的過程，沉積的銅填 滿了在第-階段形成於銅層上的梯級，並且形成了、 =第—階段所沉積的銅已經填充了特徵部分，第二； 丰又所/儿積的銅是用以在表 形成千面銅層，也就是要平
面化日日圓表面。用於此平面化 包含可田#哲 |自扠的第一化學成分可以衹 二化-/段之三種添加物中的—或兩種。得自第 :化予成分的銅品質可能不像使用三種成 分的那麼好。這是可以接受 化予成 曰破犧牲並且稍後將會移除。 旬 應該注意到在本發明製程的第一和第二階 一選擇性退火步驟。換言之，由於 "有 膝如士 ； 步驟以良好品質的 銅將所有的特徵部分填充，目8Α 質的 付則的膜可以在繼 26 200421546 、、’貝第一步驟之前退火以增長和穩定此膜的晶粒結構，以獲 _ 得平坦層。 根據第二步驟的結果和持續的時間，可以獲得大致上 疋平坦的銅輪廓。如之前具體實施例所描述的，隨著觸碰 步驟的時間增加，表面就會愈來愈平坦。 + ^本製程第二階段所提供之較平坦的表面起伏增加了接 著第二階段或材料移除階段（例如使用電拋光或電蝕刻階 段）的效率。電拋光或電蝕刻可以藉由逆轉基板和電極之 間的極性於同一 ECMPR系統中進行。之前平面化階段所用 _ 的第二溶液在逆轉極性條件下也可以用作钱刻溶液。然而 "第一 /合液也可以用特別調配的蝕刻溶液所取代，以進行 電抛光的過程。另外可以在使用一钱刻溶液之另一電抛光 杈組中進仃電拋光過程。此種另外的電拋光系統可以是電 1匕學機械餘刻或抛光模組，或者是不會在電拋光過程中在 曰曰圓表面上引起機械作用的電化學拋光模組。應該注意到 ’在本案中電化學餘刻或電化學拋光是指同一種以電化學 方式移除材料的處理。類似地，電化學機械蝕刻(阢肫)和_ 電化學機械拋光（ECMP)S的是同一組方法。 田應用於鍍覆的基板時，電拋光過程可以將使用第二 、之平面化步驟所沉積的銅層整個移除，同時將使 用第化學成分之ECD步驟所沉積的銅層部分地移除。以 第化予成为所沉積之銅層的部分移除部分是在特徵部分 之外的銅部分。雖然在此具體實施例中，本方法第二階段 之後的步驟疋電拋光過程，但是也可以使用⑽過程以移 27 200421546 示平面層’並且這也是在本發明的範圍内。如在此所使用 的，特徵部分包括了凹穴、通孔、溝槽和墊。 現在參見圖8A ’晶圓306的正面310係使用第一電鍍 /合液320加以電鍍。正面31〇包括小型特徵部分322、中 里特徵部》324牙口大特徵部& 326。如同之前的具體實施 例，小型特徵部分322的寬度可以小於一微米，而中型特 徵部分324的寬度範圍可以在i到5微米。大特徵部分 326的寬度可以大於1〇微米。特徵部分322、和犯6 乃形成於半導體晶圓306上的絕緣層328。可以使用阻障 層330覆蓋著這些特徵部分的裡面和絕緣層328的頂面 332或場域。然而，要了解到在某些技術中並未使用阻障 層j而此種技術也是在本發明的範圍内。傳統上，可以將 種晶層（未顯示）如薄銅層覆蓋在阻障層33〇上。在此過程 中，如果其係於ECMPR模組中進行，則晶圓3〇6被置離 WSID(無碰觸的電鑛），並且第一電鑛溶液32〇在晶圓綱 旋轉和橫向移動時流過WSID以濕潤晶圓3〇6的正面31〇。 或者’如果㈣程係於㈣㈣中進行，則第—電鑛溶液 320直接流向正面31〇。在晶圓·和電極（也就是陽極， 顯示於圖2)之間施加電位後，則形成了第一銅層咖或 主要㈣。參見圖8A ’與之前具體實施例有所不同，亦即 主要銅層334a填滿了小、中和大型特徵部分，也就是說， 即使大㈣徵部分也被銅填充至少達到絕緣層挪頂面 332的高度。在之前的且和眘 八體實轭例中，第一銅層雖然從底 .P彺上填滿了中小型特徵部分，但卻順形地覆蓋大特徵部 28 200421546 分而未必將其完全填滿特徵部分。 · 在此具體實施例中，第一電鍍溶液32〇可以包括至少 兩種添加物以增進所有尺寸特徵部分的填充，而無任何空 洞、縫隙和其他缺陷。溶液320的化學成分在小或中型特 徵部分322和324上形成了平坦的膜。當平坦膜的厚度t 大於近乎大特徵部分326的深度d時，則終止鍍覆過程的 第一階段。這種t - d的情況顯示大特徵部分326裡的銅層 厚度也是約大於d，因此大特徵部分326乃完全被銅填充 。主要銅層334a是良好品質的銅，其經過退火和其他沉積 _ 後的程序之後會提供良好的壓力遷移和電遷移性質。舉例 來說，包含1.5毫升/升之Cubath® ViaFormTM加速劑、8 毫升/升之Cubath® ViaFormTM抑制劑和2毫升/升之 Cubath⑧ViaFormTM齊平劑（皆可得自康乃迪克州West Haven的Enthone-0ΜΙ®)的高酸性鑛覆電解質，可以用於包 含硫酸、硫酸銅、水和氣化物離子的第一溶液化學成分中 。在此過程中，加速劑允許銅自底部往上增長並快速填充 小特徵部分322。吸附在小特徵部分322開口頂端的抑制 _ 劑分子則會減緩當中的銅增長，因而同時避免這些通道過 早關閉和形成空洞。齊平劑降低或消除了滿溢現象，該齊 平劑較佳是吸附在鍍覆表面的高電流密度區域上，有助於 降低此電流密度，因此有助於使可能產生的凸起或凸塊降 到最小。應該注意到在此過程也可以用不含齊平劑的兩種 成分化學配方於，祇要在中小型特徵部分322、324上得到 接近均勻厚度的銅，而無多餘的凸塊或滿溢即可。 29 200421546 如圖8B所示，當以第一鍍覆溶液320所進行的鍍覆完 成後，使用第二鍍覆溶液336的ECMD碰觸鍍覆階段則形成 了第二層334b或犧牲銅層，其通過沉積較多的材料到中型
和大特徵部分上的梯級或凹穴裡，和沉積較少的材料到 WSID102掃過的表面區域332上，達到以平面的方式覆蓋 著主要銅層334a。在此使用碰觸鍍覆過程的平面化階段中 ，Ik著第一鍍覆溶液336被傳送到主要銅層334e上，WSID 102碰觸且機械地掃過第一層334a位於場域3犯及小和中 型特徵部分322、324的部分。結合了第二鍍覆溶液336的 化學作用，WSID 102的掃除動作減緩了銅層334b在場域 332上和在小特徵部分322上的增長（小特徵部分322已經 是填滿的），並且加速銅層334b在大特徵部分326裡的增 長，從而將整個銅沉積物平面化。犧牲銅層仆是為了產 生平坦的銅表面以供接下來的材料移除過程之用。在材料 移除步驟或多個步驟期間，整個犧牲銅層都會被移除。
第二鍍覆溶液336最好不含任何齊平劑，雖然它可以 包含少量的齊平劑（例如〇·5毫升/升），並且它可以只採 用一種成分的化學配方（例如祇包含加速劑）或者兩種成分 的化子配方（例如包含加速劑和抑制劑）。如果第二溶液 336是含一種成分的溶液，則加速劑的濃度可以是卜毫 升 果第一 /谷液336是兩種成分的溶液，則第二溶 液3 3 6中的加速劑濃彦可 s ! ，Λ主& / 4 疋为】/晨度了以疋卜ίο毫升/升，而抑制劑的 濃度範圍可以是1〜彳n暮4 < Μ > ^ ^ 1〇笔升/升。換S之，製程範圍可以非 寬可乂這麼實行是因為基板上所有的小特徵部分已經 30 200421546 由第一鍍覆步驟所填滿，因此這些新的添加物濃度並不會 ， 在此種特徵部分中形成孔洞，而這些新的添加物濃度若是 用於第一階段的過程則會造成小特徵部分並未最佳化的填 充。應該注意到如果所達到的平面化程度足以簡化沉積過 程第二階段之後的厚度降低過程（例如電拋光或過程） ，則本製程的碰觸鍍覆階段可以在完全平面化之前終止 應该注意到雖然此處描述使用兩種不同的化學成分， 但是本發明也可於製程的第一和第二階段採用相同的化學 成分。但是在此情況下，需要加以選擇化學成分以提供第 _ 一步驟所需的良好銅品質以及第二步驟所需的良好平面化 。具有兩種添加物（加速劑和抑制劑）的電解質或者具有二 種添加物（加速劑、抑制劑和齊平劑，其中齊平劑為低濃 度）的電解質可以用於此目的。舉例而言，對於市售可得 的低酸性ViaF_化學配方（由所供應），標準的 ECD添加物濃度為：大約6毫升/升的加速劑、大約2毫 升/升的抑制劑和大約2毫升/升的齊平劑。如果於本發 明應用單-三種成分的化學成分，則齊平劑的濃度可崎籲 到1毫升/升以下（例如〇·5毫升/升），以便不會負面地 影響第二步驟的平面化能力。 另外可以選擇的是於本發明的第一步驟應用兩種成分 的化學配方’以於小特徵部分上得到平坦的輪廓，同時完 全填滿大特徵部分。此製程的範例可見於2003年1月3〇 日申明的美國專利臨時中請案第μ/—，挪號（標題為「 製仏出平坦表面起伏銅層的電鍍方法」⑽讣〇d 〇f 31 200421546
Electroplating Copper Layer with Flat T〇p〇graphy), 其係讓與本案的中請人）。在這另外的做法的第—階段中 ’填充寬度小於10微米（最好小於5微米）的特徵部分之後 ，每隔一段時間便以銅持續地填充較寬的特徵部分（大於 1〇微米)而達到大於圖8A所示的厚度d，同時在鑛覆時段 ㈣銅在已填滿之較窄特徵部分上的沉積增長速率。可以 猎由在鍍覆時段應用-控制過程，以控制銅在已填滿之較 窄特徵部分上的局部沉積增長速率。應用所選擇的控制過 程可抑制非平坦表形（也就是凸塊）在覆蓋已填滿之中小型 特徵部分的銅上形成。在此具體實施例中，經選擇的控制 過程可以是在鍍覆時段應用逆轉的電位脈衝序列（或者脈 7波形），直到大寬度的特徵部分完全填滿（也就是銅厚度 變成大於d)為止。使用脈衝波形係有利地減少加速劑在窄 寬度特徵部分上所形成之銅層表面上的濃度。在此步驟之 後，可以如之前所述的方式進行第二階段或平面化步驟。 在此情形T，第二階段可以在同一處理隔室使用相同的處 理溶液來進行。 如圖8C所示，在本製程的第二階段之後，可以選擇性 地使用第三甚至第四步驟來降低先前步驟於晶圓上所形成 的銅層厚度。如同之前的具體實施例，可以在本製程的第 二階段之後進行銅移除過程做為本製程的第三階段，其採 用電化學蝕刻或拋光階段，或者採用ECME(電化學機械蝕 刻或拋光）階段。可以如下做法得到薄的平面沉積物：首 先使用上述的兩個階段過程沉積平面層，然後在電蝕刻或 32 200421546 拋光命液中電蝕刻或電拋光此平面膜。此做法可令銅層的 · 厚度以平面的方式減少，並且完全移除犧牲銅層，而於場 域332和特徵部分上留下平面化之第一銅層。事實上，電 蝕刻或電拋光可以持續直到場域332上主要銅層都被移除 為止將主要銅層限制於特徵部分内，同時暴露出場域 332上的阻障層330。在製程的第三階段和/或第四階段， 可以使用包括電蝕刻或電拋光溶液（例如磷酸溶液）的第三 溶液，以降低銅的厚度。舉例來說，進行無碰觸的電蝕刻 (第三階段）後可以進行碰觸的ECME(第四階段）。在這方面 籲 ，也可以使用第四溶液來進行例如碰觸式ECME處理階段的 第四階段。 藉由採用第四ECME或電化學機械拋光（ECMP)步驟，可 以打開移除殘餘銅的製程範圍。換言之，用電拋光移除大 4为的銅後’可以在電化學機械拋光的步驟使用會在銅表 面上形成保護層的新溶液。在所施加的陽極電壓下，此保 護層會增加銅表面的極化並因而減少電蝕刻或拋光。在墊 子與銅表面接觸且掃過保護層的區域，極化現象則有所減 _ 少，因而增強了蝕刻/拋光。由於墊子碰觸著銅層的最上 面，故移除了銅層的頂端，而ECME或ECMp步驟中未被墊 子掃過的銅表面則由保護層所保護，避免了這些區域有過 度蝕刻，並且減少碟形下陷現象。這些技術也可以接在第 二階段之後進行，並且使用第二溶液做為電蝕刻溶液，同 時逆轉施加電壓的極性以使工件表面比電極更具陽極性。 從頂面移除銅之後，阻障層也會被、活性離子蝕 33 200421546 刻（reactive ion etching，RIE)和電化學機械拋光等至少 · 一種過程移除，以完全形成彼此電隔絕之銅結構。 圖9示範使用多個模組例如ecd、ECMD、ECME或電拋 光、CPM和退火模組以執行本製程各個不同階段的系統35〇 。本製程的第一階段可以在ECD模組352中進行，其使用 由第一供應槽354供應的第一處理溶液。本製程的第二階 段可以在ECMD模組356中進行，其使用由第二供應槽358 供應的第二處理溶液。第三階段（電拋光階段）可以在電拋 光隔室360中進行，其使用由第三供應槽362供應的第三 _ 處理溶液，此溶液可以是電蝕刻或電拋光溶液。然而，第 一 #又也可以選擇在ECME或ECMP隔室中進行。在使用 ECME模組的情形下，電拋光可以使用無碰觸的ECME或碰 觸的ECME過程來進行。第三階段也可以在CMp模組中 進行。可使用機器人以於各個不同的模組之間傳送晶圓。 可以選擇性地使用退火模組366以於ECME過程前或後將鍍 上的銅加以退火。退火也可以於ECD步驟後或者ECD和 ECMD兩個步驟後進行。 籲 本發明的製程序列也可以在與圖9所示的較佳具體實 施例不同之分開系統中的模組裡進行。在本流程中可以進 行的其他過程，例如清洗和乾燥、移除邊緣的銅…等，係 此領域中所熟知的，而為了簡潔起見並未在此加以敘述。 當然應該了解到前面所述的是關於本發明較佳的具體 貫施例並且在不偏離本發明的精神和範圍下可以做出許 多修改。 34 200421546 【圖式簡單說明】 (一）圖式部分 圖1A示出一範例性晶圓的截面圖，其需要在上面施加 導體； 圖1B示出圖1A之範例性晶圓的截面圖，其已使用傳 統方法在上面施加導體； 圖2示出圖1A之範例性晶圓的截面圖，其已使用根據 本發明的方法在上面施加導體； 圖3示出一範例性ECMPR系統的一部份，其可以用於 實施本發明； '
圖4A〜4C示出一範例性晶圓在根據本發明製程之不同 階段下的輪廓； 圖5A和5B示出根據本發明而 圓的聚焦離子束影像； 圖6示出多個模組構成的系統 本發明的製程； 以不同方式所處理之晶 ,其可以用於實施根據
圖7示出一製程供應系統 一製程模組； 其係用於根據本發明的單 圖8A示出根據本方法第 面的截面圖，其令導體已填 晶圓表面上形成非平坦層； 圖8B示出圖8A所示的 已形成於晶圓表面上； 二具體實施例所處理之晶圓表 入晶圓上的特徵部分，並且在 晶圓表面，其中平坦的導體層 35 200421546 圖8C示出圖8B所示的晶圓表面，其中平坦的導體層 已被電拋光；以及 圖9不出執行本發明製程之第二具體實施例的範例性 系統。 (二）元件代表符號 10 11 12 13 15 16 17 18 30 31 32 100 102 104 106 108 110 112 通孔 溝槽
墊
阻障/種晶層 銅膜表面形貌 銅膜表面形貌 銅表面輪廓 銅表面輪廓 銅層輪廟 銅層輪廓 銅層輪廓 電化學機械處理系統 影響工件表面的裝置 承載頭 工件（晶圓） 電極 晶圓的正面 影響工件表面之裝置的頂面 36 200421546 114 槽道 116 處理溶液 120 第一鐘覆溶液 122 小型特徵部分 124 中型特徵部分 126 大型特徵部分 128 絕緣層 130 阻障層 132 絕緣層的頂面 134a 第一銅層 134b 第二銅層 136 第二鍍覆溶液 150 多模組系統 200 單模組系統 202 第一處理模組 204 第一處理溶液模組 206 處理容器 208 電極 210 上開口 212 影響工件表面的裝 214 晶圓 216 處理溶液供應單元 217 晶圓承載器 218 第一閥 參 37 200421546 220 第二閥 222 排放設備 224 第一槽 224’ 供應管線 226 第二槽 226， 供應管線 228 清洗槽 228’ 供應管線 230 管線 232 管線 234 管線 236 管線 306 晶圓 310 晶圓的正面 320 第一鍍覆溶液 322 小型特徵部分 324 中型特徵部分 326 大型特徵部分 328 絕緣層 330 阻障層 332 絕緣層的頂面 334a 第一銅層 334b 第二銅層 336 第二鍍覆溶液
38 200421546 340 350 352 354 356 358 360 362 364 366
A、B、C、D d
Di、D2 0 t W 主要銅層 多模組系統 ECD模組 第一供應槽 ECMD模組 第二供應槽 電拋光隔室 第三供應槽 CMP模組 退火模組 模組 深度 梯級 滿溢 厚度 寬度
39

Claims (1)

  1. 200421546 拾、申請專利範固·· 且有半導體晶圓上形成導電結構的製程，該晶圓 具有田中配置了第一特徵 -特徵部分具有第m楚第一特徵部分的頂面，第 度，該"而第一特徵部分具有最寬的寬 度邊I %包括以下步驟·· 電化學沉積第一邋雷思 第二特徵部分及 完全填滿第-特徵部分和 電化學機械沉積第-墓 平面導電層。㈣-導電層於第-導電層上，以形成 步驟==利範圍· 1項的製程，其中電化學沉積的 機m2 加組成物的第一電解質溶液，電化學 機械〉 儿積的步驟包括具有第二添加組成物的第 液。 、 其進一步包括化學 其進一步包括電拋 其中電拋光的步驟 其進一步包括化學 其中化學機械拋光 3·如申請專利範圍第丨項的製程 機械拋光（CMP)該平坦導電層的步驟。 4·如申請專利範圍第1項的製程 光該平面導電層的步驟。 5·如申請專利範圍第4項的製程 大致上移除了所有平面導電層。 6·如申請專利範圍第4項的製程 機械拋光該平面導電層的步驟。 7·如申請專利範圍第6項的製程， 的步驟從半導體晶圓的頂面移除了第二導電層 8.如申請專利範圍第7項的製程，其中化學機械拋光 40 的步驟從半導體晶圓的頂面移除了第-導電声 9.如申請專利範圍帛8項 《 的步驟將第-特徵部分電隔絕於第二特徵I/八化學機械抛光 认”請專利範圍第】項的製程 〜 -導電層的步驟將第一導電 :、：化干沉積第 厚度是大於或等於第二特徵部分的深度第「特徵部分中，其 U.如申請專利範圍第2項的製程 -導電層的步驟將第一導電声 八中電化予沉積第 厚度是大於或等於第二特徵部:的深度第二特徵部分中，其 該二=範圍第1項的製程，其"包括退火 申請專利範圍第1項的製程，其進-步包括退火 5亥第一導電層的步驟。 電路種被製成包括中請專利範圍第1項之製程的積體 1項的製程，其中第一導電層和 15·如申請專利範圍第 第二導電層是銅。 I種在半導體晶圓上形成導電結構的系統，該晶圓 八:中配置了第一特徵部分和第二特徵部分的頂面，第 特徵部分具有第一寬度，而第二特徵部分具有最寬的寬 度’該系統包括： 電化學 >儿積模組，其被建構成以第一導電層完全填滿 第一特徵部分和第二特徵部分；以及 電化學機械沉積模組，其被建構成在第一導電層上沉 200421546 積第二導電層，並形成平面導電層。 17.如申請專利範圍帛16項的系統，其中電化學沉積 模組包括具有第-添加組成物的第-電解質溶液，電化學 機械沉積模組包括具有第二添加組成物的第二電解質溶液 18·如申請專利範圍第16項的系統，其進一步包括化 子機械拋光（CMP)拉組’其被建構成從頂面移除該平面導電 層’以將第—特徵部分電隔絕於第二特徵部分。 申》月專利|&圍第16項的系統，其中電化學沉積Φ 模組沉積第-導電層，其在第二特徵部分中的厚度是大於 或等於第二特徵部分的深度。 20. 如申請專利範圍第16項的系統，其進一步包括退 火模組，以退火該導電層。 21. 如申請專利_ 16項的系統，其中導電層包括 22.如申請專利範圍第16項的系統，其進一步包括電 拋純組，其被建構成減少該平面導電層的厚卢。 大致Γ移Γ請專利範圍第22項的系統，其^電拋光模組 大致上移除了所有的平面導電層。 24.如申請專利範圍第22項的系統，其進一步包括化 學機械拋光模組’其被建構成從頂面移除該平面導電声， 以將第一特徵部分電隔絕於第二特徵部分。 曰 呈有2二一Λ在半導體晶圓上形成導電結構的系、统，該晶圓 具“中配置了第-特徵部分和第二特徵部分的頂面，第 42 200421546 -特徵部分具有第一寬度，而 度，該系統包括： ，#分具有最寬的寬 》儿積模組，其被建構成以第-導電声a 徵部分和第二特徵部分，以及於第—導；：填滿第-特 電層而形成平面導電層。 等電層上沉積第二導 26. 如申請專利範圍第託項的系 積第一導電層，1 i _ 、、、、 ，/、中沉積模組沉 第二特徵部分的深度。 的厚度疋大於或等於 27. 如申請專利範圍第託項的系统，复 學機械拋光（CMP)模組，立被建構八進一步包括化 、^雄 -被建構成從頂面移除該導電層， 以將第一特徵部分電隔絕於第二特徵部分。 28·如申請專利範圍第25項的系^其進一步包括電 拋光模組，其被建構成減少該平面導電層的厚产。 29.如申請專利範圍第28項的系：，其：一步包括化 學機械拋光（CMP)模組，其被建構成移除該平面導電層，以 將第一特徵部分電隔絕於第二特徵部分。 拾壹、圓式·· 如次頁 43
TW093105358A 2003-03-03 2004-03-02 Defect-free thin and planar film processing TW200421546A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/379,265 US6943112B2 (en) 2002-07-22 2003-03-03 Defect-free thin and planar film processing

Publications (1)

Publication Number Publication Date
TW200421546A true TW200421546A (en) 2004-10-16

Family

ID=32961266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093105358A TW200421546A (en) 2003-03-03 2004-03-02 Defect-free thin and planar film processing

Country Status (5)

Country Link
US (2) US6943112B2 (zh)
JP (1) JP2006519503A (zh)
KR (1) KR20060003859A (zh)
TW (1) TW200421546A (zh)
WO (1) WO2004079807A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946066B2 (en) * 2001-07-20 2005-09-20 Asm Nutool, Inc. Multi step electrodeposition process for reducing defects and minimizing film thickness
US6943112B2 (en) 2002-07-22 2005-09-13 Asm Nutool, Inc. Defect-free thin and planar film processing
US20040259348A1 (en) * 2001-02-27 2004-12-23 Basol Bulent M. Method of reducing post-CMP defectivity
US7128825B2 (en) * 2001-03-14 2006-10-31 Applied Materials, Inc. Method and composition for polishing a substrate
US7232514B2 (en) * 2001-03-14 2007-06-19 Applied Materials, Inc. Method and composition for polishing a substrate
US20060169597A1 (en) * 2001-03-14 2006-08-03 Applied Materials, Inc. Method and composition for polishing a substrate
US6811680B2 (en) * 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US7160432B2 (en) * 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
JP2004014595A (ja) * 2002-06-04 2004-01-15 Nec Electronics Corp 半導体装置及びその製造方法
US7449099B1 (en) * 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
JP2004315889A (ja) * 2003-04-16 2004-11-11 Ebara Corp 半導体基板のめっき方法
DE10319135B4 (de) * 2003-04-28 2006-07-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Elektroplattieren von Kupfer über einer strukturierten dielektrischen Schicht, um die Prozess-Gleichförmigkeit eines nachfolgenden CMP-Prozesses zu verbessern
US7390429B2 (en) * 2003-06-06 2008-06-24 Applied Materials, Inc. Method and composition for electrochemical mechanical polishing processing
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US7064068B2 (en) * 2004-01-23 2006-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve planarity of electroplated copper
IL161771A0 (en) * 2004-05-04 2005-11-20 J G Systems Inc Method and composition to minimize dishing in semiconductor wafer processing
US7232513B1 (en) * 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
US7129177B2 (en) * 2004-10-29 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Write head fabrication by inverting order of process steps
US7247558B2 (en) * 2004-12-03 2007-07-24 Novellus Systems, Inc. Method and system for electroprocessing conductive layers
US20060219663A1 (en) * 2005-03-31 2006-10-05 Applied Materials, Inc. Metal CMP process on one or more polishing stations using slurries with oxidizers
US20060228934A1 (en) * 2005-04-12 2006-10-12 Basol Bulent M Conductive materials for low resistance interconnects and methods of forming the same
US20060249395A1 (en) * 2005-05-05 2006-11-09 Applied Material, Inc. Process and composition for electrochemical mechanical polishing
US20060252254A1 (en) * 2005-05-06 2006-11-09 Basol Bulent M Filling deep and wide openings with defect-free conductor
US7544606B2 (en) * 2005-06-01 2009-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method to implement stress free polishing
US7257893B2 (en) * 2005-06-03 2007-08-21 Novellus Systems, Inc. Efficient wafer processing technology
US7998335B2 (en) * 2005-06-13 2011-08-16 Cabot Microelectronics Corporation Controlled electrochemical polishing method
US20070111523A1 (en) * 2005-11-17 2007-05-17 Ismail Emesh Process for conditioning conductive surfaces after electropolishing
US7485561B2 (en) * 2006-03-29 2009-02-03 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US7625814B2 (en) * 2006-03-29 2009-12-01 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US20070254485A1 (en) * 2006-04-28 2007-11-01 Daxin Mao Abrasive composition for electrochemical mechanical polishing
JP2008091720A (ja) * 2006-10-03 2008-04-17 Toshiba Corp 半導体装置の製造方法
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
US20090065365A1 (en) * 2007-09-11 2009-03-12 Asm Nutool, Inc. Method and apparatus for copper electroplating
JP4784611B2 (ja) * 2008-01-31 2011-10-05 ブラザー工業株式会社 圧電アクチュエータの製造方法及び液体移送装置の製造方法
US7884016B2 (en) * 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration
US9269612B2 (en) 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US9570311B2 (en) * 2012-02-10 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Modular grinding apparatuses and methods for wafer thinning
US10714436B2 (en) * 2012-12-12 2020-07-14 Lam Research Corporation Systems and methods for achieving uniformity across a redistribution layer
EP2779224A3 (en) 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
JP6080009B2 (ja) * 2013-05-13 2017-02-15 国立大学法人茨城大学 半導体集積回路装置及びその製造方法、並びに該半導体集積回路装置に使用する低抵抗率銅配線の探索方法
US9252110B2 (en) * 2014-01-17 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US10811353B2 (en) * 2018-10-22 2020-10-20 International Business Machines Corporation Sub-ground rule e-Fuse structure
CN114496924B (zh) * 2022-04-01 2022-07-01 合肥晶合集成电路股份有限公司 半导体器件的形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6174811B1 (en) * 1998-12-02 2001-01-16 Applied Materials, Inc. Integrated deposition process for copper metallization
JP3507678B2 (ja) 1997-12-03 2004-03-15 松下電器産業株式会社 研磨スラリー、基板の研磨装置及び基板の研磨方法
US6284652B1 (en) * 1998-07-01 2001-09-04 Advanced Technology Materials, Inc. Adhesion promotion method for electro-chemical copper metallization in IC applications
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
KR100278662B1 (ko) * 1998-12-02 2001-02-01 윤종용 다마신 금속배선 및 그 형성방법
JP2000208443A (ja) 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
US6620725B1 (en) * 1999-09-13 2003-09-16 Taiwan Semiconductor Manufacturing Company Reduction of Cu line damage by two-step CMP
US6341998B1 (en) 1999-11-04 2002-01-29 Vlsi Technology, Inc. Integrated circuit (IC) plating deposition system and method
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
US6582579B1 (en) 2000-03-24 2003-06-24 Nutool, Inc. Methods for repairing defects on a semiconductor substrate
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6811658B2 (en) 2000-06-29 2004-11-02 Ebara Corporation Apparatus for forming interconnects
US6433402B1 (en) * 2000-11-16 2002-08-13 Advanced Micro Devices, Inc. Selective copper alloy deposition
US6548395B1 (en) * 2000-11-16 2003-04-15 Advanced Micro Devices, Inc. Method of promoting void free copper interconnects
US6943112B2 (en) 2002-07-22 2005-09-13 Asm Nutool, Inc. Defect-free thin and planar film processing
US6953392B2 (en) * 2001-01-05 2005-10-11 Asm Nutool, Inc. Integrated system for processing semiconductor wafers
US6482656B1 (en) * 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
TW584899B (en) * 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing

Also Published As

Publication number Publication date
WO2004079807A1 (en) 2004-09-16
KR20060003859A (ko) 2006-01-11
US20040012090A1 (en) 2004-01-22
JP2006519503A (ja) 2006-08-24
US20060009033A1 (en) 2006-01-12
US6943112B2 (en) 2005-09-13

Similar Documents

Publication Publication Date Title
TW200421546A (en) Defect-free thin and planar film processing
US6867136B2 (en) Method for electrochemically processing a workpiece
TW503475B (en) Polishing method, polishing apparatus, plating method and plating apparatus
US6709565B2 (en) Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
TW425665B (en) Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly
US6946066B2 (en) Multi step electrodeposition process for reducing defects and minimizing film thickness
CN1685086B (zh) 电抛光和电镀方法
US7531079B1 (en) Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
KR20020002331A (ko) 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법
US6773570B2 (en) Integrated plating and planarization process and apparatus therefor
US7195700B2 (en) Method of electroplating copper layers with flat topography
US7361582B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
US7204743B2 (en) Integrated circuit interconnect fabrication systems
WO2003092945A1 (fr) Liquide et procede de polissage electrolytique et procede de fabrication d'un dispositif a semi-conducteurs
US20070181441A1 (en) Method and apparatus for electropolishing
US6793797B2 (en) Method for integrating an electrodeposition and electro-mechanical polishing process
KR100710192B1 (ko) 반도체 소자의 배선 형성방법
BaŞol et al. Electrochemical mechanical deposition (ECMD) technique for semiconductor interconnect applications
US20050224358A1 (en) Method for improved local planarity control during electropolishing
US20070151859A1 (en) Method of forming copper interconnections in semiconductor devices
US20050150777A1 (en) Method and system for material removal and planarization