TW200410296A - Nitrogen oxidation to reduce encroachment - Google Patents

Description

200410296 玖、發明說明 [發明所屬之技術領域] 種次微米金屬氧化物半 I發明之實施例係關於 本發明之實施例係有關於一 導體之設計與製造，更詳而言之， 提供減少侵蝕之氮氧化方法。 [先前技術] 〜响思特色的半導體 笔腦記憶體。就像唯讀記憶體，r〇m M 快閃記憶體為永久 性，亦即，記憶體的内容穩定且不需 个而要電源也可保留。 在電子裝置市場中快閃記憶體梦 量士、丄^ 版犮置已達到廣泛的商 菜成功。快閃記憶體之於ROM的—士通 占％, 7 主要好處係在製造完 成後仍可將其記憶體内容更改。快 ^ 0«< ^ ^ 、 σ饫體被多種種類的 此,卜 ^ 4或手上型電腦廣為接受。 、4纪憶體也廣泛的使用於數位 中，如MP3播放器。 _和仃動數位播音機 除了直接快取儲存應用之外， n ^ m rn , ^ 9 卜如應用於錄影機中，在 。干夕應用上，快閃基本儲存 你 有時摇Α、置正逐渐取代旋轉磁碟機， π %為硬碟。與硬碟相比 Μ丄古 既門5己1思體較耐用，安省秦， 低功率，且對某些密度來 了用切， 第1 PH L 厌門基本裝置比硬碟更小。 弟圖蝻不習知的金屬氧化物半導昧 元…區域14為記憶體單物罐叫己憶體單 們可交換使用Α^ 〇之汲極和/或源極區。它 、使用為/及極和/或源 記憶體單元】〇之運作。通道17:Γ閉極16係用以控制 之間。特徵尺寸 ，成於源極/汲極區域14 响上一特定半導體製程可產生之最 92384 5 200410296 小的尺寸。在此種記憶體單元中，閘極 之長通常係大約符合特徵尺寸丨8。 16之寬與通道 17 記憶體單元10可為兩種常見的永久性記憶體中之 ，一、年接閘極單元或氮化物唯讀記憶體（Nitride Read 0nly Memory; NR〇M)單元。在浮接問極單元中，問 極疊層之層12B通常為導電多晶石夕。層12A和Μ為絕緣 物質用以獨立或“浮接”兮H … ^ Μ閘極層12B，其通常稱為浮接 閘極。在某些浮接問極單元中，们2A可能係、“三層”之 氧化物、氮化物、和氧化物，通常稱為“〇N〇” 。層i2c 常被稱為通道氧化物層。浮接閘極係記憶體單元ig之儲存 元件。 石夕氧化氮氧化石夕（silic〇n-oxide_nitride_〇xide_silic〇n ; SONOS)為另-種常見的快閃記憶體單元類型。謂⑽疊 係為閘極電介質疊層，並且具有單層的多晶矽、三層的 ONCKOxide-Nitride-Oxide)閘極電介質層和 M〇s 通道 17。 ΟΝΟ結構可由通道氧化物層丨2 a，氧化物記憶體儲存層 1 2B和阻擋氧化物層1 2C所構成。 快閃記憶體裝置通常為複數個個別單元如記憶體單 元1 〇设置為一陣列，以行和列為方位。通常，每一列的單 兀之控制閘極，如第丨圖中的控制閘極16，係與一串字線 連接，因而形成個別列之單元，藉由選取相對應之字線來 存取。同樣的，每一行的單元之源極和/或汲極，如區域14， 係與一串位元線連接’因而形成個別列之單元，藉由選取 相對應之位元線來存取。 6 92384 如要讀取記憶體單元10中儲存之 拉至讀取電壓約4.5伏牲“ _ 位1須將子線 之“产”一 寺位凡線接地。節點1 4 A(區域1 4 之二…4Α’經過位元線至接地。與位元線連接 之戍應璉輯能解讀電流大 ㈣之電荷數量影響),“：」::，^^ 元。 ’俾以决疋早兀10中是否存有一位 如要將—位元寫入 線拉至程式電壓約95_ ) 早7L1G’須將字 地。電、、-/特’⑦極偏壓至5伏特且源極接 電机由子線經節點1 之埶φ 机入位几線。電流會造成電荷 之熱載子注入閘極疊層之浮接閘極層12Β。 記憶體裝置製造商持續挑戰提供更多容量更便宜的 記憶體。達到低吒愔w押y u 合里更便且的 持〜… 的主要方法係藉由遍佈產業的 持々減低+導體之特徵尺寸。 藉由將製造特微， 代如汛號線和電晶體更小，可以將f 多的記憶體穿詈妨入^ 」从肘更 ^ 放入一特定的鋼模面積中，使製造成本更 低。 的積體電路’Ic，例如快閃記憶體裝置，可含有 :=:個由複雜且多層結構組成的裳置，、經由數百個 製：‘製造而成。那歧έ士槿田 少 二、、、°構如閘極《層（1 6，1 2 A，1 2Β， 1 2 C) ’係將秒基材， 曰 %為日日0 〇afer)上的薄膜經過重複 沉澱和圖形化而形成。 舉例來說，一晶圓表的ά 回 7、、°構可错由多晶矽沉澱於 晶圓整個表面上，技装炎._ 接者為先敏感聚合物層，即光阻膜之應 92384 7 200410296 用。將覆蓋著光阻膜的晶圓曝露在光源下 一 紫外線光，例如，來自水銀燈 、吊為一窄頻 保護不使光進入，在晶圓…=遮罩將晶圓某部分 牡日日圓上形成曝露之圖形。 光阻膜之化學性質。接著㈣ ％里轉受 光源下之地方移除。dm ^將光阻膜暴露於 (Photolithography) 〇 …過程稱之為光微影技術 然後剩下的光阻膜圖形（g在 (如多…)上，夢由將不被:罩的圖形)複製在底膜 稭由將不被光阻臈保護之物質蝕刻移 除。，下-個步驟中，該光阻膜以化學方式移除。 第2A圖到2D圖描述-形成記憶體單a ι〇之浮接閘 極的間極疊層之示範光心4法，#已係傳統技術中眾所周 知的。在第2A圖中’通道氧化物層⑽係藉由習知技術 生成於晶1B 210上。將多晶砍層212B沉積於該通道氧化 物層212C上。將層2UA，其可為—放置於適當地方，並 沈積有多晶矽層212A之ONo疊疊，。請注意層2i2A、 212B、212C、和216佔晶圓210大部分。 然後將一層光阻膜220沉積於上述提及之層。在第2B 圖中，將光能量240對準該光阻膜22〇。一遮罩結構23〇 阻播光阻膜220的某些地方使之無法接收光能量24〇。 在第2C圖中，光阻膜已顯影。接收（曝露於）光能量 2 4 0之部分藉由喊影過程移除。接著晶圓2丨〇經過一姓刻 步驟。如前所述’姓刻步驟移除光阻膜物質無覆蓋之物質。 钱刻後，並經過下一步移除剩下的光阻膜物質而形成重要 部分的記憶體單元10。 92384 8 200410296 導，：長f’通常約對應特徵尺寸18,係金屬氧化物半 通道如通、首17 ,Γ 間極長度通常決定 ‘‘ 0Ν”妝…、度。虽MOS裝置中一場效電晶體為 二狀"時’會使沒極和源極之間導通電流。沒極和源 離2距離越短，電荷載子，如電子或電洞， 輕短。通常，電荷載子在同_物質中行進速度 :化取決於：同類的物質和不同類的載子”所以，短通： k成較快或高速的電晶體彡 、 -曰曰㉟通道亚受盃地減少半導體裝 甘寸，纟因此增加一半導體裝置陣列的密纟。一直到 某地步，其通常根據不同設計而改 的電晶體係視為優點m 於較快 受“短通道效應，、的過短，裝置會遭 s當通道變短，限界電壓’及將電晶體導通所 壓，會開始下降’並增加漏電流 一护蘊盔％-， 仕千冷月丑技術中此現象 又:為短通道效應”。在快閃記憶體裝置中，漏電流 化加^別麻煩，因為通常快閃因其無須電力也能保 I ’備受低功效應用面，例如行動電話所接受。漏電流之 增加會對快閃裝置和使用該快 有顯著不良影響。 1衣置的產-之總電力消耗 第3圖說明習知技術中蝕刻一閘極疊層 響。區域310代表多晶一的-部份，其因I::: =或…敷之紫外線照射破壞而… un e1CUt。&域320描述和蝕刻過程有關之晶圓2則似 的破壞。區域31〇和320可以從二到十埃高。區域⑽和 92384 200410296 3J0通常發生在閘極結構之邊緣，常稱之為閘極邊緣或閉 疊邊緣效應。此種缺陷會造成通道氧化物可靠度的問題。 為了免去在閘極邊緣之氧化物遭到破壞，在姓刻步驟後加 入-閘極氧化步驟。後閘極蝕刻氧化通常對閘極邊緣 化物的品質改良非常有幫助。 羊 不幸的是，當特徵尺汁]S…，工，， ^ 行文尺寸18縮小到如約〇·3微米或更 小，閘極氧化步驟會造成氧化物侵蝕的問題。尤苴， 長縮短時，在間極邊緣變厚的氧化物會二 乳化物長度更大的比例。通道氧化物之缺陷，如區域310 和320,造成不均句的通道氧化物。更確切的說，通 化物層橫越其長度和寬度可能不會有相同之 之通道氧化物會在諸如浮接閉極層 浮：二不::句 Π (通道區域⑵。之通道區域產生不均勻的 =::: 和通道區域之間不均勻的場會在記憶體單元中陣極 作業se operation)時產生―無 /月除 布。 女又的見限界電壓分 第四圖為顯示、玄拉日日> •、 /予接閘極記憶體單元之一陆η 厂…佈圖41"軸代表清除丄—= 兩個 表陣列中示範所指示之清除限 單軸代 42°!所需之“窄”分佈的清除限界電! : ！。分佈 好之單元。分佈43〇係目“占^ "對應建構良 壓’其對應具有通道氧化:缺:的二分：的清除限界電 係因為諸如橫越通道之不均勾的通道％化：道氧化物缺陷 諸如所述之分佈43〇的寬分佈清：：造成。 月除限界電壓可能會造 92384 10 200410296 成快閃記憶體裝置運作時不好的影響。例如，具 =域44°中清除限界電壓之單元可能非常緩慢:::;° ?沒有清除。具有分佈430之區域450中清除限界電辦 之早兀可能非常快的清除。可快速清除之單元會 =土 元叫第！ Η、、中、择w入位元線’例如記憶體單 u 1 ®)中源極或汲極之非預期效應。攔位漏電非常 子的結果係單元看似已清除但事實上該單元仍未 董:快閃記崎置來說清除快閃記憶體單元之能力：：要 的’錯決指不的清除會造成裝置故障。 傳統上，該種破壞係用熱交替來移除，亦稱為退火 (annealing)。另外，常生成新的一 ,r 吊生或新的一乳化石夕來填滿縫隙，例 如區域3 1 0。傳統上，氧化物、— 3 田 一虱化矽’特別係用來修 ==豐層邊緣缺^氧化物，係在漂流之純分子的氧〇2 ^二 且層之後生成虱化物之步驟通常稱為 =氧化(植入係—後續的步驟，例如用以形成源極/汲 極區域1 4之步驟）。 在純氧終生成氧化物的熟知特性係該方法通常益法 產士少於大約75埃的氧化物層。典齡的植入前氧化可 以譬如為7 5到10 0埃的厚声。f μ ” 一 矢自以子度。小於75埃厚度之植入前氧 化常無法產生足夠之閘極疊層邊緣缺陷的修補。 、…不幸的是，當特徵尺寸18減少，例如，大約為0.3微 米或更小’ 75 Μ 1 GG埃厚度之植人前氧化物會對通道氧化 物之不均勾造成貢獻。結果是該等氧化物無法改善清除限 界電塵之分佈。植入前氧化物有可能寬化該分佈。 200410296 ，體處理設備非常的昂貴。基礎的半導體處理步 及植入、擴散、以及蝕刻，通常需要長時間的發展以 少廣:泛的品質檢驗。實施新的製程需要半導體製造商相當 =貝源。製造商可能需要變換或整個重新修改處理庫以 =流程以實施新的製造過程。另夕卜以直接費用和因 =新裝備所需之時間的機會成本來說，重新裝備一條製 ^泉是非常昂貴的，所以，任何修補閘極疊層氧化物之破 壞的解決方案需適合現有之半導體製程以及設備，而不需 要重新修改已架構完善的工具與技術。 [發明内容] 本發明之實施例提供一種修補閘極疊層氧化物之方 法。本發明之另-實施例提供_種不會造成寬化清除限界 電壓分佈之修補快閃記憶體裝置中閘極疊層氧化物的方 法。本發明之又一實施例提供之上述解決方案係一種利用 現有的半導體製程和設備而不用重新修改已架構完善的工 具與技術的方法。 揭不-種製造金屬氧化物半導體之方式。姓刻金屬氧 化物半導體之閘極結構。將含氮氣體，可以係n〇或ΝΑ， 流過該金屬氧化物半導體。在問極結構之邊緣生成植入前 薄膜。植入前薄膜可修補姓刻過程所造成之閉極疊層邊緣 的破壞。該薄膜大致上可為氮化矽。好處係該薄膜可較習 知的二氧化矽薄膜更薄。争續# # + 又导更厚的潯膜並不會造成通道氧化 物之不均勻。不均勻的诵β #此 7 I逼乳化物可能造成閘極和通道間 不均勻的％ Τ均勻的场可能具有一些不好的影響。好處 92384 】2 200410296 在於，本發明之實施例可解決先前技術的缺失而修補閘極 疊層之邊緣。 在此種新穎的方式中，得以實際地修補閘極疊層邊緣 缺陷，而不會對金屬氧化物半導體之電氣特性造成有害的 影響。將氮化矽應用於此之新穎的應用可形成薄的修補 層。優點係該薄膜不會對通道氧化物層之不連續之不均勻 造成影響。使用本發明之實 可利用更小的製程特徵尺寸 之陣列，俾使該種裝置有較 術改良使實行者實現競爭之 [實施方式] 本發明之以下詳細說明 熟悉此技藝之人士可徹底了 在此揭露。惟，熟悉此技藝 需這些特定的細節或其等效 了不模糊本發明，已熟知的 將不在此細述。 [用語] 施例的好處係所製造的半導體 ’造成半導體裝置之更高密度 低成本並且藉由在此說明之技 優勢。 中’氮氧化減少侵蝕，為了使 解本發明，許多特定的細節將 之人士應可了解本發明可以不 者亦可實施。在其他方面，為 方法步驟、構件、以及電路 應了解到，，氧化，，（〇xidati〇n) 一詞 _ ’ J矛口其他類似型式蚓 之4用係意圖符合半導體技術中之 妒夢進认社03 用3 ’而非化學領域 較精準的使用。在半導體技術中， 仆，· 乳化物，，（oxide)和” idat10n)可為物質以及透過 物質之汛π , 似虱化之方法形成 物貝之過矛壬。例如，如果二氧化矽， 一 爐以及儀# θ τ 1 氧化物，，在兩溫 來兄下生成，而氧化氮，在類 四 、U /皿度和類似爐中 92384 ]3 U296 在例如氧化亞氮環境下生成時， ΑΑ θ ^ T稱為，氧化物”。同樣 的，具有功能類似習知由氧化矽所 /、 厅構成之層的物質層亦可 k稱為氧化物層，雖然其可能並 ^ , 匕I非兀王由虱所構成。 減>、fe蝕之氮氧化方法 :她實施例係以快閃記憶體褒置之設計與製造 ^…以說明。惟，應了解到本發明之實施例可使用 於其他電子設計與製造方面。 ，由㈣過程所造成之閘極邊緣缺陷之習知修補過程 係於晶圓表面生成一層，，氧化物 曰乳化物（虱化矽，Si〇2)。該過程

包含將晶圓放置愤Φ廿.X 置於爐中亚將分子的氧（〇2)流過晶圓一段時 間。該層氧化物通常與半導體中的其他氧化物層不同。不 同處之一在於大部分之氧化物層基本上為平面的，並斑晶 圓表面平#。修補層之氧化物類似貼護層(c〇nf〇rmai oatmg)例士D ’沿著半導體裝置的垂直邊緣生成，與晶圓 表面垂直。應了解此說明僅為不同處之說明而非定義。 在熱與氧之環境下從矽基材上生成氧化物層。如同前 述，該習知方式夺占> _儿& , 飞生成之虱化物的厚度至少為大約75埃或更 厚。但是，對於呈古 丁万、八有〇.3微米之閘極長度的較新的半導體 來說，具有7 5途夕ϋ外μ丄广 矢之乳化秒太厚，會造成橫越通道之通道氧 化物層之不均勻性。 第5圖成明根據本發明一實施例的製造金屬氧化物半 導體之方法5〇〇。 在步驟5 1 〇中將金屬氧化物半導體之閘極構造蝕刻。 /蝕J $藉由電漿衝擊來執行。電漿蝕刻通常經過數種 92384 200410296 物里過，包含例如物理的噴濺 離子所引起化學侵蝕和因+ 4 # 予钕蝕、由高能 ， $ 口為離子加強保護 化學侵蝕。蝕刻最後社果 、土之迖擇性 極疊層。 果係將物質移除。留下的層形成問 閑極豐層敍刻之不幸後掠、，& 壞已經證明並非商聿上、j、運氣化物層。該破 j耒上可仃的。因此， 八 在一般製造流程中包括餺 斤 刀丰¥體廠商 τ匕括修補該等破壞之過程。 在步驟520中，八人备> 通常係晶圓之一”/ 屬氧化物半導體’ 比，係传用入…'°14習知流過分子的氧氣方式形成對 邮使用…體，例如氧化氮，，或氧化亞氮， 在步驟5 3 0中，名M & 士塞、止 … 纟閘極構造上生成植入前之薄膜。因 ς·η , 虱忒溥膜包括氮，大致上並非

Sl〇2。更詳而言之，哕拮 a 孩植入刖之虱化物，，層基本上為氮化 制处/疋鼠化石夕比氧化石夕生成要慢，造成更細的過程控 石/爭作為優點的-好處在於，可用氮化石夕生成比氧化 更薄的植入前薄膜。尤其，氮切薄膜之厚度小於6〇 ::、如…埃，在商業上可行。該等厚度已證明、j 仏補閘極豐層邊緣缺陷之能力，且無不好的後果。 人千=一附加的好處係氮化矽（7)比氧化矽（3·9)有較高的 ;1電常數。較高的介電常數在閘極疊層邊緣缺陷中氮化矽 取代缺少氧化秒的地方提供較低的漏電流。 一第6圖說明根據本發明一實施例的浮接閘極記憶體單 凡65 〇之部份。浮接閘極記憶體單元包括晶圓2 1 0，通道 15 92384 200410296 虱化物層12C，以及浮接閘極層12B。如第3圖(先前技術) 所說明，-蝕刻過程破壞浮接閘極層12B。在修補閘極疊 層蝕刻破壞之過程後’例如，藉由上述之過程5〇〇，將一 植入前薄膜62〇生成於浮接閘極記憶體單元㈣之開極的 邊緣上。it常’該植入前薄膜62()亦可覆蓋晶圓21〇因姓 刻過程而裸露之部分。 應注思至丨J ’區域 6 3 0，士〇 rfe： # / a 相對應邊緣缺陷區域3 1 0，已 大致上藉由植入前薄膜6 2 〇之哇成％播、生 _ ^ . 二一 （生成所填滿。應了解的是植 入如 >專膜^ 6 2 0之生成祐兀帝而丨± a 王成JL不而要精確的填滿區域63〇以實現 根據本發明之一實施例較佳之效果。 、 …本發明之實施例中另-附加好處是，氮切生成於通 道乳化物與基板之角落’例如角落64〇，能夠在形成如第工 圖(先前技術)的源極汲極區域14《源極/没極區的後續植 入時有益地保護該構造的角落。 在此新的方式中，可實際修補閘極疊層邊緣缺陷而對 金屬氧化物半導體之雷翁胜将> τ ώ 包乱特性热不良的後果。將氮化矽的 新應用運用在此應用中允許斗 ^ σ千生成溥的修補層。有益地是該 寺〉專的層亚不會造成诵；酋g # L双逋迢虱化物層之不均勻斷絕。其好處 在於使用本發明之實施例之半 丨J <干V脰製造商可以使用較小的 過程特徵尺寸，導致半導體裝置有更高密度的矩陣，令今 :置具較低的成本並藉由在此所述之技術的改良實現使： 者的競爭優勢。 >本毛明之貫靶例提供-種修補閘極疊層氧化物之破 壞的方法。本發明之另外的實施例提供快閃記憶體裝置的 92384 16 200410296 。且^之氧化物的修補而不造成寬清除限界電壓之八 佈。本發明之更進— 电&之分 外 ν的貫施例藉由現有的半導體過程與 口又備來達成上述的解決安+ 一 技術。 < 工具與 、、因此已說明本發明之較佳實施例’減少侵钱之氮氧化 方法。雖然已藉由特定實施例來說明本發明，應了解到本 發明不應該由該等實施例所限制，而應如後述之 範圍所列。 [圖式之簡單說明] · 第1圖頒不先前技術中已熟知的記憶體單元； 第2Α圖、第2Β圖、第2C圖、第2]〇圖說明先前技 術中之已熟知的形成浮接閘極記憶體單元丨〇之範例光學 微影術， 第3圖說明先岫技術中之已熟知的兩種蝕刻閘極疊層 之效果； 第4圖說明浮接閘極記憶體單元之陣列的限界電壓之 _ 兩種分佈圖； 第5圖說明根據本發明一實施例的製造金屬氧化物半 導體之方法；以及 第6圖說明根據本發明一實施例的浮接閘極記憶體單 元之部份。 10 記憶體单元 12A至12C、212A至212C層 14 、 310 、 320 、 440 、 450 、 630 區域 17 92384 200410296 14A、 14B 節點 16 閘極 17 通道 18 特徵尺寸 210 晶圓 220 光阻膜 230 遮罩結構 240 光能量 410 分佈圖 420、 430 分佈 620 植入前薄膜 640 角落 650 浮接閘極記憶體單元 18 92384

Claims (1)

1. 200410296 拾、申請專利範圍·· i驟種金屬氧化物半導體之製造方法，該方式包括下列步 蝕刻（5 H))該金屬氧化物半導體之一開極構造； 及將含氮氣體流過（520)該金屬氧化物半導體；以 在該閘極構造上生成（530)一植入前薄膜。 2· ^申請專利範圍第i項之金屬氧化物半導體之製造方 法’其中該植入前薄膜厚度小於6〇埃。 3.如申請專利範圍第i項之金屬氧化物半 法，其中該含氮氣體大致上為N0。 ^方 4·如申請專利範圍第i項之金屬氧化物半導體之製造方 法’其中該含氮氣體大致上為ΝΑ。 5.如申請專利範圍第i項之金屬氧化物半導體之製造方 法，復包括在該生成後植入一源極區域。 6·如申請專利範圍第i項之金屬氧化物半導體之製造方 法’其中該植入前薄膜包括氮。 7·如申請專利範圍第6項之金屬氧化物半導體之製造方 法，其中該植入前薄膜大致上為氮化矽。 8_ —種閘極疊層之邊緣缺陷的修補方法，該方法包括 步驟： 將-包括具有問極疊層邊緣缺陷之半導體的晶圓 放入爐中； 將一含氮氣體流過該閘極疊層；以及 92384 19 200410296 在該閘極構造之邊緣上生成修補該邊緣缺陷之植 入前薄膜。 9·如申請專利範圍第8項之閘極疊層之邊緣缺陷之修補 方法，其中該植入前薄膜厚度小於60埃。 1 0.如申請專利範圍第8項之閘極疊層之邊緣缺陷之修補 方法，復包括在該生成後植入一源極區域。

   20 92384