TW200409178A - Semiconductor device - Google Patents

Description

200409178 玖、發明說明： 【發明所屬之技術領域】 本發明係一種半導體裝置，特別是一種具有電容器的半 導體裝置。 【先前技術】 近年來，研究將RF電路等的類比電路與CMOS電路等的 邏輯電路積體化在相同晶片内之LSI。這種類比電路與邏輯 電路除了電晶體以外另包含有電容器。因而，為了將類比 電路與邏輯電路積體化在相同晶片内，必須同時滿足各個 電路所要求的電容器特性。 對於這種要求，提案有一種在金屬電極間挾住介電體膜 (絕緣膜）之 MIM(Metal-Insulator-Metal)電容器。該MIM 電容 器與電極材料使用多晶矽等的半導體之電容器相比，由於 使用金屬電極而具有可獲得高的Q值等之優點。又，藉由在 介電體膜使用介電率比Si02或SiN高的材料，可提高電容。 習知技術在專利文獻1揭示有設計複數個介電體膜之構 造作為電容器之介電體區域。介電體膜揭示有Zr02膜或 Ta205膜等。 專利文獻2揭示有在電極與介電體膜之間設置擴散阻障 層之電容器。記載有氮化鈦物等作為電極、氧化鉦物或氧 化锆物等作為介電體膜、以及氮化锆物、碳化锆物等作為 擴散阻障層。 專利文獻3揭示具有複數個介電體膜之多層介電體堆疊 (STACK)。揭示有Zr*02膜、Hf02膜、及Ta205膜等作為介電 88165 200409178 體膜。 然而，使用Zi*02膜、Hf02膜、及Ta205膜作為介電體膜時 ，如以下所述，將產生所謂漏電流變大的問題，或所謂電 容的變動大的問題。 例如，在MIM電容器的電極多使用擴散阻障性或平滑性 優良的TiN膜或WN膜等的金屬氮化物膜。然而，使用這種 金屬氮化物膜作為電極時，在Ta205膜（介電體膜）與金屬氮 化物膜（電極）之界面上容易產生金屬氮化物膜之氧化反應 。結果，介電體膜缺乏氧氣，成為漏電流增大之主因。該 界面反應在成膜時雖為可忽視左右的程度，惟在之後的熱 步驟中加速。因而，在保證元件的高溫動作上成為大問題。 又，在使用Zr02膜、Hf02膜作為介電體膜時，雖可抑制 漏電流，惟由於電容的電壓依存性或溫度依存性高，故產 生所謂電容變動大之問題。 【專利文獻1】 曰本國特開2000-1 83289號公報 【專利文獻2】 曰本國特開2000-208720號公報 【專利文獻3】 曰本國特開2001-267566號公報 如此，習知的電容器具有所謂漏電流大之問題、且具有 電容變動大之問題。因而，難以獲得具有特性或信賴性優 良之電容器的半導體裝置。 本發明係有鑑於上述習知之課題而研創者，目的在於提 88165 供一種具有特性或信賴性優良的電容器之半導體裝置。 【發明内容】 有關本發明之半導體裝置，係具備有：半導體基板；及 G U有叹置於上述半導體基板的上方且具有金屬性的下部 f極、與具有金屬性的上部電極、及設置在上述下部電極 與上部電極之間的介電體區域之電容器，其特徵在於，上 迟J % ta區域係包含含有從矽、氧、銓及锆中所選擇之至 少一種元素的第1介電體膜。 【實施方式】 以下參照圖面說明本發明之實施形態。 (基本構成） 首先，參照圖1及圖2說明本發明之實施形態的半導體裝 置之基本構成。 圖1係模式顯示本實施形態之半導體裝置的全體構成例 之剖面圖。 圖1所不的半導體裝置係具備有：半導體基板1〇、在半導 把基板10上所設置的中間區域20、及中間區域2〇上所設置 的電容器30。在半導體基板10上例如使用矽基板，在半導 體基板10的表面部設置有MIS電晶體丨丨等的能動元件。在中 間區域20除了層間絕緣膜外另包含有配線及柱塞等。電容 备3 0係由下邵電極3丨、下部電極3丨上所設置的介電體區域 32、及介電體區域32上所設置的上部電極32所形成。 圖2(a)至2(d)係模式顯示圖1所示的電容器3〇之構成例的 剖面圖。 88165 200409178 圖2(a)所示的例係設置含有矽、氧、铪（Hf)及錘（Zr)中至 少一種元素之介電體膜（第1介電體膜）32&以作為介電體區 域32，介電體膜32a的下面及上面分別與下部電極31及上部 電極33接觸。以下，HfSi〇2膜（或HfSiO膜）係表示含有給的 膜、ZrSi〇2膜（或ZrSiO膜）係含有#的膜、（Hf，Zr)Si02膜 (或（Hf，Zr)SiO膜）係表示含有铪及錯的膜。介電體膜32a更

以含有氮較佳，此時，以HfSiON膜、ZrSiON膜、（Hf，Zr)SiON 膜表示。此外，期望介電體膜32a所含有的矽之原子數為 、上述至少一方的元素之原子數為Nei時，Nsi<Nel/2。如此 ，藉著設定矽的原子數之比率，可獲得具有高介電率的介 電體膜。 圖2(b)所示之例係在介電體膜32a上設置與介電體膜32& 不同的介電體膜（第2介電體膜）32b作為介電體區域32,使介 电體膜32a的下面與下部電極31接觸。期望在介電體膜32匕 使用比介電率高於介電體膜32a的介電體材料，尤其是比介 電率為20以上的介電體材料。例如，可使用仏山^膜或Hf〇2 膜等作為介電體膜32b。 圖2(c)所示的例，係在介電體膜32a下設置介電體膜 作為介電體區域32,使介電體膜32a的上面與上部電極”接 觸。 圖2⑷所示之例，係在介電體膜仏上設置介電體膜奶 、在介電體膜32b上設置介電體膜32c(第3介電體膜）作為 介電體區域32’使介電體膜32a的下面與下部電極31接觸， 使介電體膜32c的上面與上部電極33接觸。介電體膜32c可 88165 -9- 使用與上述介雷砂腊^ 1 电&膜32a相同的介電體材料。 此外，在上述各例中，下部電極31及上部電極33上可使 二=屬氮化物膜（彻膜、wn膜、Μ膜等）或金屬氮化 U屬膜之積層膜作為具有金屬性的導電膜（顯示金 屬傳導的導電膜）。 丨、：此：根據本實施形態，設置含有矽、氧、銓及锆中至 少:種7L素〈介電體膜作為電容器的介電體膜。根據這種 構成，可抑制介電體膜與電極之界面的氧化還原反應，可 謀求漏電流降低，且可降低電容的電壓依存性或溫度依存 性亦可抑制電容的電動。藉此，成為可獲得特性或信賴 性優良的電容器。X’更在上述介電體膜含有氮時，由於 k同介電率且難以結晶化，而更可降低漏電流。又，藉著 組合Ta^5膜或Hf〇2膜等的介電體膜，可提高介電體區域全 體的介電率，又可提昇介電體區域全體的成膜速度。 以下，說明實施形態1至實施形態3作為本發明之具體實 施形態。 (實施形態1) 圖3(a)至3(e)係模式顯示第1實施形態之半導體裝置的製 造步騾之剖面圖。 首先’如圖3(a)所示，在半導體基板（未圖示）上的層間絕 緣膜21内形成穿孔。層間絕緣膜21内預先形成有配線層亦 可。然後，全面沉積Cu膜，更藉由CMP等進行平坦化處理 。藉此，在穿孔形成埋入有Cii膜之柱塞22。繼而，在全面 形成SiN膜23作為絕緣膜。藉由設置該SiN膜23，在之後的 88165 -10 - 200409178 熱處理步驟中可防止Cu的擴散 有500 ppm之Zr，從所形成的膜中亦檢測出對應的比率之△ 。又，利用奥格電子光譜法評價氧與氮的比例之結果為，〇 :N=8 : 2(原子數比）。然後，在介電體膜32上藉由濺鍍形 」，k而如圖3(1))所不，藉由漸鍍形成雇膜作為下部電極 膜31。然後，在下部電極㈣上形成厚度5Q_的介電體膜 (介電體區域）32。在本例中，製作使用删〇2膜之試料I使 用删⑽膜之試料作為介電體膜32。使用職〇遵之試料 精由在包含氧的環境下進行漸鍍而形成，使用咖⑽膜之 試料藉由在包含氧及氮的環境下進行漸鍍而形成。任一種 試料皆使用Hf:Si=8:2(原子數比）之好。在錄子中含 成TiN膜作為上部電極膜33。 然後，如圖3(c)所示，形成抗蝕劑膜34。更以抗蝕劑膜％ 作為掩膜以姓刻上部電極膜3 3。 然後，如圖3(d)所示，形成抗蝕劑膜35。更以抗蝕劑膜％ 作為掩膜以飯刻介電體膜32及下部電極膜31。藉此，形成 MIM電容器構造。 然後’如圖3(e)所示，以層間絕緣膜41覆蓋MIM電容器構 造。之後，在層間絕緣膜41内形成穿孔後全面沉積。膜。 再者，藉由CMP法等進行平坦化處理，在穿孔形成埋入有 Cu膜之柱塞42及柱塞43。柱塞42係與電容器的電極連接， 柱塞43係與柱塞22連接。然後，在全面形成SiN膜44作為絕 緣膜。藉由設置該SiN膜44，可防止Cu之擴散，且可防止水 分從外部入侵。 88165 -11- 200409178 根據以上步驟，可獲得具有積層下部電極3 1、介電體膜 32、及上部電極33之電容器的半導體裝置。 測定以上所獲得的電容器之特性。結果，在使用HfSi02 膜作為介電體膜32的試料中，漏電流至土3 V為止為10_1G A/mm2以下，電容為4.0 fF/μιη2，電容的電壓變動為70 ppm/V 、25至85°C之電容的溫度變動為90ppm/°C。在使用HfSiON 膜作為介電體膜32的試料中，漏電流至土3 V為止為1(T1G A/mm2以下，電容為4.2 fF/μπι2,電容的電壓變動為60 ppm/V 、25至85°C之電容的溫度變動為80ppm/°C。使用HfSiON膜 時，比使用HfSi02膜更可提昇介電率。又，藉由加了 N，即 使進行回火亦難以結晶化，可有效抑制漏電流。 (比較例1) 比較例係製作使用Hf02膜之試料作為介電體膜32。Hf02 膜之厚度為50 nm，藉由使用Hf靶子之濺鍍而形成。除了使 用Hf02膜作為介電體膜32以外，其餘與第1實施形態之電容 器相同。 在測定電容器的特性時，雖漏電流至± 3 V為止係1(T1G A/mm2以下，電容為4.5 fF/μιη2，但是電容的電壓變動為250 ppm/V、25至85°C之電容的溫度變動為200 ppm/°C，與本實 施形態相比在特性上有相當大的劣化。 (實施形態2) 本實施形態係將電容器的介電體區域32設為積層構造。 介電體區域32以外的基本構成及製造步驟與第1實施形態 相同。電容器的基本構成與圖2(d)所示之構成相對應。亦即 88165 -12- 200409178 ’與上層介電體膜與下層介電體膜之間挾住中間介電體膜 之構造對應。 介電體區域32的上層介電體膜及下層介電體係製作出使 用HfS^膜之試料（試料A)、使用測丨⑽膜之試料（試料b) 、使用ZrSi〇2膜之試料（試料c)、及使用ZrSi〇N膜之試料 (試料D)。任一種試料皆藉由濺鍍形成，上層介電體膜及下 層介電體膜的厚度設為5 nm。試料A及試料B係使用Hf :以 =8 · 2的靶子，試料c及試料〇係使用Zr :以=6 ·· 4的靶子 。任一種試料皆在中間介電體膜使用丁心…膜。丁心〇5膜之厚 度為40 nm，藉由使用仏靶子之濺鍍法所形成。又，任一種 4料皆在不暴露於大氣下連續形成上層介電體膜、中間介 電體膜及下層介電體膜。此外，HfSi02膜、HfSiON膜、ZrSi02 膜、ZrSiON膜及Ta2〇5膜之比介電率分別為18、2〇、16、18 及27 〇 就所製作之各試料（試料A至試料D)測定電容器的特性。 結果，任一種試料之漏電流皆至±3 v為止為1〇-1〇A/mm2以 下。電容方面，試料A為4·〇 fF/|llm2、試料Β44·2 fF/|Lim2、 試料C為3.7fF^m2、試料D為3.9fF/(Lim2。電容的電壓變動 方面’試料A為1〇〇 ppm/V、試料6為8〇 ppm/v、試料c為6〇 PPm/V、試料d為40 ppm/V。25至85°C的電容之溫度變動， 八料A為80 ppm/c、試料B為90 ppm/°C、試料C為45 PPm/°C、試料D438ppmrc。 (比較例2) 比車又例係製作僅使用丁心〇5膜之試料作為介電體區域32 88165 -13- 200409178 τ&2〇5膜之厚度為4〇 nm，藉由使用Ta靶子之濺鍍所形成 。除了使用Ta2〇5膜作為介電體膜32以外，其餘與第工實施 形態之電容器相同。 在測疋電容器的特性時，雖漏電流至±3 v為止係1〇·8 A/mm以下’電谷的電壓變動為480 ppm/V、25至85 °C之電 令的溫度變動為2〇〇 ppm/°c，與本實施形態相比在特性上 有相當大的劣化。 (實施形態3) 圖4係（a)至（e)係模式顯示第3實施形態之半導體裝置的 製造步驟之剖面圖。 首先，如圖4(a)所示，在半導體基板（未圖示）上的層間絕 緣膜21内形成穿孔。層間絕緣膜21内預先形成有配線層亦 可。然後，全面沉積W膜，更藉由CMP等進行平坦化處理 。藉此’在穿孔形成埋入有W膜之柱塞22。 繼而’如圖4(b)所示，藉由漸鍍連續形成TiN膜/Ti膜/TiN 膜之積層膜作為下部電極膜3丨。然後，在下部電極膜3 j上 以如下之方法形成介電體膜（介電體區域）32。首先，在下部 %極3 1上旋轉塗敷使用Hf(〇Bu)4及Si(OEt)4之有機溶劑（Hf :Si = 5 : 1)。然後，在氧氣存在下使用勵起波長172 nm的 光進行UV-〇3處理。繼而，在氧氣環境中進行4〇〇。〇的熱處 理’形成厚度8 nm的HfSi〇2膜。反覆三次上述塗敷步驟、 uv-〇3處理步驟、及熱處理步驟，形成總厚度24nm的介電 體膜（HfSi〇2膜）32。藉由X線衍射確認結晶性時，HfSi〇^ 為非晶質矽。然後，藉由濺鍍連續形成TiN膜/Ti膜/TiN膜之 88165 -14- 200409178 積層膜作為上邵電極膜3 3。 然後，如圖4 (c)戶斤+，游# a々，* 厅不Φ成抗蚀劑膜34。更以抗蝕劑膜34 作為掩膜以蝕刻上部電極膜33。 然後，如圖4(d)戶斤千，$ # u /μ 4 斤不开y成抗餘劑膜35。更以抗蝕劑膜35 作為掩膜錢刻介電體膜32及下部電極膜31。 :、、後如圖4(e)所不，藉著除去抗餘劑膜35，形成積層有 下^極31 J %體膜32、及上部電極33之MIM電容器構 L之後的步驟雖未圖不，惟進行覆蓋驢乂電容器構造的 層間絕緣膜之形成步钾、空f 砜，驟穿孔的形成步驟、在穿孔内形成 A1柱塞之步驟等。 測定Γ。上方法所獲得的電容器特性時，漏電流至土3 乂為 止係 A/mm以下’電容為7.0 fF/pm2，電容的電壓變動 為8〇 Ρ_ν、25至饥之電容的溫度變動為1〇〇 ppm/t。 如此’在電容器的介電體膜使用塗敷膜時，亦與第！及第2 實施形態相同，可獲得特性優良的電容器。 又，斫製作出用以改變塗敷膜的原料(Hf(〇Bu)4及 Si(〇Et)4之有機溶劑）所包含的職Si之比例（此Si)之試料 。在Si的量相對增加之同時，介電體膜的介電率下降，在 Hf: Si=5: 5的試料中比介電率低㈣。因而，為獲得且 有某程度以上的介電率之介電體膜，期望使介電體膜所含 有的Si原子數之比例縮小某程度。 以上’雖說明本發明之實施形態，惟本發明並不限定於 上述實施形態，在不脫離其主旨的範圍内可進行種種的變 形。再者’上述實施形態係包含各種階段的發明，藉由適 88165 • 15 - 200409178 當組合所揭示的構成要件可抽出各種發明。例如，即使從 所揭示的構成要件刪除幾個構成要件，若可獲得特定的功 效則可抽出作為發明。 發明之功效 根據本發明，可抑制漏電流或電容變動，且可獲得特性 或信賴性優良的電容器。 【圖式簡單說明】 圖1係模式顯示本發明之眘竑并彡錄一、上& —贫/J又貝她形悲芡丰導體裝置的全體 構成例之剖面圖。 圖2(a)至⑷係模式顯示圖i所示的電容器之構成例的剖 面圖。 圖3(a)至⑷係模式顯示本發明第i及第2實施形態之半導 體裝置的製造步驟之剖面圖。 4贫明罘3貫施形態之半導體 裝置的製造步驟之剖面圖。 圖4係（a)至（e)係模式顯示本發明筮3余 【圖式代表符號說明】 10 半導體基板 11 MIS電晶體 20 中間區域 21、41 層間絕緣膜 22 ' 42 、 43 柱塞 23、44 SiN膜 30 電容器 31 下部電極 88165 -16- 200409178 32 32a 33 34、 介電體區域 、32b、32c 介電體膜 上部電極 35 抗蝕劑膜 88165 17

Claims (1)

1. 200409178 拾、申請專利範圍： 1. 一種半導體裝置，其特徵為具備： 半導體基板；及 電容器，其包含設置於上述半導體基板的上方，具有 金屬性的下部電極；具有金屬性的上部電極；及設置在 上述下部電極與上部電極之間的介電體區域，且 上述介電體區域包含含有矽、氧及從铪及錘中選擇之 至少一種元素的第1介電體膜。 2·如申請專利範圍第1項之半導體裝置，其中上述第1介電 體膜更含有氮。 3_如申請專利範圍第1項之半導體裝置，其中上述第1介電 體區域更含有第2介電體膜，其設置在上述上部電極與 上述第1介電體膜之間或上述下部電極與上述第1介電 體膜之間，與上述第1介電體膜相異。 4.如申請專利範圍第1項之半導體裝置，其中上述介電體 區域係更含有第2介電體膜，其設置在上述上部電極與 上述第1介電體膜之間，與上述第1介電體膜相異；及第 3介電體膜，其設置在上述上部電極與上述第2介電體膜 之間，含有矽、氧及從銓及锆中選擇之至少一種元素。 5·如申請專利範圍第3項之半導體裝置，其中上述第2介電 體膜的介電率比上述第1介電體膜的介電率高。 6_如申請專利範圍第4項之半導體裝置，其中上述第2介電 體膜的介電率比上述第1介電體膜及第3介電體膜的介 電率高。 88165 7 74U9178 如申清專利範園第3或4項之半導體裝置，其中上述第2 介電體膜的相對介電率係20以上。 8·如申請專利範圍第丨或2項之半導體裝置，其中上述下部 電極及上部電極之至少一方包含金屬氮化物膜。 9·如申請專利範圍第丨或2項之半導體裝置，其中上述第i 1兒把膜所含有之矽的原子數比上述第丨介電體膜所含 有的上述至少一種元素之原子數的1/2少。 10·如申請專利範圍第項之半導體裝置，其中上述第i 介電體膜係以塗敷膜所形成。 88165