TW200407984A - Method for transferring an electrically active thin film - Google Patents

Method for transferring an electrically active thin film Download PDF

Info

Publication number
TW200407984A
TW200407984A TW092119525A TW92119525A TW200407984A TW 200407984 A TW200407984 A TW 200407984A TW 092119525 A TW092119525 A TW 092119525A TW 92119525 A TW92119525 A TW 92119525A TW 200407984 A TW200407984 A TW 200407984A
Authority
TW
Taiwan
Prior art keywords
film
substrate
thin film
defects
implantation
Prior art date
Application number
TW092119525A
Other languages
English (en)
Other versions
TWI240960B (en
Inventor
Cioccio Lea Di
Fabrice Letertre
Elsa Hugonnard-Bruyere
Original Assignee
Commissariat Energie Atomique
Soitec Silicon On Insulator
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique, Soitec Silicon On Insulator filed Critical Commissariat Energie Atomique
Publication of TW200407984A publication Critical patent/TW200407984A/zh
Application granted granted Critical
Publication of TWI240960B publication Critical patent/TWI240960B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Crystal (AREA)

Description

玖、發明說明： 【發明所屬^技術領域】 發明領域 本發明係關於一種移轉電性主動薄膜由一初始基材至 '目樣基材之方法。 本發明特別可應用於移轉半導體材料薄膜，特別係移 轉碳化矽薄膜。 發明背景 文件FR-A-2 681 472(對應於美國專利第5 374 564號) 教示一種製造半導體材料薄膜之方法。該薄膜首先藉離子 植入而被定界於初始基材。該基材之一面根據預定劑量及 能量使用離子(通常為氫離子)撞擊，來相對於被撞擊面，於 接著基材離子平均穿透深度之深度，形成嵌置之脆變薄膜 。基材之被撞擊面隨後調整為與接收基材或加勁件之一表 面作正向連結。然後進行退火，獲得該薄膜與初始基材之 其餘部分分離。如此獲得薄膜黏著於加勁件。此項技術為 眾所周知且已經良好操控。此項技術可獲得電子品質之s〇i 基材。 該方法經過數次調整之後已經應用於碳化矽半導體， 俾獲得稱作SiCOI之薄膜堆疊，SiC0][係由矽基材連續以氧 化石夕薄膜及碳化石夕薄膜覆蓋所組成。此項主題可參考文章厂 藉智慧型切割法而形成絕緣體上碳化矽」，作者L. Di cioccio 等人，材料科學與工程，B 46 (1997)，第349至356頁。 200407984 於對Sicoi基材進行此等發展之範圍内，曾經研究被移 轉之碳化矽薄膜之電阻問題。 被移轉至氧化石夕之第/破化石夕薄膜完全喪失其導電性 質，初步係由適當劑量所誘導，而變成完全隔離。顯示出 5 導入被移轉薄膜且負責獲得隔離性質之電性補償係關聯至 藉由用來進行植入之質子通過材料所形成的植入缺陷。此 項主題可參考下列文章： -「蠢晶碳化石夕缺陷研究-絕緣體上6H層（SiCOI)」，作者 E· Hugonnard-Bruyere等人，微電子工程48(1999)，277至280 10頁； -「藉氫離子植入η型4K碳化矽高電阻層」，作者R· K· Nadella等人’應用物理函件7〇(7)，1997年2月17日，886至 888 頁； •「藉離子植入損傷之氮化鎵之電性隔離：實驗與模式 15」’作者C.Uzan_Saguy等人，應用物理函件，第74卷，第17 期’ 1999年4月26日，2441至2443頁。 獲知奴化矽薄膜移轉所需之高劑量質子，於植入面與 平均植入深度間之整個離子路徑，形成植入缺陷的濃度， 該植入缺陷由電性觀點視之係作為受體中心。 20 賴究之碳切薄M ll攙雜劑所得之㈣初始攙雜 、或藉銘攙箱所得之例如？型初始攙雜介於I,原子/立方 厘米至ίο原子/立方厘米。被援雜之薄膜係&自於I晶或 來自於基材的本身。單純理由顯示若藉使用之方法導入於 被移轉薄膜殘餘補償中心之濃度係高於初始攙雜濃度（施 6 200407984 體中心濃度），則被移轉的薄膜具有極高阻抗行為（參考Ε· Hugonnard-Bruyere之文章，引述如前）。 此種受體缺陷濃度首先係依據由質子植入形成之植人 缺陷濃度決定；其次係依據應用於被移轉薄膜之技術步驟 5 去除此項缺陷因而儘可能降低其濃度之能力決定。 由電子觀點視之，包含補償體缺陷之薄導電膜不具有 適合製造電子裝置之傳送性質（載子濃度）。此外，迫切要求 於藉文件FR-A-2 681 472教示之方法形成SiCOI結構後，被 移轉的薄膜可用來製造電子裝置。 10 許多團隊已經研究過植入缺陷的產生以及消滅植入缺 P曰所需條件。由此等研究瞭解用於對碳化秒，某些藉輕質 離子如氫形成的植入缺陷即使於高達^⑻它之退火溫度仍 然系思疋’用於南於2 X 10原子/立方厘米，於約I]⑽。◦退火 及足以回復其原先之電阻性（參考前文引述Ε· 15 Hug〇nnard_Bruy⑽一文）。雖言如此，於此等製造條件下， 殘餘電性補償維持高補償。「由龐大碳化矽誘導薄膜分離對 氫植體之損傷效應」，作者r· B· Gregory等人，材料研究學 會研时會儀事錄，第572期，1999年，材料研究學會，第33 至38頁，教示於高溫植入可癒合部分缺陷，但無法完全消 滅缺陷。 顯然藉此項技術移轉之事實，矽基材上之碳化矽薄膜 無法應用至目前為止達到的加熱處理，因料熔點係於 1413〇C。 最後以-般方式，即使連結_(或甚至不存在有連結 7 薄膜）、以及使用石夕以外之基材（例如複晶破化石夕）允許進行 此項加熱處理假設導入高缺陷濃度及其熱穩定性，如此也 不足以回復正確電阻，故不合所需，該種溫度極少用於微 電子產業。 最後，高溫植入難以以產業方式執行，無法完全回復 對應於初始攙雜之導電性。 【發明内容】 發明概要 為了克服先前技術之缺點，此處提出一種製造方法， 其可於支承體上獲得半導性材料薄膜，因離子植入造成之 殘餘電性補償可忽略。 因此本發明之目的為一種移轉一電性主動薄膜由一初 始基材至一目標基材之方法，包含下列步驟： -經由初始基材之一面進行離子植入，俾相對於該初始 基材之被植入面於預定深度，形成一嵌置脆變層，如此一 薄膜被定界於該被植入面與該被嵌置面間， -將邊初始基材之被植入面調整為與目標基材之一面 作正向連結， -於嵌置薄膜高度，分開該薄膜與初始基材其餘部分·， -減薄移轉至目標基材之薄膜， 其特徵在於離子植入階段，植入劑量、能量及電流經 選擇，讓植人缺陷之連結係低於預定臨限值，結果於減薄 之薄膜内部獲❹數受體缺陷，該顧可與薄膜之預定電 氣性質相容。 ' 200407984 離子植入步驟包含植入選自氩及稀有氣體離子。 進行正向連結步驟涉及一種選自透過中間薄膜或不含 中間薄膜藉分子黏著連結、藉反應連結、金屬連結、銅焊 或藉物種擴散連結之連結。 5 另外對薄膜進行植入缺陷之癒合退火。該癒合退火可 於薄膜減薄之前或之後進行。 根據本發明方法特別適用於目標基材上獲得Sic、
GaAs、GaN、鑽石或InP薄膜。 _ 圖式簡單說明 10 經由研讀前文供指示而絕非限制性之說明，以及經由 參照附圖，更完整明瞭本發明以及更清楚暸解本發明之其 它優點及特色，附圖中： -第1圖為略圖表示於被植入之初始基材之受體缺陷之 側繪圖， 15 -第2圖為略圖表示形成之空位濃度呈初始被植入基材 深度之函數。 ® I：實施方式3 較佳實施例之詳細說明 根據本發明經過移轉且經過減薄之薄膜中之受體缺陷 20 數目係依據被移轉薄膜形成之缺陷側繪圖決定（根據薄膜 厚度之缺陷分佈）。該缺陷側繪圖係依據植入能量決定。植 入條件(植入能量、植入罩厚度)之選擇有關鍵重要性，因此 可界定未來主動薄膜厚度。 發明人獲得結論為，電性補償體缺陷之側繪係與植入 9 200407984 和w議止比。因此透過植入條件的選擇，需要產生 -種薄膜’該薄膜於植入後含有至少—區段，該區段之缺 陷側繪足夠平坦，讓最終缺陷殘餘濃度係以均句方式分佈 於留下的薄膜。被移轉薄膜之其餘部分，其中缺陷側繪不 5 再平坦’藉減薄而被消除。 根據本發明之經過移轉且經過減薄之薄膜之受體缺陷 數目也依據藉質子照射形成之植入缺陷濃度決定。影響缺 陷濃度之參數為植入劑量及植入電流。本發明發明人觀察 到植入電流可有效形成缺陷。如此於低電流密度植入，允 10許降低缺陷密度。另一項參數為植入離子劑量。可以顯著 方式經由於高溫進行植入、或經由執行穿位障效應，而降 低初始基材之植入離子劑量。 根據本發明之經過移轉且經過減薄薄膜之受體缺陷數 目最終係依據後退火形式（或癒合)處理決定。特別對於碳化 15矽，某些藉輕質離子如氫形成的植入缺陷可於高達150(rc 之退火溫度而維持穩定。 根據此項辦法，關鍵重點顯然係在於未來主動膜之界 疋(換S之於減薄後所得薄膜）。該薄膜完全係由植入離子通 〔开/成之缺陷側繪圖界定，以及由於初始基材斷裂後進行 20之技術步驟之癒合能力決定。 第1圖為略圖表示於初始植入基材之受體缺陷之側緣 圖。y轴表示受體缺陷數目n。X軸表示距植入面（橫座標0) 基材深度z。橫座標Ζι表示薄膜減薄後厚度，因此獲得具 有預定電氣性質之薄膜。 10 200407984 可建立薄膜殘餘電性缺陷側繪與植入期間形成的缺陷 側繪間之關聯之實驗法則。植入後側繪藉TRIM軟體以高準 確度獲得，因此可模擬離子植入步驟期間元素結晶缺陷的 形成（以碳化矽為例，碳及矽之空位）。 5 第2圖為略圖表示形成之空位濃度（以原子/立方厘米表 示）呈距離植入面（橫座標〇)之基材深度z之函數之代表圖。 此圖係經由使用T RIM軟體對以H+離子植入之碳化石夕作模擬 獲知(植入能180 kev，植入劑量6·5 χ 1〇16離子•立方厘米）。 對植入能i8〇kev而言，平均植入深度Rp大於11〇〇奈米Γ 10 碳切之初始基材以域人條件進行_效應測定 。獲6得厚〇·5微米碳化㈣膜之平均受體缺陷殘餘濃度為^ ⑺16原子/立方厘米。™職擬指料在純人薄膜前〇5 微米之缺陷濃度經常性低於9 x 1〇2〇原子/立方厘米。該薄膜 全部各點之缺陷濃度係低於最高濃度9 X⑻。原子/立方厘 X此^^根據本發明;5"法結束時，殘餘缺陷終濃度經 常性低於9χ，κ。經由電性測量獲得全部薄膜之平均濃 度’可估計所形成之物理缺陷與殘餘電性缺陷間之關聯係 數Κ :
Κ=4χ1〇ι”9χ1〇2〇 = 45χ1〇_5 20 具有關係式Cf=Kx Q
Ci為-次植人缺陷之平均濃度係依據對材料進行植入
ΐ方式決定(換言之植人崎決定）°cf為於移轉及退火後， 溥膜之最終電性缺陷平均濃度。A 磁 κ馮退火步驟（缺陷癒合）關 聯之比例係數。 11 用於經由厚度小於50奈米之氧化石夕層於礙化石夕進行氮 入而未蓄意加熱，對能量18〇 keV，劑量6 5 χ 1()16原子/ 立方厘米以及移轉後薄膜之最大加熱處理為出代經歷仙 切而言，係數K約等於4.5xl〇-5。如此表示採用之方法可 /成少形成之缺陷濃度達2.25 χ 104因數。 10 15 y發明人現在說明根據本發明方法之具體實施例，可獲 得移，後之碳化㈣膜’終厚度係小於或等肢5微米。又 單晶碳化石夕初始基材之平坦面以機械方式及化學方式 I光於基材之拋光面上於預定攙雜濃度(例如1〇17雜質原 子/立方厘米）藉磊晶生長碳化矽薄膜。該步驟唯有於希望移 轉攙雜低於基材之最終攙雜且有較佳結晶品f之薄膜時才 需要。蟲晶生長賴可接受機械拋光或機械/化學拋光，俾 獲得允許分子黏著之表面。然後進行加熱氧化，俾獲得厚 50奈米之氧化物薄膜。變化方法包含沉積氧化物不超過5〇 奈米厚度。 初始基材之氧化面於180 keV能量以及6.5 χ 1016原子/ 立方厘米劑量接受氫植入，俾形成脆變薄膜定界欲被移轉 的薄膜。經由於高溫植入氫，可以顯著方式降低此定界劑 量。例如於植入溫度約650°C，臨界劑量由6·5χ 1016降至約 20 4.5 χ 10原子/立方厘米。進行該植入，俾於碳化石夕薄膜之 前500奈米產生低於9 x i〇2G原子/立方厘米之模擬濃度。 如同存在於目標基材之氧化物表面，被植入之氧化物 表面經過清潔。然後該等表面例如藉機械/化學拋光而特異 性活化。如此處理後之表面藉分子黏著而連結。 12 200407984 然後經由於脆變區段層面，激發初始基材内部的斷裂， 而進行經過定界薄膜的移轉。斷裂可藉適當加熱處理獲得。 移轉至目標基材上之薄膜於極高溫度（135(rc)退火。氧 化退火可以控制方式藉氧化耗用碳化矽薄膜，外滲存在於 5薄膜上之氫，以及癒合植入缺陷。退火時間例如可癒合植 入缺陷。退火時間可為48小時。 然後進行碳化矽薄膜之解除氧化。 *然後藉離子束钱刻或藉熱氧化將薄膜減薄，俾調整薄 膜至（小於0.5微米）之預定厚度。該步驟可於於極高 溫之退 10 火步驟之前進行。 ，根據本發明方法可應用至任一種希望藉智慧型切割法 和轉之材料’但騎料後來造成電子問題(例如SiC、GaAs 、InP、GaN、鑽石）。 15 * 了透過巾間氧化物膜之分子崎以外之其它連結方 ^可使用··不含巾㈣膜之分子轉、藉反應連結、金 _結、銅焊或藉物種擴散連結。離子植入可使用氫以外 之勿種，例如使用氦進行。 【陶式簡單說明】 20 第1圖為略^表示於被植人之初始基材之受體缺陷之 20 側繪圖， 第2圖為略圖表示形成之空位濃度呈初始被植入基材 深度之函數。 圖式之主要元件代表符號表】 (無） 13

Claims (1)

  1. 200407984 拾、申請專利範圍： 1. 一種移轉一電性主動薄膜由一初始基材至一目標基材 之方法，包含下列步驟： -經由初始基材之一面進行離子植入，俾相對於該 5 初始基材之被植入面於預定深度，形成一嵌置脆變層， 如此一薄膜被定界於該被植入面與該被嵌置面間， -將該初始基材之被植入面調整為與目標基材之一 面作正向連結， · -於嵌置薄膜高度，分開該薄膜與初始基材其餘部 10 分； -減薄移轉至目標基材之薄膜， 其特徵在於離子植入階段，植入劑量、能量及電流 經選擇，讓植入缺陷之連結係低於預定臨限值，結果於 減薄之薄膜内部獲得多數受體缺陷，該缺陷可與薄膜之 15 預定電氣性質相容。 2. 如申請專利範圍第1項之方法，其特徵在於該離子植入 ® 步驟包含植入選自下列物種之離子：氫及稀有氣體。 3. 如申請專利範圍第1項之方法，其特徵在於該進行正向 連結步驟涉及一種選自透過中間薄膜或不含中間薄膜 20 藉分子黏著連結、藉反應連結、金屬連結、銅焊或藉物 種擴散連結之連結。 4. 如申請專利範圍第1項之方法，其特徵在於對薄膜進行 植入缺陷之癒合退火。 5. 如申請專利範圍第4項之方法，其特徵在於該癒合退火 14 200407984 係於薄膜減薄步驟之前進行。 6. 如申請專利範圍第4項之方法，其特徵在於該癒合退火 係於薄膜減薄步驟之後進行。 7. —種如申請專利範圍第1至6項中任一項之方法之用 5 途，該用途係為了於一目標基材上獲得SiC、GaAs、 GaN、鑽石或InP薄膜。
    15
TW092119525A 2002-07-18 2003-07-17 Method for transferring an electrically active thin film TWI240960B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0209118A FR2842648B1 (fr) 2002-07-18 2002-07-18 Procede de transfert d'une couche mince electriquement active

Publications (2)

Publication Number Publication Date
TW200407984A true TW200407984A (en) 2004-05-16
TWI240960B TWI240960B (en) 2005-10-01

Family

ID=29797545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092119525A TWI240960B (en) 2002-07-18 2003-07-17 Method for transferring an electrically active thin film

Country Status (9)

Country Link
US (1) US20050282358A1 (zh)
EP (1) EP1523771B8 (zh)
JP (1) JP2005533384A (zh)
AT (1) ATE460745T1 (zh)
AU (1) AU2003269024A1 (zh)
DE (1) DE60331653D1 (zh)
FR (1) FR2842648B1 (zh)
TW (1) TWI240960B (zh)
WO (1) WO2004010494A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910218B2 (en) 2003-10-22 2011-03-22 Applied Materials, Inc. Cleaning and refurbishing chamber components having metal coatings
US7670436B2 (en) 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US7402520B2 (en) 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7659206B2 (en) 2005-01-18 2010-02-09 Applied Materials, Inc. Removal of silicon oxycarbide from substrates
US7208325B2 (en) 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
US8617672B2 (en) 2005-07-13 2013-12-31 Applied Materials, Inc. Localized surface annealing of components for substrate processing chambers
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
US7762114B2 (en) 2005-09-09 2010-07-27 Applied Materials, Inc. Flow-formed chamber component having a textured surface
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US8647484B2 (en) 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
DE102006061167A1 (de) 2006-04-25 2007-12-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US7981262B2 (en) 2007-01-29 2011-07-19 Applied Materials, Inc. Process kit for substrate processing chamber
US8083963B2 (en) 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
US7942969B2 (en) 2007-05-30 2011-05-17 Applied Materials, Inc. Substrate cleaning chamber and components
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
US9194189B2 (en) 2011-09-19 2015-11-24 Baker Hughes Incorporated Methods of forming a cutting element for an earth-boring tool, a related cutting element, and an earth-boring tool including such a cutting element

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218123A (ja) * 1989-02-17 1990-08-30 Matsushita Electron Corp 半導体装置の製造方法
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
JPH1197379A (ja) * 1997-07-25 1999-04-09 Denso Corp 半導体基板及び半導体基板の製造方法
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
JP3655547B2 (ja) * 2000-05-10 2005-06-02 株式会社イオン工学研究所 半導体薄膜の形成方法
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate

Also Published As

Publication number Publication date
JP2005533384A (ja) 2005-11-04
AU2003269024A8 (en) 2004-02-09
WO2004010494A2 (fr) 2004-01-29
WO2004010494A3 (fr) 2004-04-08
TWI240960B (en) 2005-10-01
EP1523771A2 (fr) 2005-04-20
AU2003269024A1 (en) 2004-02-09
US20050282358A1 (en) 2005-12-22
FR2842648A1 (fr) 2004-01-23
DE60331653D1 (de) 2010-04-22
FR2842648B1 (fr) 2005-01-14
ATE460745T1 (de) 2010-03-15
EP1523771B1 (fr) 2010-03-10
EP1523771B8 (fr) 2010-05-12

Similar Documents

Publication Publication Date Title
TWI240960B (en) Method for transferring an electrically active thin film
JP4238087B2 (ja) ＳｉＧｅオンインシュレータ基板材料の製造方法
US7679141B2 (en) High-quality SGOI by annealing near the alloy melting point
KR100587997B1 (ko) 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법
EP1901345A1 (en) Multilayered semiconductor wafer and process for manufacturing the same
US6995427B2 (en) Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US6995075B1 (en) Process for forming a fragile layer inside of a single crystalline substrate
JP2004363592A (ja) 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JP2005047792A (ja) 微細構造、特にヘテロエピタキシャル微細構造およびそのための方法
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
US20060234474A1 (en) Method of transferring a thin crystalline semiconductor layer
JP3204855B2 (ja) 半導体基板の製造方法
JP2005236272A (ja) 水素注入緩和ＳｉＸＧｅ１−Ｘ層の欠陥を低減する低温アニール
JP2001148473A (ja) 半導体装置及びその製造方法
JP4853990B2 (ja) 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
JPH10223551A (ja) Ｓｏｉ基板の製造方法
JP2021163779A (ja) Ｓｏｉウェーハおよびその製造方法
JP2001085649A (ja) Ｓｏｉウェーハおよびその製造方法
JP2008244261A (ja) Ｓｏｉ基板の製造方法
Raineri et al. Activation study of implanted N+ in 6H-SiC by scanning capacitance microscopy
JP2004288790A (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
Hayashi et al. Effects of crystallinity on hydrogen exfoliation of GaN layers
Mynbaeva et al. Porous SiC: New applications through in-and out-dopant diffusion
Usenko et al. Blistering on silicon surface caused by gettering of hydrogen on post-implantation defects
JP2004343046A (ja) ヘテロエピタキシのためのコンプライアント基板、ヘテロエピタキシャル構造、及びコンプライアント基板を製造する方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees