TW200400646A - Semiconductor device and manufacturing method thereof - Google Patents
Semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- TW200400646A TW200400646A TW092112798A TW92112798A TW200400646A TW 200400646 A TW200400646 A TW 200400646A TW 092112798 A TW092112798 A TW 092112798A TW 92112798 A TW92112798 A TW 92112798A TW 200400646 A TW200400646 A TW 200400646A
- Authority
- TW
- Taiwan
- Prior art keywords
- channel
- region
- forming
- opening
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000002344 surface layer Substances 0.000 claims abstract description 15
- 238000009413 insulation Methods 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000004575 stone Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims 2
- 239000000839 emulsion Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 239000012528 membrane Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 241001331845 Equus asinus x caballus Species 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 241001674048 Phthiraptera Species 0.000 description 1
- 235000004025 Ugni Nutrition 0.000 description 1
- 241000023626 Ugni Species 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000000747 cardiac effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000009940 knitting Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 210000000496 pancreas Anatomy 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
200400646 欢、發明說明 [發明所屬之技術領域] 本發明係有關於一種形成具有溝道（trench)構造之金 屬氧半導體場效應電晶體（Metal-Oxide-Semic〇nduct()1· Field Effect Transistor，M0SFET)的半導體裝置之製造方 法’及適合由該製造方法製造之半導體裝置者。 [先前技術] 在具有M〇SFET(M〇S型場效應電晶體）的半導體裝置 中，包括有具有溝道構造者。在該半導體裝置中係沿著溝 道的深度方向配置源極區域及通道區域，以達到元件微細 化及消耗電力節減的目的。 第J圖係表示形成以習用製造方法所獲得之具有溝道 構造之M〇SFET之半導體裝置構造的圖解式剖面圖。 於石夕基板51之表面形成Nj晶層52，而在汴蠢晶層 52上方形成擴散區域65。貫穿擴散區域65且至n蠢晶層 之厚度方向中途之溝$ 54係、以一定間隔排列形成。於
溝這5 4内部配置由客B 置由夕曰曰矽所形成之閘極55，且以圍繞該 閘極55的方式設置閘極氧化膜56。 在擴政區域65之表層部分形成極區域及p + 而d極£域57係形成於溝道54的周邊（邊緣部）。 而P基極區域5 8孫犯A、Μ 1 形成灰相鄰接的兩個Ν+源極區域57 間’而計通道區域53相連接。 以覆蓋溝道54卜古μ + 1 、）式形成由氧化矽所成之絕緣 314672 200400646 。、巴、象膜59以俯視來看亦存在於溝道54周邊（N+源 的上方)。在相鄰接的兩個絕緣膜 =:擴散區域65及絕緣膜59的上方，則_ 置方二Γ構成的電極膜61。電極膜61係以填充方式配 置方、'接觸孔6 0内。 ^ ，半導紅哀置進订動作時，電流係從N+源極區域57 沿著閘極氧化膜56,而於p ^ 流通。 、I迢區域53中向矽基板5}側 制进:、'1(1) R4(b)、4(c)圖係為說明第3圖之半導體裝置之 衣k方法的圖解式剖面圖。 ρ ’在碎基板51上方形成，蟲晶層52。然後，於 N说日日層5 2之表層部分導入 彳工制為P型之雜質，而形 成P通迢區域53。之後，再 貝而烙 而-基極區…溝道54，=?域58及溝道54。 形成，唯於下文係就先形成；之任-種予以優先 說明。 基極區域％時之狀況予以 在ρ·通道區域53上方，來# ^ 的部分具有開口（以下稱為厂基；對應纟P +基極區域58 嚀1层71 X 土極區域形成用開口 ,）70夕 〜罩層7卜然後，透過該基極區域 」）之 通道區域53中植入及擴散雜併，成用開口 70’而於Ρ· 5S(第4⑷圖）。之後，去除遮罩層^错此形成P +基極區域 使用具有開口的其他遮罩声，/ 。接著，以同樣方法， 接著，在P.通道區域5S3上；;心源極區域W 54的部分具有開口（以 形成在對應於其溝道 溝運形成用間口」的第 314672 6 200400646 1光阻膜73。然後，透過該溝道形成用開口 72，將π 極區域57、Ρ-通道區域53及Ν•蟲晶層52之上部予以if 刻’以藉此形成溝道54(第4(b)圖）。之後，去除第 膜73，將溝道54之内壁面 阻 膜心 丨乂…平飞化，而形成閉極氧化 接著’以充填溝道5 4的方式形成多晶碎膜。然 多晶石夕膜導入雜質，且將該多a μ 竹成夕日日矽肤予以導電化，以形 閘極55。閘極55的上面係盥ρ +美朽 乂 了，、P基極區域58及N+源極區 域57之表面形成同一平面。 石夕膜：著，:：過上述製程嶋板51上，全面形成氧化 ^ 然後，在該氧切膜76上方形成在對應於接觸 孔60的部分具有開口 H — 〜弟2先阻艇75(第4(c)圖）。再 弟2光阻膜75之開。74進行氧化矽膜％的蝕刻， 二：此：成接觸孔60。氧切膜76的其餘部分形 第2光阻膜75後，在經過上述製程的魏 極膜61’即可獲得如第3圖所示之半導體裝 置。 進區域形成用開口 7〇及溝道形成用開口 72係用步 :说影裝置(stepper，曝光裝置)以微】· 技術形成。因此，為 5 F ^ 溝道形成用開口 72對準/ 形成於預定位置，因此將 成。 ’準（a】gnmeni)p+基極區域58予以形
日 5 09 i、_/ TTV >成接觸孔6 0的開口 7 4，籽γί、按、箠、皆 54(閘極上大αα 计 1 74 “以回避溝迢 方的方式，予以對位而形成。 314672 7 200400646 -間p予=極區域58須與開極氧化…離 定位Γ 此’基極區域形成用開”。係以-預 -位置之P+基極區域58及閑極氧化膜 ：員 散容限(_gln)Md内的精度，予以進行對位广相寻㈣ 膜59需存在於閘極55及電、❿且因M緣 箄的接Μ " 0及閘極55之間隔相 觸谷限（mai.gin)MU的精度進行對位。 唯因近年來，在功率金氧半導 λ/τηςρρτ、山 贫’又“包曰日體(power mosfet)中，因要求低消耗電力 微細化，因此，擴散容限Md及接觸1距（ce11 pitch) σ _ 及接觸谷限Me亦隨之變小。 另H上述製造方法中’當以曝Μ置進行曝光作鞏 時，亚無法避免發生例如0 3 /、 由於該原因，若以上述方法:二左:^ 細则酿。. 將難以形成具有溝道構造的微 [發明内容]
種可製造形成有具有溝道 置的半導體裝置之製造方 本發明的目的係在於提供一 構造的微細MOSFET之半導體裝 法0 本發明的另一目的係在於挺| 在方、k供一種形成有具有溝道構 造的可微細化的MQSFET之半導體穿置。 本發明的半導體裝置之製造方 形成於半導體基板之表層部分 括·· 域；形成於貫通該通道區域而 電塑源極區域；以及，形成於上 法係用以製造具有包 的第1導電型通道區 形成的溝道邊緣部之第2·導 述半導體基板之表層部分， 314672 8 200400646 且鄰接上述源極區域之第1導恭荆# 电！基極區域的M0S型場 效應電晶體之半導體裝置的方法 1、、， 去该方法係包含··為形成 通迢區域，在半導體基板之表声八 .^ 曰邛刀，導入用以控制為第 1 V電型之雜質之製程’·於形， I成上述通這區域之半導體基 板上，形成具有對應於基極區 ^ 4之基極區域形成用開口以 及對應於溝道之溝道形成用開口 之遮罩層之製程；為形成 暴極區域，透過上述遮罩層 、… 嘈之基極區域形成用開口，而在 上述通道區域之表層部分，逵 ^入用以控制為第1導電型之 雜質之製程；透過上述遮罩層之溝道形成用開口，而將上 述二導體基板表層部分進行姓刻，以藉此形成貫通上述通 緣膜之製程。 及方、編之内壁面形成閉極絕 …卜據本心明’於半導體基板表層部分中的基極區域及
κ立置’係由形成於遮罩層之基極區域形成用開口及溝 道形成用開口所沐宁。m L ^ 、 口此，例如於先形成基極區域，然 ^成溝C日守，溝道須對基極區域進行準確的對位作業後 成同木κ地，右先形成溝道，然後形成基極區域時， 土極區域則須對溝道進行準確對位作業後再形成。溝道形 :用開口及溝道，係形成1個具有相連之内側壁面之凹 在形成基極區域時’例如，係將溝道形成用開口以光 阻膜等暫·日吝M t 、]基，而透過基極區域形成用開口將雜質導入 _ 方；形成溝道時，例如，將基極區域形成用 開ϋ以光a _暫時閉s，而將半導體基板表層部分進行 9 314672 ZUU4UU040 蝕刻亦可。於形成基極區域或首 以去除即可。 之後，將上述光阻膜予 如上述’在本半導體裝置之 、 溝返係以自動對位(sel“Ugni 』區域及 行準確對位之製斤闽士 式疋位，而並不需要進 衣私因此’得以製造形成呈右、、盖指错、止从 微細M〇SFET之半導體裝置。m溝迢構&的 成用二述方法最好復包含：方"上述溝道内至上述溝道形 成用開口内之τ 士 、 ^ ^ ly 之下 之區域以及上述基極區域形成用開口内 之下方，形成多晶矽 使 b 、衣私，在上述多晶矽膜導入雜質， 使得上述溝道内之,t 述多晶石夕膜之中， 内…逼内之多晶石夕膜之上部，i述溝道形成用開口 進一：B “夕膜、及上述基極區域形成用開口内之多晶矽膜 曰仃乳化，而形成氧化矽膜之多晶矽膜氧化製程；於該多 =膜氧化製程之後，於上述溝道形成用開口内及上述基 。品或形成用開口 μ，形成光阻膜於上述氧化矽膜之上方 之製ί呈· 17 4 1 ’ 这光阻膜為遮罩，而將上述遮罩層進行蝕刻， 方、上述基極區域及上述溝道之間，形成對應於源極區域 、、原極區域形成用開口之製程；以及，為形成源極區域， $過上述源極區域形成用開口，在上述通道區域之表層部 刀導入用以控制為第2導電型之雜質之製程。 ^ 夕曰曰石夕膜例如於矽基板上全面形成之後，藉由蝕刻進 ^去除肩1道内、溝道形成用開口内之下方、及除了基極區 或形成用開口内下方以外之上述多晶矽膜，而形成上述區 域為宜。 10 314672 200400646 措由…夕膜的氧化製程 用開口下方的部分形成氧化膜。方#=方至溝這形成 該氧化矽膜之上方的方、爰〇衣程中，以覆蓋 膜之間將介有該氧化石夕膜1成:極膜時，則於間極及電極 絕緣膜。電極膜係以相鄰接的兩個切膜做為 孔，且以與源極區域相 ' '之間作為接觸 疋後的方式形成。 於經導入雜質而進行導 内者有一部分不進行氧化 、夕日日矽膜中，位於溝道 广疋仃虱化而以原本 來该多晶石夕膜即為閘極。 曰日石膜直接殘留下 閘極及電極膜係由形# _ 溝逗所形成之凹處内的多晶矽膜所，曰。/㈣成用開口及 成於閘極的正上方，且絕緣膜之側_ Q此，絕緣膜係形 而沿著溝道之内側壁面延伸。、則面將由溝道内部至外部 如上述，料料料h 因此，接觸孔亦係對溝道等 、立方式予以形成。 、 目動對彳fr 士 j β 再者，因源極區域形成開口係 工予以形成。 極區域形成用開口及溝道形成用„寸遮罩層之開口部(基 上 乂用開D )刀朴日日 成，故源極區域之位置亦由遮罩層、 非開口部而形 係對基極區域及溝道以自動對位θ决疋。因此，源極區域 …如上述，於本半導體裝置之製：：成。 溝逼、源極區域及絕緣膜（接觸孔 去中，基極區域、 不需要進行準確定位之f "自動進行對位，故並 51许以劍、止~、 造之微細MOSFET之半導體穿 衣k形成具有溝道構 遮罩層可以使用對於在溝道置 λ衣牙王中所使用之蝕刻 Π 4672 33 200400646 媒體具有耐柯# ,.. 以利用^ 為以氧化石夕所形成者。此時，得 ㈣用例如乾式料（dl.yetehing)形成溝道。 本發明的半導體裝置係 分形成之第丨導+形、s、#r + 方' + ¥肢基板的表層部 形成的溝道邊缘；形成於貫通該通道區域而 導體基板之：：：：二：：型源極區域；形成於上述半 基極區域；形成I上相、極區域之第1導電型 述溝道内，以ί 内側壁之閉極絕緣膜；在上 白之…包夹上述閉極絕緣膜且與上述通道區域相對 予以配置的閘極；以及於該閘極之上方 述溝運内部至夕卜立β 士』& 1主外。卩的方式予以配置，且具有 内部至外部，而VL荖 上述溝迢之 緣膜。 〜者上述&之内側壁面延伸之側面的絕 [實施方式] 本叙明中之上述及其他的目的、特徵以及效果，參照 附圖二於敘述如下之實施形態的說明中加以述明。 播二二係表示有關本發明一實施形態之形成具有溝道 構^ MOSFET的半導體裝置構造之圖解式剖面圖。 ^石夕基板i的表面形成有N-县晶層2,又於n.轰晶層 2上形成擴散區域30。貫通擴散區域3〇，且 曰 一方向中途的溝道17係以一定間隔排列形成：： 溝道17係以與第！圖之紙面呈垂直之方向，互以略平行方 式延伸。 f溝道17的内部配置有由於導入雜質而進行導電化 之夕B曰矽所成的閘極26。再以圍繞閘極26的方式嗖置閘 314672 ]2 200400646 極氧化膜1 8。 於擴散區域30之表層部分形 基極區域1 4，而娘私 ’原極區域25及p + 次14而擴放區域3〇的部分 源極區域25係形成於 刀則係形成Ρ·通道區域 其福P A ·» ' 7之周邊（邊緣部），而p + 土 口口或14則係以兩側與N+源極 成。P +基極區域14_ ^ _接的方式形 + 你兴P通逼區域4相連接。 P基極區域14的厚声勤 七、1、、、， 予度#乂 N源極區域25為厚。也發θ "兄，通道區域4中，在盥Ρ +美朽γ # 1 丄疋 比盥”基極區域14相鄰接的部分合 比興N源極區域2 5 _ 4立^ a |刀曰 卩分為薄。此外，與P·通道 相較之下，P +基極區域Μ及N+源極區域25中二 #貝浪度較高’且電阻較低。藉由上 - M〇SFET作為開關（s ± 6亥 生的反向心^㈣⑽则時所發 电几（勿展电抓(surge cun.ent))係流通於 阻的P +基極區域14的邻八山L 匕3低包 ... 的邛刀。由此，得以避免半導體元件 因發熱而導致破壞之愔带外 之h形發生。也就是說；該MOSFETf 具有高L負載承受量。 七丁、 閘極26上方形成有由氧化石夕所成的絕緣膜28“邑緣 膜28係形成於從溝道17的内部至外部的區域。絕緣膜28 的側面28a係不具有段差等而從溝道η内部至外部八著溝 道17的内㈣面延伸。而於相鄰接之兩個絕緣膜28之間， 形成接觸孔。在擴散區域3〇及絕緣膜2δ的上方妒成 金屬電極膜27。金屬電極膜27係以充填接觸孔以内部的 方式予以配置，而且與露出於接觸孔31内的擴散區域3〇 相接。 314672 200400646 上述半導體裝置進行動作時，電流係流通於N+源極區 域25及矽基板】之間，且沿著閘極氧化膜18而於p通道 區域4内流通。 第2(a)至2(i)圖係用以說明第丨圖之半導體裝置之製 造方法的圖解式剖面圖。
首先方、石夕基板1上形成N·磊晶層2。然後，將該 成有蟲晶層2的石夕基板j予以加熱，而在n蟲晶層/ 之表層部形成熱氧化膜3。熱氧化膜3的厚度例 曰
至 1000 A 。 、 A <►傻’遠過該熱氧化 ::離子，以形成P-通道區域4。此狀態係顯示J第二 赚V"於植人醫子時，加速該㈣子的能量例如約為 100keV，石朋離子的濃度例如為lx 10】3至1Qx 為 10 atoms/ciTi2 〇 (Ch其次j，在熱氧化膜3的上方，藉由化學蒸氣沈積法 ΓΓΛ p°siti°ncVD)形成氧切膜5。氧化石夕 膜5將形成/ 膜3及氧化石夕 攻為肢的虱化矽膜6。再於氧化妙胺6 μ + 藉由微影術（mhGgl‘aphy)於預定位 、方’ :::阻膜7。而開"及開”係於第=:、:： 相垂直之方向延伸。 口 Y 乂 Η紙面
然後，透過第！光阻膜7之開D I 予以㈣。由此，在氧切膜"，在對广 夕膜6 邱八犯士 T 在對應於開口部8之 基極區域形成用開D1。，而在對應開”之部分 3)4672 14 200400646 形成溝道形成用開口 η。基極區域形成用開口 ι〇及溝道 形成用開口 1 1係以交替的方式配置。 於基極區域形成用開口 10及溝道形成用開口 U的底 部露出P-通道區域4。此狀態係表示於第2⑻圖中。美極 區域形成用開π 及溝道形成用開D u的寬幅例如㈣ 至0.6Mm。之後，去除第}光阻膜7。 接著，藉由微影術形成於預定位置形成開口 Η 光阻膜13。由此，使基極區 、b风用開口 1 〇位於開口】？ ，且將溝道形成用開口 u以第2光阻膜13予以閉夷 "接著’藉由開口12内的基極區域形成用開口 1〇Γ在 二广區域4之表層部之分入㈣子而形成p+基極區域μ 域4巾，n , 7心辉的作用係於Ρ-通道區 么中，做為防止在對應基極區域形成用開口 10之部分以 外植入硼離子的遮罩。 至 〃植入之蝴料您度例如為1χ 10]5 〇 一w。之後，將第2光阻膜13予以去除。 光阻二：由微影術形成於預定位置形成開口 15之第3 且將L ，使溝道形成用開口 11位於開口心， 將基極區域形成用開口 1〇以 接著，藉由透過開口】5 吴】5予以閉基。 行之钱刻作業，而形二、 道形成用開"所進 之厚戶方A Γ ^貝IP通道區域4且至N-磊晶層2 溝道】7之深度係由二1;)之溝道17(第2⑷圖)。 05至“由？通運區域4之厚度等所決定，例如·· 方式進行。此P —業例如得以乾式钱刻（―etch】ng) 了，乳化矽膜6係對蝕刻媒體具耐性，可做 314672 15 200400646 為用1保護對應溝道形成用開口 u 於受=刻媒體㈣的硬式遮罩（hardmask)^。刀免 溝這形成用開σι1及溝道17係形成具軍二 -平面且相連之内側壁面之 者各為同 阻膜16。 ㈤處。之後’去除第3光 接著，將經過上述製程的石夕基板” …表面附近形成由於熱氧化所成之：= =時於基極區域形成用… 1 4之表面附近予以熱氧化。 〆 之後’藉由例如CVD、、毛& ^ 之上方Β 仰法而於經過上述製程之石夕基板i 方开乂成多晶石夕膜19。多晶石夕膜19係以充 溝道形f用開口 11及基極區域形成開口 1〇的方式：形、 成接者，留存基極區域㈣㈣u 17内及溝道形成用開口 下方溝運 多晶石夕膜19。此狀能Π _方式去除 石夕膜19站 於第2⑷圖中。然後，對多晶 、 入雜質，使多晶矽膜1 9導電化。 接著，將經過上述製程的石夕基板！予以氧化處理 基極區域形成用開口 10内及溝道形成用開口〜的多曰 …9全部’及溝道17内之 :： (2(f)圖）。 〈上邛予以虱化 =，使基極區域14表面附近的熱氧化膜、經氧 於:夕Μ ^ 19及氧化咬膜6成為—體之氧化石夕膜20。 中，在對應於基極區域形成用開口 1〇及溝 u帛開口 u的部分，分別形成凹處21、22。而未經 314672 ]6 200400646 氧化=留於溝道17内之多晶硬膜19將成為間極ι 之後，以完全覆蓋氧化矽膜20之表面的 ^ 4光阻膜23。接著，將第4来阻胺工而形成第 ,,, 先膑予以深蝕刻(etch back)，而使第4光阻膜23呈僅存 J(6tCh 態。（第 2(g)圖）。 421'22^^ 然後，以凹處2卜22内之第4光阻膜 氧化矽膜20予以蝕刻。蝕刻作業例如得以使用二罩’將 (如反應性離子蝕刻（Reactive I〇n出讣土叫， 乙'虫刻 此’在氧切膜20形成源極區域形成用開口 ^進行。由 原極區域形成用…係反轉氧化 圖）中之開口部（基極區域形成用開口 2(b) 1 1 非Ο卹品★曾k /荐I幵，成用開口 h、非開口。卩，而在基極區域14及溝 對位之狀態下所形成。 之間進行嚴密 於該狀態下，在源極區域形成用開〇 24内， W +基極區域14之間的P-通道區域4。而且路出溝道 心係存在於問極26之上方及p+基極區域14之：：夕 接者，藉由該源極區域形成用開口 94， :之表層部分植入用以控制為N型的雜質，且將 ;程的嶋1予以退火而形成心極區域25:二上迷 去除第U阻膜23。此狀態係表*於第2(h)圖。後， 接著’藉由微影術形成在預定位置具有 膜29。由此，可將閘…方之氧切膜Μ:;; 心版29覆盍，且將P +基極區域14上方的氧切膜〜 路出於開口 32内（第2⑴圖）。 果-0 314672 17 200400646 然後，露出之p+基極區域ι4上方的氧化 如可藉由濕式姓刻予以去除。之後 、-°，例 ^ y 心攸于、专乐5光阻膜29 〇 ==程的幾1上形成金屬電極膜”。而閘極 上方的虱化矽膜20將成為介於閘極 間之絕緣膜28。如上述，即可^得第 置。 I Ρ Τ獲付乐1圖所示的半導體裝 絕緣膜28係如上述，將形成於溝道17 開口 11内的多晶…之-部分予以氧化而得。因： 鈀緣胰28之側面28a係沿著溝道17之内側壁面方向(略垂 直方；矽基板1之方向）延伸，且不具有段差等。 在上述製造方法中，P +基極區域14及溝道Η之位 係分別藉由形成於氧化石夕膜6之基極區域形成用開口 ι〇 及溝迢形成用開口 U所決定（參照第2(c)圖及第2⑷圖）。 而基極區域形成用開口 10及溝道形成用開口 η之位置係 藉由第1光阻膜7的開口 8、9所決定（參照第2(b)圖）/ 此外由第2(g)圖及第2(h)圖的比較可知，N+源極區 域25係形成於與存在於基極區域形成用開口】〇(凹處2 及溝道形成用開口 n(凹處22)間之氧化石夕膜6(氧化石夕膜 2〇)相對應的部分。因此’ 極區域25之位置亦係由' 化石夕膜6的基極區域形成用開口 1〇及溝道形成用開二 的形成位置而定。 而且，絕緣膜28的位置（接觸孔31之位置）係藉由氧 化矽膜6的溝道形成用開口丨丨所決定。 因此，基極區域14、溝道17、N+源極區域25及繞 314672 18 200400646 緣膜28(接觸孔3 υ的相對位置關係係完全由單一氧化矽膜 斤决疋因而，在分別形成時，並不需要個別進行對位。 也就是說十基極區域14、溝道17、Ν+源極區域25及絕 緣膜28(接觸孔31)等係進行自動對位（smgn)。 第2光阻膜13的開π 12係必須對基極區域形成用開 口 1〇及溝道形成用開口 11進行對位而形成（參照第2(c) 圖）。不過’以使開口 12之端部位於存在於基 :開口 1〇及溝道形成用開口 Π之間的氧切膜6上的方 ;f幵1 12亦可。因此’開σ 12的對位容限(margin) 3父造方法中的擴散容限_及接觸容限MC(參照 弟3圖)為大。為此，於形成開口 12 精度之對位作業。 小而要要求问 *阻第3光阻膜Μ之開口15(第2⑷圖)及第5 先阻版29之開口 32(第2⑴圖）之對位容 _ ^外1 4光阻膜23僅控制钱刻厚度，如帛 不，付僅存在於凹處21、22内，而1 " 業。 …、7頁進仃橫向的對位作 如上述，因本半導體裝置之掣 確對位之製程，因而可製造形成有需要進行準 MOS而之半導體裝置。由此，例 之^細 微影裝置㈣㈣曝光裝置），以〇4心2步進式投影 時，亦能將晶格集積度（平均單位面積之。形成兀件 術大幅提升3至5倍。 日日數）較習用技 例如，將溝道]7的寬度及Ρ +基 飞】4的寬度分別 334672 19 200400646 設計為0 · 4 // m時，根據本發明之半導體裝置之製造方法， 即能將晶袼間距（cell pitch)寬度設定於15至2 〇# m。且 當晶格微細化時，即可增加平均單位面積的p•通道區域4 的數量及寬度，而使通道面積增大。由此可降低通道電阻， 且減低半導體裝置之導通（on)電阻。 本％明的貫施形態之說明雖如上所述，但本發明得以 其他形態實施。例如，上述之實施形態係為形成n型通道 MOSFET的半導體裝置之情形，但亦可為形成p型通道 MOSFE丁的半導體裝置。 此外，於上述實施形態中，係先形成p +基極區域！ 4(第 2(〇圖）後，再形成溝道17(第2(d)圖），但亦可先形成溝道 1 7後’再形成P +基極區域14。 以上就本發明之實施形態予以詳細說明，唯上述說明 僅是2以明示本發明之技術内容而做之具體例，本發明並 =限疋方、上述具體例之解釋，本發明之主旨及範圍僅由附 王之「申請專利範圍」所限定。 本I明申晴案係與2002年〇5月13曰對曰本特許廳提 出/特願2〇〇2_1 375 1 7號相對應，本案的所有揭示内容係 藉由引用而彙整於本說明書中者。 [圖式簡單說明] 乐1圖係表示本發明之一實施形態的半導體裝置之 造之圖解式剖面圖。 第2(a)至2(i)圖係用以說明第1圖之半導體裝置之製 造方法中的製程群之圖解式剖面圖。 314672 20 200400646 第3圖係表示以習用製造方法獲得的形成具有溝道構 造之MOSFET之半導體裝置之構造的圖解式剖面圖。 第4(a)至4(c)圖係用以說明第3圖之半導體裝置之製 造方法之圖解式剖面圖。 I、 5 1 矽基板 3 熱氧化膜 5、76 氧化矽膜 7、73 第1光阻膜 8 、 9 、 12 、 15 、 32 、 74 10 > 70基極區域形成用開口 II、 72溝道形成用開口 14、58 P +基極區域 17、54溝道 19 多晶矽膜 23 第4光阻膜 25、57 N+源極區域 27 金屬電極膜 28a 絕緣膜侧面 30、65擴散區域 61 電極膜 2、52 N·磊晶層 4、53 P·通道區域 6、2 0 氧化矽膜 開口 13、75第2光阻膜 16 第3光阻膜 1 8、5 6閘極氧化膜 21、22凹處 2 4 源極區域形成開口 26、55閘極 2 8、5 9絕緣膜 29 第5光阻膜 31、60接觸孔 71 遮罩層 21 314672
Claims (1)
- 200400646 拾、申請專利範圍： 一種半導體裝置之製造方法，係用以 形成於半導俨其七士 〆、有包括· 區域’·形分的第1導電型通道 2導電开”原二。通運區域而形成之溝道邊緣㈣ 戶部八…、， 以及，.形成於上述半導體基板之4 “刀，且鄰接上述源極區域之第i導電型基極 MOS型場效應電晶 1 ” ’ 含·· 干V版褒置之方法，該方法包 為形成通道區域，在半導體基板之表層部分，導入 1空制為第1導電型之雜質之製程； 於形成上述通道區域之半導體基板 =基極區域之基極區域形成用開口以及對應:溝有: I /彝迢形成用開口之遮罩層之製程； =形成基極區域’透過上述遮罩層之基極區域形成 =、:：在上述通道區域之表層部分，導入用以控制 為罘1導電型之雜質之基極區域形成製程； 透過上述遮罩層之溝道形成用開口，而將上述半導 =基板表層部分進錢刻，以藉此形成貫通上述通道區 域之溝道之溝道形成製程；以及 於該溝道之内壁面形成閘極絕緣膜之製程。 2.:申請專利範圍第i項之半導體裝置之製造“，立 ’上述基極區域形成製程係包括以光阻膜閉塞溝道形 成用開口之製程。 X如申請專利範圍第1項之半導體裝置製造方法，其中， 314672 22 200400646 上述溝這形成製程係包括以光阻膜閉塞基極區域形 用開口之製程。 乂 4·如申請專利範圍帛i項至第3項中任一項的半導體裝置 之製造方法，其中，復包含： 於自上述溝迢内至上述溝道形成用開口内之下方 之區域以及上述基極區域形成用開口内之下方，形成多 晶矽膜之多晶矽膜形成製程； 夕 在上述多晶矽膜導入雜質，使上述多晶矽膜進 電化之製程； ’ 立 ^日日兮7膜之 部、上述溝道形成用開口内之多晶石夕膜、及上述其極 Z域磁開口内之多晶鑛行氧化，而形成氧二 版之多晶矽膜氧化製程； 夕膜氧化製程之後，於上述溝道形成用開口 :上迭基極區域形成用開口内，形成光阻膜 化矽膜之上方之製程； k乳 ::亥光阻膜為遮罩而將上述遮罩層進行钱刻，且於 區域及上述溝道之間，形成對應於源極區域之 源極區域形成用開口之製程；以及 =成源極區域’透過上述源極區域形成用開口， 在上述通這區域之表層部分導入用以 型之雜質之製程。 馮罘2 ^兒 如申請專利範㈣4項之半導體裝置之 中，上述多晶矽膜形成製程係包括： 八 314672 200400646 及 在上述半導體基板之全面形成多晶矽膜之製程；以 利用姓刻而去除溝道内、溝道形成用開口内之下 方、以及基極區域形成用^之下方以外之上述多晶石夕 膜的製程。 6.如申請專利範圍第4項之半導體裝置之製造方法，其 :’復包含：形成覆蓋形成於上述溝道上方之氧化矽膜 上部’且與上述源極區域相接觸之電極膜之製程。 •:申請專利範圍第丨項之半導體裝置之製造方法，其 ’上述遮罩層係由氧化矽所構成。 8 · 一種半導體裝置，係包含： 區域於半導體基板的表層部分形成之第i導電型通道 =>貫通該通道區域而形成的溝道邊 ¥電型源極區域； $ 形成於上述半導體基板之表層部 極區域之第I導電型基極區域； #接上述源 形成於上述溝道之内側壁之閘極絕緣膜· 在上述溝道内，以包夾上述閘極絕緣且 道區域相對向之方式予以配置的閘極；以&上述通 於該閘極之上方，由上述溝道之内 置，且具有由上述溝道之内部至外部，而、、八一 °卩予以配 之内側壁面延伸之側面的絕緣膜。 ^ I溝逗 314672 24
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002137517A JP3939195B2 (ja) | 2002-05-13 | 2002-05-13 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200400646A true TW200400646A (en) | 2004-01-01 |
| TWI262602B TWI262602B (en) | 2006-09-21 |
Family
ID=29544870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092112798A TWI262602B (en) | 2002-05-13 | 2003-05-12 | Semiconductor device and manufacturing method thereof |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6833304B2 (zh) |
| JP (1) | JP3939195B2 (zh) |
| CN (1) | CN1323429C (zh) |
| TW (1) | TWI262602B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4826067B2 (ja) * | 2004-04-28 | 2011-11-30 | ソニー株式会社 | 固体撮像装置の製造方法および半導体装置の製造方法 |
| JP4807768B2 (ja) * | 2004-06-23 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | パワートランジスタ装置及びそれを用いたパワー制御システム |
| JP2007067012A (ja) * | 2005-08-29 | 2007-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| KR100988776B1 (ko) * | 2007-12-27 | 2010-10-20 | 주식회사 동부하이텍 | 리세스드 게이트 트랜지스터의 제조 방법 |
| JP7179276B2 (ja) | 2017-09-29 | 2022-11-29 | 株式会社タムラ製作所 | 電界効果トランジスタ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9215653D0 (en) | 1992-07-23 | 1992-09-09 | Philips Electronics Uk Ltd | A method of manufacturing a semiconductor device comprising an insulated gate field effect device |
| JPH06267985A (ja) * | 1993-03-17 | 1994-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6380026B2 (en) * | 1997-08-22 | 2002-04-30 | Micron Technology, Inc. | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks |
| TW362289B (en) * | 1997-12-22 | 1999-06-21 | United Microelectronics Corp | Manufacturing method of metal oxide semiconductor field effect transistor |
| US6107142A (en) * | 1998-06-08 | 2000-08-22 | Cree Research, Inc. | Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion |
| US6372595B1 (en) * | 1999-12-03 | 2002-04-16 | Legerity, Inc. | Lateral bipolar junction transistor with reduced parasitic current loss |
| JP3449998B2 (ja) * | 2000-10-05 | 2003-09-22 | 沖電気工業株式会社 | 半導体装置におけるコンタクトホールの形成方法 |
| US7045859B2 (en) * | 2001-09-05 | 2006-05-16 | International Rectifier Corporation | Trench fet with self aligned source and contact |
| US7701001B2 (en) * | 2002-05-03 | 2010-04-20 | International Rectifier Corporation | Short channel trench power MOSFET with low threshold voltage |
-
2002
- 2002-05-13 JP JP2002137517A patent/JP3939195B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-12 TW TW092112798A patent/TWI262602B/zh not_active IP Right Cessation
- 2003-05-12 US US10/435,658 patent/US6833304B2/en not_active Expired - Fee Related
- 2003-05-12 CN CNB031251536A patent/CN1323429C/zh not_active Expired - Fee Related
-
2004
- 2004-11-10 US US10/984,925 patent/US7259424B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7259424B2 (en) | 2007-08-21 |
| CN1323429C (zh) | 2007-06-27 |
| US6833304B2 (en) | 2004-12-21 |
| US20050085036A1 (en) | 2005-04-21 |
| JP2003332348A (ja) | 2003-11-21 |
| TWI262602B (en) | 2006-09-21 |
| US20040007757A1 (en) | 2004-01-15 |
| CN1458676A (zh) | 2003-11-26 |
| JP3939195B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI316757B (en) | Insulation gate type field effect transistor and method for making such transistor | |
| TW494481B (en) | Semiconductor device and manufacturing method thereof | |
| US5578851A (en) | Trenched DMOS transistor having thick field oxide in termination region | |
| JP2751612B2 (ja) | 縦型パワートランジスタ及びその製造方法 | |
| US7521306B2 (en) | Semiconductor device and a method of fabricating the same | |
| TWI278116B (en) | Semiconductor device and manufacturing method thereof | |
| JPS6316673A (ja) | 半導体装置の製造方法 | |
| TWI229941B (en) | High voltage metal-oxide semiconductor device | |
| TWI244766B (en) | Semiconductor device and its manufacture | |
| TW200924072A (en) | Semiconductor device and method of manufacturing the same | |
| TW200531276A (en) | Power mosfet and methods of making same | |
| JPH11261066A (ja) | 二重フィールド板構造を有する電力素子 | |
| TW200400646A (en) | Semiconductor device and manufacturing method thereof | |
| JP2003258252A (ja) | 半導体装置及びその製造方法 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TW200522212A (en) | Metal oxide semiconductor device and fabricating method thereof | |
| JP2949745B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2010135658A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| TW200423382A (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| JPH09260659A (ja) | 半導体素子およびその製造方法 | |
| JP2011210905A (ja) | 半導体装置の製造方法 | |
| JPH08298322A (ja) | 半導体装置の製造方法 | |
| JP3526090B2 (ja) | 半導体装置の製造方法 | |
| JPS63280458A (ja) | 縦型ｍｏｓ半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |