TW200304210A - Supporting control gate connection on a package using additional bumps - Google Patents

Supporting control gate connection on a package using additional bumps Download PDF

Info

Publication number
TW200304210A
TW200304210A TW092103578A TW92103578A TW200304210A TW 200304210 A TW200304210 A TW 200304210A TW 092103578 A TW092103578 A TW 092103578A TW 92103578 A TW92103578 A TW 92103578A TW 200304210 A TW200304210 A TW 200304210A
Authority
TW
Taiwan
Prior art keywords
gate
patent application
contact
item
scope
Prior art date
Application number
TW092103578A
Other languages
English (en)
Other versions
TW591777B (en
Inventor
Evan R Bendal
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200304210A publication Critical patent/TW200304210A/zh
Application granted granted Critical
Publication of TW591777B publication Critical patent/TW591777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

200304210 玖、發明說明 發明所屬之技術領城 本發明係有關於使用附加凸塊之一組件上的支撐控制 閘極接點裝置及方法，即有關於半導體製造，以及較特殊 地係有關於功率金屬氧化物半導體場效應電晶體（MOSFET) 接點製造。 定義 UBM :焊點下金屬化（Under-bump metal)，即被使用以經由 一表面銲錫凸塊連接一源極或閘極接點之傳導金屬。 先前技術 傳導凸塊提供一主動半導體裝置與一組件之間的互連 後而被應用。離散場效應電晶體（FETs)通常具有至少3個 接點：（1) 一控制閘；（2) —汲極；以及（3)—源極。該汲極 通常係一晶片之背面且該晶片之整個背面係機械地與電性 地被連接至組件。源極通常位在晶片正面上並且具有數個 凸塊，其皆提供機械性以及電性接觸至組件。控制閘傳統 上僅具有一被連接至晶片正面上之組件接點的單一凸塊。 閘極接點於使用單一凸塊時會因機械應力而產生閘極接點 故障之顯著可能性。本發明之源極接點具有複數個凸塊， 且於任一凸塊故障時其他凸塊仍可持續操作，而形成故障 較低可能性之對比。設置較多凸塊於閘極焊墊上將會降低 閘極接點故障之可能性，但整體晶片便因此需要較大的閘 0續次頁（發明說明頁不敷使用時’請註記並使用續頁） 200304210 發明說明續頁 極焊墊以及較大的面積，而提高製造該裝置之成本。 圖1係先前技術裝置之閘極區域的橫剖面圖。閘極凸 塊10係於閘極金屬化50、閘極接點51以及於焊點下金屬 化52與53之上方直接被製造，於晶圓7之閘極金屬化50 與組件控制閘極接點5之連接點54形成外部接點。源極凸 塊11、12係於源極金屬化60、源極接點61以及於焊點下 金屬化62與63之上方直接被製造，於晶圓7之源極金屬 化60與組件源極接點6之連接點64形成外部接點。一絕 緣層40提供閘極與源極電路之間的電性隔離。一第二絕緣 層90提供附加隔離以及外部保護。 圖2係先前技術的平面圖。爲要簡化圖2但不忽略本 發明之要點，閘極與源極金屬化上的SiO或SiN鈍化層皆 未被顯示於圖中。單一組件控制閘極接點5藉由連接點54 連接至凸塊10之上，但閘極接點沒有額外機械支撐。 單一閘極凸塊10意味著整個裝置的一個缺點。閘極凸 塊1〇與組件控制閘極接點5於連接點54處僅有單一連接 點。如果機械應力引起焊點下金屬化52或53之分層，閘 極接點將會故障。降低閘極凸塊接點上機械應力之一些裝 置係被需要的。 發明內容 本發明係於一半導體裝置與裝置組件之閘極接點間藉 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 200304210 發明說明續頁^ 由增加一或多個凸塊但不增大閘極焊墊面積而提供一較堅 固的機械連接。本發明首先提供一非傳導層覆蓋閘極焊墊 周圍之區域並延伸至源極區域。本發明於非傳導層上增加 一或多個凸塊以提供機械應力與支撐給閘極焊墊接點。附 加凸塊不是電性地被連接至閘極或源極。組件接點必須被 修改以適合控制閘極上的附加凸塊以及連接源極上數量較 少的凸塊。 實施方式 本發明係於半導體裝置與裝置組件之閘極接點藉由增 加接觸凸塊但不增大該裝置閘極焊墊面積而改善機械連接 之強度以及耐久性。本發明的實現係藉由提供一非傳導層 覆蓋閘極焊墊周圍之區域以及延伸非傳導層至源極區域。 本發明於非傳導層上增加一或多個凸塊以提供機械應力給 閘極焊墊。附加凸塊不是電性地被連接至閘極或源極。 圖3a係閘極接點區域之橫剖面圖。閘極凸塊10係於閘極 金屬化50、閘極接點51，以及於焊點下金屬化52、53之 上方直接被製造，於晶圓7之閘極金屬化50與組件控制閘 極接點5之閘極連接點54形成外部接點。然而，與先前技 術裝置對照，本發明構成一或多個分開的支撐凸塊13、14, 與位於絕緣層40、源極鈍化層65、以及源極金屬化60之 上的焊點下金屬化72、73。焊點下金屬化72固定於絕緣 層40。絕緣層40以及源極鈍化層65將支撐凸塊13、14 以及焊點下金屬化72、73與源極金屬化60及源極電路隔 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 200304210 發明說明續頁 離。支撐凸塊13、14沒有電性連接至閘極金屬化50或源 極金屬化60。支撐凸塊13、14於連接點74提供機械支撐 給組件控制閘極接點5，部分地減輕閘極連接點54於組件 裝配及之後使用期間的過度壓力。絕緣層40於閘極與源極 電路之間提供電性隔離。 於第二具體實施例中，如圖3b所示，絕緣層40係被 製成含有開孔之遮光罩佈局使得焊點下金屬化72透過此 佈局而部分地或完全地固定於源極鈍化層65。因爲凸塊均 適當地附著於如BCB之絕緣層或者如氧氮化物之鈍化層， 所以支撐凸塊具體實施例之選擇可以依據凸塊剪切試驗之 結果。 圖4係本發明之方法的平面圖。爲簡化圖4但不忽略 本發明之要點，閘極與源極金屬化上的SiO或SiN鈍化層 皆未被標示。組件控制閘極接點5與凸塊10連接於連接點 54，但此時支撐凸塊13、14於連接點74提供機械支撐給 控制閘極接點。支撐凸塊13、14均未電性地接觸閘極或源 極電路。於選擇的具體實施例中，如圖5所示，本發明之 方法係利用一組支撐凸塊13、14、15緊密圍繞閘極凸塊 10以於連接點74處提供機械支撐給該組件控制閘極接 點。支撐凸塊13、14、15未電性接觸閘極或源極電路。 圖6係一剖視圖，詳細說明閘極凸塊1 〇與一鄰近支撐 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 200304210 發明說明_胃 凸塊1 3被使用於機械支撐組件控制閘極接點5時二凸塊之 間下方各層的差異。凸塊10之電性接觸係透過金屬化層 50、閘極接點51、焊點下金屬化52、53、以及組件控制閘 極接點的連接點54而被實現。支撐凸塊13未構成電性接 觸。絕緣層40將支撐凸塊13以及焊點下金屬化72、73與 源極金屬化60隔離。透過連接點74，支撐凸塊13提供機 械支撐給組件控制閘極接點5。 本發明之構成步驟如下：詳見圖7，閘極接點A1金屬 化50以及源極接點A1金屬化60均係被堆積成層於半導體 晶圓7上。圖7顯示一氧化矽或氮化矽鈍化層55堆積成層 於閘極金屬上以提供物理之保護，鈍化層55內含有開孔 56被建構於暴露閘極接點51。氧化矽或氮化矽鈍化層65 係被堆積成層於源極金屬化60上以提供保護給金屬層。源 極接點61係藉由源極鈍化層65中的開孔66而被暴露。 一 BCB層40如圖8所示係被塗佈以及被烘烤於晶圓 上。如圖9a與圖9b所示BCB層40係被暴露的及被顯影 的以清楚顯示暴露的閘極接點51以及暴露的源極接點 61。如圖9a，於第一具體實施例中，在區域79內，源極 鈍化層65上的BCB層40被保留以供最後的閘極支撐凸塊 支撐與絕緣之用。如圖9b，於第二具體實施例中，BCB層 40被移除以暴露閘極接點51以及源極接點61，並且於區 域79內僅暴露源極鈍化層65。於第二具體實施例中，源 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 200304210 發明說明續頁 極鈍化層65直接供最後的閘極支撐凸塊固定與絕緣之用。 其他的圖示說明了構成步驟，圖9a、10a、11a、12a、 13a、14a、15a與圖16a係說明第一具體實施例的構成步 驟，以及圖 9b、10b、lib、12b、13b、14b、15b 與圖 16b 係說明第二具體實施例的構成步驟。 詳見圖10a，一焊點下金屬化52，如藉由銅而被產生 的鈦，係接著被噴濺於BCB層40、閘極接點51以及源極 接點61之上。如圖10b所示，第二具體實施例於BCB層 40的開孔使焊點下金屬化52與源極鈍化層65在區域79 處相接觸。一厚的抗光蝕塗層1 〇〇係被添加、被UV感光 以及被顯影以暴露焊點下金屬化區域59、69、79(圖11a與 圖lib)，其中銅53將被鍍於暴露的焊點下金屬化52之上。 當銅53、63、73被鍍於暴露之焊點下金屬化52之上，如 圖12a與圖12b所示，應確定於焊接程序後仍保持大部分 的銅互連，因爲部分的銅會由於鄰接金屬層之金屬互化物 的形成而消耗。 閘極銲錫凸塊101、閘極支撐銲錫凸塊111以及源極銲 錫凸塊121分別鍍於銅53、73與63 (圖13a與圖13b)以及 支撐這些凸塊邊緣並圍繞著銅53、73與63的光阻材料100 之上。光阻材料100係被剝去（圖14a與圖14b)以暴露焊點 下金屬化52。焊點下金屬化52係被蝕刻以清楚顯示最終 的焊點下金屬化52、72、62(圖15a與圖15b)，以及被鍍 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 200304210 發明說明_頁 之銲錫凸塊101、111、121均係被回焊（圖16a與圖16b) 以形成最終的銲錫凸塊。 就所有之具體實施例而言，裝置組件接點必須被修改 以適合控制閘極上額外的凸塊以及供源極使用數量較少的 凸塊。 發明之結論、分枝以及範圍 由前述之說明、圖解以及敘述，應可清楚知道本發明 之優點爲提供機械地可靠、耐用以及經濟的功率金屬氧化 物半導體場效應電晶體閘極接點。 雖然前述的說明、操作以及敘述資料包含許多特殊 性，然這些特殊性不可解釋爲對本發明範疇的限制，而僅 僅可說是爲本發明提供了一些先完成的具體實施說明例與 範例。 因此本發明的範疇應涵蓋所列的申請專利範圍及其合 法的等同效應部分，而不應限制於前述的具體實施例。 圖示簡單說明 圖1係依據先前技術製造的裝置橫剖面圖。 圖2係先前技術閘極凸塊接點設計的平面圖。 圖3a係依據本發明第一具體實施例製造裝置的橫剖面圖。 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 200304210 發明說明續頁 圖3b係依據本發明第二具體實施例製造裝置的橫剖面圖。 圖4係本發明支撐閘極凸塊接點設計方法的平面圖。 圖5係本發明支撐閘極凸塊接點設計方法之選擇具體實施 例的平面圖。 圖6係本發明支撐閘極凸塊接點設計方法的剖視圖。 圖7及圖8係本發明最初之製造步驟。 圖 9a、10a、11a、12a、13a、14a、15a、以及圖 16a 係本 發明第一具體實施例的進一步製造步驟。 圖 9b、10b、lib、12b、13b、14b、15b、以及圖 16b 係本 發明第二具體實施例的進一步製造步驟。 爲了方便，這些圖之圖例已標示於圖1上。爲簡化圖 2、圖4、以及圖5，閘極與源極金屬化上的SiO或SiN鈍 化層均未被標示於圖中。 元件符號說明 5 組件控制閘極接點 6 組件源極接點 7 晶圓，半導體晶圓 10 閘極凸塊 11 源極凸塊 12 源極凸塊 13 支撐凸塊 14 支撐凸塊 0續次頁（發明說明頁不敷使用時’請註記並使用續頁) 12 200304210 發明說明_胃 15 支撐凸塊 40 絕緣層，BCB層 50 閘極金屬化，金屬化層，閘極接點A1金屬化 51 閘極接點 、 52 焊點下金屬化 胃 53 焊點下金屬化，銅 54 閘極連接點 55 鈍化層 56鈍化層開孔 · 59 焊點下金屬化區域 60 源極金屬化，源極接點A1金屬化 61 源極接點 62 焊點下金屬化 63 焊點下金屬化，銅 64 連接點 65 源極鈍化層 66 源極鈍化層開孔 籲 69 焊點下金屬化區域 72 焊點下金屬化 73 焊點下金屬化，銅 74 連接點 79 區域，焊點下金屬化區域 90 第二絕緣層 100抗光蝕塗層，光阻材料 - 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 13 200304210 101閘極銲錫凸塊 111閘極支撐婷錫凸塊 121源極銲錫凸塊 拾、申請專利範圍 1. 一種使用附加凸塊之一組件上的支撐控制閘極接點裝 置，具有一堅固與可靠的功率金屬氧化物半導體場效應 電晶體閘極外部接點之半導體裝置，其包含： 一半導體主體，含有一第一表面以及一第二表面； 一源極接點區域，位於半導體主體之第一表面上； 一汲極接點區域，位於半導體主體之第二表面上； 一閘極接點區域，位於半導體主體之第一表面上並與該 源極接點區域分離； 一源極接點金屬化層，置於源極接點區域下方； 一閘極接點金屬化層，置於閘極接點區域下方； 一源極接點鈍化層，置於源極接點金屬化層下方並具有 一或多個源極接點開孔可個別暴露源極接點金屬化層部 分表面； 一閘極接點鈍化層，置於閘極接點金屬化層下方並具有 第一閘極接點開孔可暴露閘極接點金屬化層部分表面； 一第一絕緣層，置於閘極接點鈍化層與源極接點鈍化層 下方，具有可暴露第一閘極接點開孔的第二閘極接點開 孔，並且完全置於鄰近閘極接點區域的一或多個源極接 點區域下方； 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁）

Claims (1)

  1. 200304210 101閘極銲錫凸塊 111閘極支撐婷錫凸塊 121源極銲錫凸塊 拾、申請專利範圍 1. 一種使用附加凸塊之一組件上的支撐控制閘極接點裝 置，具有一堅固與可靠的功率金屬氧化物半導體場效應 電晶體閘極外部接點之半導體裝置，其包含： 一半導體主體，含有一第一表面以及一第二表面； 一源極接點區域，位於半導體主體之第一表面上； 一汲極接點區域，位於半導體主體之第二表面上； 一閘極接點區域，位於半導體主體之第一表面上並與該 源極接點區域分離； 一源極接點金屬化層，置於源極接點區域下方； 一閘極接點金屬化層，置於閘極接點區域下方； 一源極接點鈍化層，置於源極接點金屬化層下方並具有 一或多個源極接點開孔可個別暴露源極接點金屬化層部 分表面； 一閘極接點鈍化層，置於閘極接點金屬化層下方並具有 第一閘極接點開孔可暴露閘極接點金屬化層部分表面； 一第一絕緣層，置於閘極接點鈍化層與源極接點鈍化層 下方，具有可暴露第一閘極接點開孔的第二閘極接點開 孔，並且完全置於鄰近閘極接點區域的一或多個源極接 點區域下方； 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 200304210 串請專利範圍續頁 一第一傳導金屬層，部分地置於第一絕緣層下方，係經 由第二閘極接點開孔被連接至閘極接點金屬化層； · 一金屬電鍍層，置於第一傳導金屬層下方並與之接觸； . 一閘極接點銲錫凸塊，置於金屬電鍍層下方； . 一或多個固定金屬層，置於源極接點鈍化層下方，與閘 ^ 極接點金屬化層以及源極接點金屬化層被電性隔離；以 及 一或多個閘極支撐銲錫凸塊，個別置於一固定金屬層。 2. 如申請專利範圍第1項所述之裝置，其中半導體主體包 含砂晶圓。 3. 如申請專利範圍第1項所述之裝置，其中源極接點金屬 化層包含鋁。 4. 如申請專利範圍第1項所述之裝置，其中閘極接點金屬 化層包含鋁。 · 5. 如申請專利範圍第1項所述之裝置，其中源極接點鈍化 層包含二氧化政。 6. 如申請專利範圍第1項所述之裝置，其中源極接點鈍化 層包含氮化砍。 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 15 200304210 _ 申請專利範圍續頁 7. 如申請專利範圍第1項所述之裝置’其中閘極接點鈍化 層包含二氧化矽。 · 8. 如申請專利範圍第1項所述之裝置，其中閘極接點鈍化 ^ 層包含氮化矽。 ~ 9·如申請專利範圍第1項所述之裝置，其中第一絕緣層包 含苯環丁烯。 10.如申請專利範圍第1項所述之裝置，其中第一傳導金屬 層包含欽銅。 11·如申請專利範圍第1項所述之裝置，其中金屬電鍍層包 含銅。 12·如申請專利範圍第1項所述之裝置，其中金屬電鍍層包 含鎳。 參 13·如申請專利範圍第1項所述之裝置，其中複數個該一或 多個固定金屬層包含銅。 14·如申請專利範圍第1項所述之裝置，其中複數個該一或 多個固定金屬層包含鈦銅。 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 16 200304210 申請專利範圍，續頁 I5·如申請專利範圍第1項所述之裝置，其中複數個該一或 多個固定金屬層包含鎳。 16·如申請專利範圍第1項所述之裝置，其中一或多個固定 金屬層置於源極接點鈍化層及第一絕緣層之下方。 17.—種使用附加凸塊之一組件上的支撐控制閘極接點方 法，以構成一堅固且可靠的功率金屬氧化物半導體場效 應電晶體閘極外部接點於一半導體裝置上爲目的之方 法，其包含之步驟有： 以一具有閘極與源極金屬化以及含已經適當置於該晶 圓之一第一表面上的接點鈍化開孔之氧化矽或氮化矽 鈍化的半導體晶圓，清潔該晶圓； 塗佈第一光敏絕緣層於晶圓第一表面； 烘烤第一光敏絕緣層於晶圓第一表面； 暴露並顯影該第一光敏絕緣層以清晰顯示一被暴露之 聞極接點區域、一^或多個被暴露闊極支撐區域、以及一* 或多個源極接點區域； 噴濺一第一傳導金屬於第一絕緣層、被暴露閘極接點區 域、一或多個被暴露閘極支撐區域以及一或多個源極接 點區域之上； 塗佈一第一抗光蝕塗層於第一傳導金屬； 暴露並且顯影該第一抗光蝕塗層以清晰顯示第一傳導 金屬之被保護區域；以及 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 17 200304210 申請專利範圍續頁； 將第二傳導金屬鍍於第一傳導金屬被暴露之區域上。 18. 如申請專利範圍第17項所述之方法，其更包含之步驟 有·· 將銲錫凸塊鍍於第二傳導金屬上； 剝去第一層之光阻材料以暴露第一傳導金屬層； 蝕刻被噴濺之第一傳導金屬層以清晰顯示傳導的閘極 接點區域、電性地被隔離閘極支撐區域以及傳導的源極 接點傳導區域；以及 回焊被鍍的銲錫凸塊以形成最終的銲錫凸塊。 19. 如申請專利範圍第17項所述之方法，其中塗佈一第一 光敏絕緣層於第一表面之步驟還包含塗佈苯環丁烯於 該晶圓第一表面的步驟。 20. 如申請專利範圍第17項所述之方法，其中噴濺一第一 傳導金屬於第一絕緣層、被暴露閘極接點區域、一或多 個被暴露閘極支撐區域以及一或多個源極接點區域之 上的步驟還包含噴濺鈦銅於第一絕緣層、被暴露閘極接 點區域、一或多個被暴露閘極支撐區域以及一或多個源 極接點區域之上的步驟。 21. 如申請專利範圍第17項所述之方法，其中噴濺一第一 傳導金屬於第一絕緣層、被暴露閘極接點區域、一或多 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 200304210 申請專利範圍續頁 個被暴露閘極支撐區域以及一或多個源極接點區域之 上的步驟還包含噴濺鈦銅於第一絕緣層、被暴露閘極接 點區域、一或多個被暴露閘極支撐區域以及一或多個源 極接點區域之上的步驟。 22. 如申請專利範圍第17項所述之方法，其中將第二傳導 金屬鍍於第一傳導金屬被暴露之區域上的步驟還包含 將銅鍍於第一傳導金屬被暴露之區域上的步驟。 23. —種使用附加凸塊之一組件上的支撐控制閘極接點裝 置，具有一堅固與可靠的功率金屬氧化物半導體場效應 電晶體閘極外部接點之半導體裝置，其包含： 一半導體主體，含有一第一表面以及一第二表面； 一源極接點區域，位於半導體主體之第一表面上； 一汲極接點區域，位於半導體主體之第二表面上； 一閘極接點區域，與該源極接點區域分離並位於半導體 主體之第一表面上； 一源極接點傳導延長裝置，置於源極接點區域下方； 一閘極接點傳導延長裝置，置於閘極接點區域下方； 一源極接點保護裝置，置於源極接點傳導延長裝置下方 並具有一或多個源極接點開孔可暴露源極接點傳導延 長裝置部分表面； 一閘極接點保護裝置，置於閘極接點傳導延長裝置下方 並具有第一閘極接點開孔可暴露閘極接點傳導延長裝 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 200304210 _ 申請專利範圍1¾頁 置部分表面； 一第一絕緣裝置，置於閘極接點保護裝置與源極接點保 護裝置下方，具有可暴露第一閘極接點開孔的第二閘極 接點開孔，並且完全置於鄰近於閘極接點區域的一或多 個源極接點區域下方； 一第一傳導裝置，部分地置於第一絕緣裝置下方，係經 由第一絕緣裝置中的第二閘極接點開孔被連接至閘極 接點傳導延長裝置； 一第二傳導裝置，置於第一傳導裝置下方並與之接觸； 一傳導外部閘極連接裝置，置於第二傳導裝置被暴露的 部位之下方並與該部位接觸； 一或多個固定裝置，置於源極接點保護裝置及第一絕緣 裝置下方，與閘極接點傳導延長裝置以及源極接點傳導 延長裝置被電性隔離；以及 一或多個閘極支撐裝置，置於各固定裝置下方。 24·如申請專利範圍第23項所述之裝置，其中半導體主體 包含矽晶圓。 25·如申請專利範圍第23項所述之裝置，其中源極接點傳 導延長裝置包含一金屬化層。 26·如申請專利範圍第25項所述之裝置，其中金屬化層包 含鋁。 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 20 200304210 ； 申請專利範圍續頁 27. 如申請專利範圍第23項所述之裝置，其中閘極接點傳 導延長裝置包含一金屬化層。 · 28. 如申請專利範圍第27項所述之裝置，其中金屬化層包 . 含鋁。 、 29. 如申請專利範圍第23項所述之裝置，其中源極接點保 護裝置包含一鈍化層。 30. 如申請專利範圍第29項所述之裝置，其中鈍化層包含 二氧化砂。 31. 如申請專利範圍第29項所述之裝置，其中鈍化層包含 氮化矽。 32. 如申請專利範圍第23項所述之裝置，其中該閘極接點 保護裝置包含一鈍化層。 籲 33. 如申請專利範圍第32項所述之裝置，其中鈍化層包含 二氧化砍。 34. 如申請專利範圍第32項所述之裝置，其中鈍化層包含 氮化砂。 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 21 200304210 申請專利範圍續頁 35. 如申請專利範圍第23項所述之裝置，其中第一絕緣裝 置包含苯環丁烯。 - 36. 如申請專利範圍第23項所述之裝置，其中第一傳導裝 . 置包含鈦銅。 ' 37. 如申請專利範圍第23項所述之裝置，其中第二傳導裝 置包含一金屬電鍍層。 38. 如申請專利範圍第37項所述之裝置，其中金屬電鍍層 包含鎳。 39. 如申請專利範圍第37項所述之裝置，其中金屬電鍍層 包含銅。 40. 如申請專利範圍第23項所述之裝置，其中一或多個固 定裝置包含銅。 _ 41 ·如申請專利範圍第23項所述之裝置，其中一或多個固 定裝置包含鈦銅。、 42.如申請專利範圍第23項所述之裝置，其中一或多個固 定裝置包含鎳。 0續次頁（申請專利範圍頁不敷使用時，請註記並使用續頁） 22 200304210 申請專利範圍，續頁 43. 如申請專利範圍第23項所述之裝置，其中一或多個固 定裝置置於源極接點保護裝置及第一絕緣裝置之下方。 44. 如申請專利範圍第23項所述之裝置，其中閘極支撐裝 置包含一或多個銲錫凸塊。
    23
TW092103578A 2002-03-14 2003-02-20 Supporting control gate connection on a package using additional bumps TW591777B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/098,769 US6617696B1 (en) 2002-03-14 2002-03-14 Supporting control gate connection on a package using additional bumps

Publications (2)

Publication Number Publication Date
TW200304210A true TW200304210A (en) 2003-09-16
TW591777B TW591777B (en) 2004-06-11

Family

ID=27788318

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103578A TW591777B (en) 2002-03-14 2003-02-20 Supporting control gate connection on a package using additional bumps

Country Status (7)

Country Link
US (2) US6617696B1 (zh)
JP (1) JP4374427B2 (zh)
KR (1) KR100985683B1 (zh)
AU (1) AU2003228313A1 (zh)
DE (1) DE10392391T5 (zh)
TW (1) TW591777B (zh)
WO (1) WO2003079410A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768210B2 (en) * 2001-11-01 2004-07-27 Texas Instruments Incorporated Bumpless wafer scale device and board assembly
DE10239081B4 (de) * 2002-08-26 2007-12-20 Qimonda Ag Verfahren zur Herstellung einer Halbleitereinrichtung
JP4213672B2 (ja) * 2003-04-15 2009-01-21 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
DE10345247B4 (de) 2003-09-29 2007-10-04 Infineon Technologies Ag Verwendung von Leiterbahnen als Krallkörper
US7910471B2 (en) * 2004-02-02 2011-03-22 Texas Instruments Incorporated Bumpless wafer scale device and board assembly
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
CN101371357B (zh) * 2006-01-24 2011-04-13 Nxp股份有限公司 半导体部件的应力缓冲封装
US20080054461A1 (en) * 2006-08-30 2008-03-06 Dennis Lang Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US20080166837A1 (en) * 2007-01-10 2008-07-10 Tao Feng Power MOSFET wafer level chip-scale package
WO2009013826A1 (ja) * 2007-07-25 2009-01-29 Fujitsu Microelectronics Limited 半導体装置
JP2012064899A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置およびその製造方法
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
CN102522347B (zh) * 2011-12-23 2015-04-29 清华大学 一种制备焊料凸块的方法
US20130320451A1 (en) 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
DE102012019391A1 (de) * 2012-10-02 2014-04-03 Infineon Technologies Ag Leitungshalbleitergehäuse mit redundanter Funktionalität
KR102617086B1 (ko) 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
JP7322467B2 (ja) * 2019-03-29 2023-08-08 株式会社デンソー 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices

Also Published As

Publication number Publication date
US6746949B2 (en) 2004-06-08
TW591777B (en) 2004-06-11
WO2003079410A2 (en) 2003-09-25
US6617696B1 (en) 2003-09-09
KR20050002847A (ko) 2005-01-10
AU2003228313A1 (en) 2003-09-29
DE10392391T5 (de) 2005-06-09
US20030173681A1 (en) 2003-09-18
AU2003228313A8 (en) 2003-09-29
US20030173682A1 (en) 2003-09-18
KR100985683B1 (ko) 2010-10-05
JP4374427B2 (ja) 2009-12-02
WO2003079410A3 (en) 2004-03-25
JP2005521241A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
TW200304210A (en) Supporting control gate connection on a package using additional bumps
TWI449140B (zh) 積體電路裝置及封裝組件
TW511200B (en) Semiconductor device and manufacturing method thereof
US8319343B2 (en) Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
TWI532136B (zh) 半導體元件及其製造方法
US20030036256A1 (en) Integrated circuit with bonding layer over active circuitry
US20050017355A1 (en) Water level processing method and structure to manufacture two kinds of bumps, gold and solder, on one wafer
US8680676B1 (en) Semiconductor package with under bump metallization routing
TW201133744A (en) Integrated circuit device and packaging assembly
JP2005175019A (ja) 半導体装置及び積層型半導体装置
US6649961B2 (en) Supporting gate contacts over source region on MOSFET devices
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
JP2018116974A (ja) 半導体装置及び半導体装置の製造方法
US11908790B2 (en) Chip structure with conductive via structure and method for forming the same
CN108364924B (zh) 半导体装置以及半导体装置的制造方法
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR102319186B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI697078B (zh) 封裝基板結構與其接合方法
US6734042B2 (en) Semiconductor device and method for fabricating the same
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20220238468A1 (en) Semiconductor device and method for fabricating the same
CN110828317B (zh) 封装基板结构与其接合方法
JPH03295242A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees