SU995307A1 - Двоично-дес тичный цифроаналоговый преобразователь - Google Patents

Description

(54) ДВОИЧНО-ДЕСЯТИЧНЫЙ ЦИФРОАНАЛОГОВЫЯ -ПРЕОБРАЗОВАТЕЛЬ

Цифроаналбговый преобразователь г предназначен дл  работы в вычислительных системах среднего быстродействи  и- может- быть использован в .  дерной электронике и других област х науки и техники. . Известны дес5 тичные цифроаналоговые преобразователи, состо ние из матрищд резисторов с ключами, источника эталонного напр женй , дополнительных переключателей и и err очн и ков эталонных напрахсений изолированныз от общей шины tl.

Недостатком такого преобразовател   вл етс  сложность конструкции изза: наличи  изолированных источников напр жений.

Известен также двоично-дес тичный цифроаналоговый преобразователь, содержащий трехдекадный статический регистр , три матрицы весовых резисторов с .ключами,. источник эталонногчэ напр жени  и сумм{фующий усилитель с ре3 истором обратной св з и, через который выход суммирующего усилител  соединен со своим входом и тааходом первой матрицы весовых резисторов с KJno4aMH, управл ющие цифровые входы которой подключены к выходам первой декады статического регистра, а ее

аналоговый вход соединен с выходогл источника эталонного напр жени  и аналоговыми входами второй и третьей 5 матрицы весовых резисторов с ключами 2 .

Недостатками данного устройства  вл ютс  ограниченна  точность, обусловленна  неидентичностью режимов |0 работы ключей в старших разр дгк матриц весовых резисторов с ключами и низка  технологичность устройства изза наличи  р да номиналов резисторов в матрице, значительно отличающихс  по величине.

15

Цель изобретени  - повышение точности и технологичности .устройства.

Поставленна  цель достигаетс  тем, что в двоично-дес тичный цифроаналоговый преобразователь, содержащий

20 трехдекадный статический регистр, три матрицы весовых резисторов с ключами, источник эталонного напр жени  и суммирующрй усилитель с резистором обратной св зи, через который

75 выход суммирующего усилител  соединен со своим входом и выходом первой матрицы весовых резисторов с ключами , управл ющие цифровые входа которой подключены к выходам первой де30 кады статического регистра, а ее аналотовый вход соединен с выходом источника эталонного напр жени  и аналоговыми входами второй и третьей матриц весовых резисторов с ключами введены генератор импульсов, дес тич ный счетчик, две группы ключей, элемент И и фильтр нижних частот, приче генератор импульсов .соединен с входо дес тичного счетчика, первый выход которого подключен к первому входу элемента И, а второй выход соединен с вторым входом элемента И и первым входом первой группы ключей, выход элемента И подключен к первым входам второй группы ключей, выходы второй третьей декад статического регистра соединены с входами первой и второй групп ключей соответственно, выход первой группы ключей подключен к управл ющим цифровым входам второй матрицы весовых резисторов с ключами выход второй группы ключей соединен с управл ющими входами третьей матри цы .с ключами, выход которой соединен с выходами первой и второй матриц ве совых резисторов с ключами и входом суммирующего усилител , выход которо подключен через фильтр нижних частот к выходу устройства. На чертеже представлена структурна  схема устройства. Перва  (наиболее значаща ) декада 1 статического регистра 2 соединена с первым - четвертым разр дами двоич ной матрицы весовых регистров с ключами 3, втора  декада 4 статического регистра 2 через первую группу ключей 5 подключена-к четвертому седьмому разр дам двоичной матрицы весовых регистровс ключами 6, а тре ть  7 (наименее значаща )декада статического регистра 2 соединена через вторую группу ключей 8 с седьмам-дес тым разр дами двоичной матрицы весовых резисторов с ключами 9. Аналоговые входы матриц 3, 6 и 9 подклю чены к выходу источника 10 эталонного напр жени . Генератор 11 импульсов через первую декаду 12 дес тично го счетчика 13 соединен с второй декадой счетчика 14. Инверсный выход 15 последнего триггера второй декады 4 дес тичного счетчика 13 подключен к управл ющему входу первой группы ключей 5, а инверсные выходал 15 и 16 последних триггеров первой 12 и второй 14 декад дес тичного счетчика 13 через элемент И 17 с управл ющими входами второй группы ключей 8. исходы всех разр дов.двоичных матриц весовых регистров с ключами 3, 6 и 9 через суммирующий усилитель 18 с резистором 19 обратной св зи и фильтр 20 низких частот соединены с выходной клеммой 21,  вл ющейс  выходом всего преобразовател . Двоично-дес тичный преобразователь работает следующим образом. Весовые значени  разр дов трехдекадного дес тичного преобразовател  должны иметь следующие значени  100, 200, 400, 800 - в первой декаде 1, 10, 20, 40, 80 - во второй декаде 4 и 1, 2, 4, 8 - в третьей декаде 7. Поскольку используетс  дес тична  матрица весовых резисторов с ключами, имеюща  простую структуру R-2R, то совпадение весовых значений разр дов двоичных и дес тичных кодов происходит только в первой декаде 1, которую можно подключить к первому - четвертому разр дам двоичной матрицы весо- вых резисторов с ключами 3 непосредственно . Если подключить вторую 4 и третью 9 декада статического регистра 2 к соответствующим разр дам двоичной матрицы весовых резисторов с ключами, без ключей,5 и 8, то весовые значени  их разр дов примут значени : 100 200 400 800 . 100 8 второй 4 и ™, 200, 400, 800 бТ бТ Т4 третьей 7 декад. Дл  получени  нужных весовых отнс иений нужно значени  второй декады умножить на 0,8, а третьей - на О,8к 0,,64. Это выполн етс  следующим образом. Генератор 1 запускает две последовательно включенные декады 12 и 14 дес тичного счетчика 13. Инверсный выход 15 второй декады 14 подключен к управл ющему входу первой группы ключей 5, в результате чего они открыты в течение восьми тактов счета второй декады, а в течение двух тактов закрыты, на четвертые-седькие разр ды матрицы весовых резисторов с ключами 6 поступают нулевые значени  кодов. Усредн  сь на фильтре 20 посе суммирующего усилител  18, весовые значени  разр дов второй декады 4 уменьшаютс  в 0,8 раз и станов тс  авными 10, 20, .40 и 80. Аналогично при подключении первой группы ключей к элементу И 17 весовые значени  разр дов третьей декады 7 уменьшаютс  в 0,64 раза и равны 1, 2, 4, 8. В предлагаемом преобразователе разр ды двоичной весовой матрицы резисторов с ключами повтор ютс , например четвертый и седьмой, что не позвол ет использовать одну готовую матрицу. Практически при сборке преобразовател  дл  элементов 3 и 9 использовалась одна матрица, а дл  элемента 6 друга  аналогична  двоична  матрица. При проверке макета преобразовател  на основе элементов 252 и 155 серии при частоте генератора 1 МГц и граничной частоте двухзвенного

фильтра 100 Гц точность составила 0,04%.

Claims (2)

1.Абторское свидетельство СС5СР

№ 370718, кл. Н 03 К 13/02, 08.07.71..

2.Зангер Г. Электронные систены, Теори  и применение, м,, Мир, 1980, с. 214-218 (прототип).