SU1163314A1 - Стабилизатор посто нного тока - Google Patents
Стабилизатор посто нного тока Download PDFInfo
- Publication number
- SU1163314A1 SU1163314A1 SU833666169A SU3666169A SU1163314A1 SU 1163314 A1 SU1163314 A1 SU 1163314A1 SU 833666169 A SU833666169 A SU 833666169A SU 3666169 A SU3666169 A SU 3666169A SU 1163314 A1 SU1163314 A1 SU 1163314A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- resistor
- group
- amplifier
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
CTABHJTliSATOP ПОСТОЯННОГО ТОКА, содержащий М-разр дный управл емый кодом по входным цеп м цифроаналоговый преобразователь, выход которого подключен к инвертирующему входу буферного усилител и через первый резистор - к выходу буферного усилител , который через второй резистор подключен к инвертирующему входу суммирующего усилител , соединенному через третий резистор с выходом усилител обратной св зи, а через четвертый резистор - с выходом усилител мощности, вход кото- роге подключен к выходу суммирующего усилител , и первым выводом п того резистора, второй вывод которого соединен с выводом дл подключени резистора нагрузки, свободным выводом подключенного к ишне нулевого потенциала, а через шестой резистор - с инвертирующим входом усилител обратной и с первьм выводом седьмого резистора, второй выход которого подключен.к выходу усилител обратной св зи, при этом неинвертирующие входы всех усили1163314 А 4
Description
вторые выводы через соответствующие аналоговые ключи первой группы соединены с выходом буферного усилител , первые выводы резисторов второй группы подключены к второму выводу п того резистора, их вторые выводы через соответствующие аналоговые ключи второй группы соединены с выходом усилител мощности, первые выводы третьей группы резисторов подключены к инвертирующему входу усилител обратной св зи,их вторые выводы через соответствующие аналоговые ключи третьей группы соединены с выходом буферного усилител первые выводы резисторов второй группы подключены второму выводу, п того резистора, их вторые выводы через соответствующие аналоговые ключи второй группы соединены с выходом усилител мощности, первые выводы третьей группы резисторов подключены к инвертирующему входу усилител обратной св зи, их вторые выводы через соответствующие аналоговые ключи третьей группы соединены с выходом усилител обратной св зи.
Изобретение относитс к электротехнике , в частности к стабилизированным источникам Тока, управл емым кодом.
Цель изобретени - повыщение точ ности стабилизации и расширение диапазона регулировани .тока.
На чертеже изображена функциональна схема стабилизатора посто ннего тока.
Стабилизатор содержит цифроаналоговый преобразователь (ЦАП) 1, буферный усилитель (БУ) 2, первый резистор 3, первую группу дополнительно введенных резисторов 4 со своими ключами 5 коммутатора 6, второй резистор 7, суммирующий -усилитель СУ 8, третий резистор 9, усилитель обратной св зи (УОС) 10, четвертый резистор 11, усилитель мощности (УМ 12, п тый резистор 13, вторую группу дополнительно введенных резисторов 14 со своими ключами 15 коммутаторов , резистор 16 нагрузки, шестой резистор 17, седьмой резистор 18, третью группу дополнительно введенных резисторов 19 со своими ключами 20 коммутатора 6, а также дополнительно введенные преобразователь 2 двоичный код - двоично-дес тичный код, элементы ИЛИ 22, дешифратор 23 На схеме так же изображены цифровые входы ЦАП 1 и преобразовател 21 (I - N) , а также выходы преобразовател 21 (1 - м).
Устройство работает следующим образом.
Сигналы кодовой комбинации, соответствующие заданному току, поступают на входы 24 ЦАП 1, который преобразует их в ток и выдает его на инвертирующий вход БУ 2, коэффициент усилени которого определ етс величиной сопротивлени отрицательной обратной св зи БУ 2 (суммарным сопротивлением первого резистора 3 и подключаемыми параллельно ему дополнительными резисторами первой группы ) . Выходное напр жение БУ 2 через (масщтабный резистор) второй резистор 7 поступает на вход СУ 8, который осуществл ет сложение аналогового выходного напр жени от БУ 2 с падением напр жени на резисторе 16 нагрузки, которое через щестой резистор 17 поступает на инвертирующий вход УОС 10, усиливаетс ним с коэффициентом усилени , определ емым , величиной сопротивлени отрицательной обратной св зи УОС 10 (сумманым сопротивлением седьмого резистора 18 и подключаемыми параллельно ему дополнительными резисторами третьей группы) и подаетс через третий резистор 9 на инвертирующий вход СУ 8, который управл УМ 12, создает на его выходе напр жение V , а следовательно, и в нагрузке ток, величина которого определ етс из выражени
н Ueb,«/R. ,
вых значение выходного напр жени БУ 2; R - суммарна величина сопро тивлени п того резистора 13 и подключаемых параллельно ему дополнител ных резисторов второй группы. Сигналы кодовой комбинации, пост пающие на вход ДАЛ I, поступают так же на входы преобразовател 21, ко ,торый преобразует двоичный код, обы но используемьп дл управлени ЦАП 1 в двоично-дес тичный. Выходы преобразовател 21, сгруппированные в М групп (кажда группа может иметь кодовую комбинацию, соответствующую числам от О до 9). Выходы каждой группы, за исключением первой, содержащей четыре младщих разр да, подключены к входам сво их элементов ИЛИ 22, При задании на,входах ДАЛ 1 и пре образовател 21 кодовой комбинации, соответствующей значени м чисел от О до 9, по вл ютс сигналы кодовой комбинации (логической 1) на выходах первой группы преобразовател 21 (четырех младших разр дах), а на всех остальных выходах присутствуют сигналы логического О. При задании на входах ЦЛП 1 кода , соответствующего числам от О до 99, от О до 999, от О до N,по вл ютс сигналы логической 1 соответственно н§ входах первого, второго и М-го элементах ИЛИ 22, подключенных соответственно к второй (5 и 8 разр ды), третьей (9-12 разр ды ) и М-й группе выходов преобразовател 21, которые привод т к сраб тыванию элементов ИЛИ 22. Логические сигналы с элементов ИЛИ 22 преобразуюд-с дешифратором 23 в сигналы переключени коммутатором 6 поддиапазонов работы 1 до К устройства , опередел емых допустимым динамическим диапазоном работы примен емых активных элементов . Это переключение синхронно осуществл етс одним из ключей 5, 15 и 20 соответственно в первой, второй и третьей группах резисторов 4, 14 и 19. Пусть при переходе на новый поддиапазон работы в (X раз уменьшаетс выходной сигнал ЦАП 1. По командам блока 6 синхронно срабатывают соответствующие ключи 5, 15 и 20 в первой, второй и третьей группах резисторов 4, 14 и 19. При этом одновременно в / раз увеличиваютс коэффициенты усилени БУ 2 и суммарна величина п того резистора 13, который ограничивает выходной ток УМ 12, и в Л раз уменьшаетс коэффициент усилени УОС 10. Величина коэффициента определ етс числом (R + l) поддиапазонов, на которое разбит весь диапазон работы устройства . Таким образом, в предлагаемом устройстве при управлении током с помощью ЦАП 1 (кодом) устран етс ограничение на разр дность ЦА.П 1 вследствие того, что управл юощй сигнал при разр дности больше 10 и работе в начале диапазона не соизмерим за счет перехода на соответствующий поддиапазон работы с U и dUpy/dT операционного усилител что уменьшает погрешность задани тока и расшир ет диапазон регулировани (разр дность ЦАП 1). Дополнительное введение новых лементов позвол ет уменьшить погрешость задани тока и расширить диаазон регулировани .
Claims (1)
- СТАБИЛИЗАТОР ПОСТОЯННОГО ТОКА, содержащий М-разрядный управляемый кодом по входным цепям цифроаналоговый преобразователь, выход которого подключен к инвертирующему входу буферного усилителя и через первый резистор - к выходу буферного усилителя, который через второй резистор подключен к инвертирующему входу суммирующего усилителя, соединенному через третий резистор с выходом усилителя обратной связи, а через четвертый резистор - с выходом усилителя мощности, вход кото- * рого подключен к выходу суммирующего усилителя, и первым выводом пятого резистора, второй вывод которого соединен с выводом для подключения резистора нагрузки, свободным выводом подключенного к шине нулевого потенциала, а через шестой резистор - с инвертирующим входом усилителя обратной связи и с первым выводом седьмого резистора, второй выход которого подключен·к выходу усилителя обратной связи, при этом неинвертирующие входы всех усили телей подключены к шине нулевого потенциала, отличающийся тем, что, с целью повышения точности стабилизации и расширения диапазона регулирования тока, в него введены преобразователь двоичный код двоично-десятичный' код, имеющий М выходов, элементы ИЛИ и три группы аналоговых ключей, число которыхМ - 4 равно соответственно —, дополнительно до ближайшего целого числа, дешифратор, блок управления аналоговыми ключами и три группы резисторов, количество которых равно числу аналоговых ключей, причем входы преобразователя двоичный код - двоично-десятичный код от 1 до N подключены к соответствующим входам управления цифроаналогового преобразователя от 1 до N , входы преобразователя двоичного кода в двоично<десятичный код от 1 до (М-4), за исключением четырех младших разрядов, и соответствующие представлению десятичного числа в двоично-десятичном коде объединены в P-группы по четыре разряда и группу старших [м-(4+ +Р4)]-разрядов и подключены по группам к входам соответствующих элементов ИЛИ, выходы которых соединены с входами дешифратора, к выходам последнего подключены входы блока управления аналоговыми ключами, количество, которых равно числу элементов ИЛИ, входы управления соответствующих аналоговых ключей трех групп подключены к соответствующим входам блока управления, пёрвые выводы первой группы резисторов подключены к инвертирующему входу буферного усилителя, ихI 163314 вторые выводы через соответствующие аналоговые ключи первой группы соединены с выходом буферного усилителя, первые выводы резисторов второй группы подключены к второму выводу пятого резистора, их вторые выводы через соответствующие аналоговые ключи второй группы соединены с выходом усилителя мощности, первые выводы третьей группы резисторов подключены к инвертирующему входу усилителя обратной связи,·их вторые выводы через соответствующиеч аналоговые ключи третьей группы сое динены с выходом буферного усилителя, первые выводы резисторов второй группы подключены второму выводу, пятого резистора, их вторые выводы через соответствующие аналоговые ключи второй группы соединены с выходом усилителя мощности, первые выводы третьей группы резисторов подключены к инвертирующему входу усилителя обратной связи, их вторые выводы через соответствующие аналоговые ключи третьей группы соединены с выходом усилителя обратной связи.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833666169A SU1163314A1 (ru) | 1983-11-21 | 1983-11-21 | Стабилизатор посто нного тока |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833666169A SU1163314A1 (ru) | 1983-11-21 | 1983-11-21 | Стабилизатор посто нного тока |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1163314A1 true SU1163314A1 (ru) | 1985-06-23 |
Family
ID=21090443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833666169A SU1163314A1 (ru) | 1983-11-21 | 1983-11-21 | Стабилизатор посто нного тока |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1163314A1 (ru) |
-
1983
- 1983-11-21 SU SU833666169A patent/SU1163314A1/ru active
Non-Patent Citations (1)
Title |
---|
Стахов А.Ф. Автоматизированные измерительные комплексы. М., Энергоиздат, 1982, с. 344. Аналоговые интегральные схемы. Под ред. Коннели Дж. М.,Мир, 1977, с. 344. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4636772A (en) | Multiple function type D/A converter | |
US5243347A (en) | Monotonic current/resistor digital-to-analog converter and method of operation | |
CA1192311A (en) | High resolution digital-to-analog converter | |
EP0066251B1 (en) | Digital to analog converter | |
KR970013784A (ko) | 디지탈-아날로그 변환회로 | |
US4973979A (en) | Circuit and method for converting digital signal into corresponding analog signal | |
US4972188A (en) | Push pull double digital-to-analog converter | |
US3483550A (en) | Feedback type analog to digital converter | |
US5633637A (en) | Digital-to-analog converter circuit | |
EP0065795A1 (en) | Digital-to-analog converter for bipolar signals | |
EP0743758A1 (en) | Quadratic digital/analog converter | |
SU1163314A1 (ru) | Стабилизатор посто нного тока | |
US7046182B1 (en) | DAC having switchable current sources and resistor string | |
US6140953A (en) | D/A converting apparatus with independent D/A converter controlled reference signals | |
US4335356A (en) | Programmable two-quadrant transconductance amplifier | |
KR900007378B1 (ko) | R-2r형 디지탈/아날로그 변환회로 | |
US4591826A (en) | Gray code DAC ladder | |
EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
JPS56146326A (en) | Digital-to-analog converter | |
KR910002341B1 (ko) | 아날로그신호 비교회로 | |
US4565961A (en) | Circuit for preserving the magnitude of the dc component in a pulsed current source | |
US5455580A (en) | Circuit device utilizing a plurality of transistor pairs | |
JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
SU1084983A1 (ru) | Цифроаналоговый преобразователь с коммутацией тока | |
SU777876A1 (ru) | Импульсно-кодовый демодул тор телефонного канала радиорелейной станции |