SU585503A1

SU585503A1 - Устройство дл возведени в степень

Info

Publication number: SU585503A1
Application number: SU762336370A
Authority: SU
Inventors: Сергей Павлович Орлов
Original assignee: Куйбышевский политехнический институт им.В.В.Куйбышева
Priority date: 1976-03-17
Filing date: 1976-03-17
Publication date: 1977-12-25

Description

1

Изобретение относитс к области вычислительной техники и может быть использовано дл возведени в.степень величин, заданных в виде числовых кодов.

Известны устройства дл возведени в

степень, содержащие генераторы экспоненциапь51ых напр жений с перестраиваемыми посто нными времени, но они образуют аналоговые входные сигналы Flj.

Известно устройство дл возведени в

степень, содержащее операционный усилитель, две группы входных масштабных резисторов операционного усилител через соответствующие группы ключей, св занных управл ющими входами с соответствующими регистрами, подключены к выходам соответствующих логарифмических преобразователей код-напр жение , первые входы которых св заны с истоником опорного напр жени .,а второй вход первого лот-арифмического преобразовател код-напр жение соединен с источником входного сигнала, нуль-орган и блок выработки цифрового кода 2.

Известное устройство не поавол ог сразу осуществить операцию возведени в дробную степень и обусловлено это тем, что в устройстве возведение - в степень или извлечение корн происходит путем последовательного соединени определенного числа цифро-анапо говых преобразователей первой ступени, равного целому показателю степени. Кроме того, наличие в известном устройстве большого числа цифро-аналоговых преобразователей первой ступени усложн ет конструкцию устройства.

Целью изобретени вл етс расширение класса решаемых задач и упрощение устройст ва.

Достигаетс это благодар тому, что выход операционного усилител через последовательно соединенные нуль-орган и блок выработки цифрового кода подключен к второму входу второго логарифмического преобразовател код-напр жение и выходу устройства . Это позвол ет осуществить операцию вазводени цифрового кода в любую степень;включа и дробную.

Claims

Па чертеже приведена функциональна схома устройства дл возведени в степень. Устройство содрржнт первый логарифмический преобразователь код-напр жение 1, операционный усилитель 2 с входными мас табными резисторами 3 -3 + , и резисто ром обратной св зи 4, а также последовательно включенные нуль-орган 5, блок выработки цифрового кода 6 и второй логариф мический преобразователь код-напр жение 7. Ключи 8 -8д управл ютс регистром 9, а ключи 10 - 10 управ л даете дополнительным регистром 11. Устройство работает следующим образом На регистр 9 записываетс код числител дробного показател степени -S- , в на дополнительный регистр 11 записьЬаетс код знаменател CJ- . Регистр 9 управл ет ключами 8 -8д так, что открыты Р клю чей; дополнительный регистр 11 управл ет ключами lOj - lOtr так, что открыты а, ключей. На преобразователь 1 поступае входной цифровой код X , и выходное напр жение и преобразовател 1 равно Ui Uo tog; X , где I/O - опорное напр жение. Ца преобразователь 7 поступает цифровой код Y с блока выработки цифрового кода 6. Выходное напр жение U«j, преобразовател 7 противоположно по знаку напр жению и и равно tog . Если сопротивлени всех входных резист равны, то при Р откры тых ключах 8j - 8п и Ц, открытых lO,j - 10 выходное напр жение аю операционного усилител 2 равно U6btxU,CP oex c eog-Y), Ц) где Ид - сопротивление резистора 4 ; Я - сопротивление входных резисторов 3 - З- уль-орган 5 управл ет цепью обратной св зи, составленной блоком выработки цифрового кода 6 и преобразователем 7 так, что все врем поддерживаетс равенство нулю выходного напр жени операционного усилител 2 Ug,,,. При -jiwM из формулы (I) следует, что ци(()ровой код, вл кцнийс выходной величиной , равен ; у Таким образом, устройство осуществл ет возведение как в целые степени, так и в степени, заданные рациональной дробью. Предлагаемое устройство может быть выполнено на стандартных цифровых микросхемах , быстродействующих интегральных ключах и на интегральном cepийнo l усилителе посто нного тока. Применение только двух цифро-аналоговых преобразователей позвол ет снизить вес, уменьшить объем устройства а также повысить надежность за счет упрощени конструкции устройства. Предлагаемое устройство может найти применение прифункциональной обработке цифровой информации в специализированных вычислительных устройствах. Формула изобретени Устройство дл возведени в степень, содержащее операдионный усилитель, две группы входных масштабньГх резисторсе one- рационного усилител через соответствующие группы ключей, св занных управл ющими входами с соответствующими регистрами, подключены к выходам соответствующих логарифмических преобразователей код-напр жение, первые входы которых св заны с источником опорного напр жени , а второй вход первого логарифмического преобразовател код-напр жение соединен с источником входного сигнала , нуль-орган и блок выработки цифрового кода, отличающеес тем, что, с целью расширени класса рещаемых задач и упрощени устройства, выход операционного усилител через последовательно соединенные нуль-орган и блок выработки цифрового кода подключен к второму входу второго логарифмического преобразовател коднапр жение и выходу устройства. Источники информации, прин тые во внимание при экспертизе: 1.Патент США № 3679884 МКЙ 235-193.5, 1974.
2.Авторское свидетельство СССР N° 285362, М. Кл. G- 06 G- 7/20, 1965.

ВыхвУ