SU696489A1 - Функциональный декодирующий преобразователь - Google Patents

Description

Изобретение относитс  к области вычислительной техники и техники преобразовани  и предназначено дл  кспользовани  как в качестве самосто тельного вычислительного блока спешшлизированных вычислительных машин или устройств, в частности, в навигационном оборудовании, аппаратуре дл  расчета траекторий и в установках дл  моделировани  условий полета, так и в качестве буферного блока между цифровой вычислительной машиной и аналоговым или гибридным процессором в аналого-цифровых комплексах. Известны функциональные декодирующие преобразователи, преобразующие двоично-кодированные сигналы аргумента © в аналоговые сигналы синуса и косинуса этого аргумента 1 Основным недостатком известного пре образовател   вл етс  либо низка  точность при сравнительно ;тростой конструкции шифратора и кодовых генераторов синуса и косинуса, либо значительные аппаратурные затраты дл  достижени  погреш ности преобразовани , близкой к погрешности дискретности входной величины. Кроме того, сложность таких преобразователей значительно возрастает, а быстродействие уменьшаетс , с ростом длины преобразуемого цифрового спова. Известны также функциональные декоД1фующие преобразователи, реализующие кусочно-полиноминальную агафоксимацию функций полиномами Лагранжа 2. Функциональные ьозможности преобразователей подобного Т1ша ограничены. Наиболее близким по технической сущности к предложешсому изобретению  вл етс  функциональный декодирующий преобразователь, содержащий первый цифроаналоговый преобразователь, аналоговый и цифровой входы которого подключены соответственно, к источнику опорного напр жени  и к первому цифровому входу функционального декодирующего преобразовател , второй и третий цифроаналоговые преобразователи, цифровые входы которых подключены к младщим разр дам второго цифрового входа функционального декодирующего преобразовател , старшие разр ды второго цифрового входа которого подключены к входам дешифратора, блоки масштабных коэффициентов , выходные сумматоры, выходы которых  вл ютс  6ыходами функциональ ного декодирующего преобразовател ,, усилитель и инвертор з. Недостатком известного преобразовател   вл етс  его сложность, котора , в свою очередь, приводит к снижению точности и быстродействи . Цель изобретени  - повышение точное ти и быстродействи  преобразовател . Поставленна  цель достигаетс  тем, что введены переключатель пол рности и коммутаторы, причем выход первого цифроаналогового преобразовател  св зан с неинвертирующим входом усилител , инвертирующий вход которого соединен с аналоговым входом второго цифроанало- гового преобразовател  и с выходом третьего иифроаналогового преобразовате л , вход которого через шшертор св зан с выходом второго иифроаналогового преобразовател , выход усилител  соединей с первыми входами блоков масштабных коэффициентов, вторые входы которых через переключатель пол рности св  заны со входом и выходом HiisepTopa, а выходы блоков масштабных коэ)фиш1ентов через коммутаторы подключены ко входам выходных сумматоров. На фиг. 1 представлена схема функци онального декодирующего преобразоватегл ; на фиг. 2 изображены эшоры напр жений , по сн ющие его работу; на фиг. 3 - представлена схема получени  щ)и помощи преобразовател  функциональных зависилгостей T3tgJt0 (7 ctg Jt0) и Я sec УС Q(T собес atQ). ycTpoifcTBO содержит первый цифроаналоговый преобразователь 1 аргул енТа R, второй и третий цифроаналоговый преобразователи 2 и 3 аргумента 0, при чем входное сопротивление преобразовател  2 и выходное сопротивле1ше преобразователей 1 и 3 посто нны и не завис т от преобразуемого кода, усилитель 4с дифферен1шальным входом; инвертор 5переключател  пол рности б с синхрон ным и противофазным переключением кон тактов, двух блоков масштабных коэффициентов 7 и 8, количество резисторов в которых равно количеству участков аппроксимации в интервале изменени  аргу мента ® от в до 1/2; коммутаторов S и 10 и выходных сумматоров 11 и 12, дешифратор 13. На фиг. 2 обозначены: TJ - напр жение на выходе усилител  4; 17 ХТ напр жени , соответственно, на входе и выходе инвертора 5; UA. | TJg напр жени  на выходах переключател  пол рности 6; Q - напр жени  на выходах сумматора 11 и 12 - выходные напр жени  преобразовател . Значени  всех напр жений даны в функции аргумента @, иамен5пощегос  в диапазоне от +1 до 1. Цифрами на эпюрах обозначены участки аппроксимации. Дл  конкретносte схема фиг. 1 и эпюры фиг. 2 приведены дл  16 участков аппроксимации во всем диапазоне изменени  аргумента @, кроме того, на эпюрах фиг. 2 аргумент R const . На фиг. 3 - приведена укрупненна  схема преобразовател . Как было указано выше, предлагаемый функциональный декодирующий преобразователь осуществл ет одновременно операции Ш1фроаналогового и фушсционального преобразовани  над двоично-кодированными сигналами и, представленные выражени ми: x -RcOsJCQ Я u KsinfftQ (1) При этом в преобразователе реашгзована одна из оптимальных аппроксимаций р дами по полиномам Чебышева второго пор дка в соответствии с выражени ми: T 5in3te Si (1 P -SRP2 +V l co6are-Sn.., ( sRli)-Si P И R - полиномы Чебышева, соответственно нулевого , первого и второго пор дков, причем . , S - некотора  посто нна  в гфеделах i-го участка , равна  osinJtQj, где i 1, 2, З...П ; 0J - значение аргумента в в середине j -го участка; П - количество участков аппроксимации в интервале изменени  б от О до 1/2; - текущие значени  аргументов;

C,S|k. - некоторые посто нные, завис щие от количества участков аппрокси- маш1И.

Благодар  быстрой сходимости р дов по полиномам Чебышева, удаетс , уже при небольшом количестве участков и невысоком пор дке аппроксимирующего р да достичь незначительной методической погрешности . Так при кусочно-квадратхгчной аппроксимации выражений (1) р дом по полиномам Чебышева, при количестве участков rt А 4, даже при условии равномерного разбиени  на участки интервал изменени  @ (что особенно важно дл  существенного упрощени  дешифратора 13 и блоков масштабных коэффициентов 7 и 8) методическа  погрешность не превышает 0,03%. Из вьфажений (2) вид-но , что коэффициент при линейной составл юшей разложени . SinSC© CR cos ,Jt0) и при разности посто нной и квадратичной составл ющих разложени  Т cos JC© (R sin ОС©) равны с точностью до посто нного множител  К. Кроме того, все эти коэффициенты принадлежат одному набору коэффициентов Sl . Это позволило использовать два идентичных по конструкции и номиналам блоков 7 и 8, а также сократить количество резисторов в них.

Предлагаемый функциональный декодирующий преобразователь работает следующим образом. Цифровой код аргумента I, после преобразова1ш  в цифроаналоговом преобразователе 1, поступает на неинвертирующкй вход усилител  4, при этом напр жение на неинвертирующем входе измен етс  пропорционально значению аргумента R. В силу особенности работы усилител  с дифференциальным входом, напр 5ке1ше на его инвертирующем входе следит за напр жением на неинвертирующем входе. Значение напр жени  на инвертирующем входе усилител  4 умножаетс  преобразователем 2 на код аргумента © с образованием на выходе преобразовател  2 произведешь К R® в аналоговой форме (эпюра 1/2 фиг. 2). Далее через инвертор 5 сигнал поступает на вход цифроаналогового преобразовател  3 дл  повторного умножени  на код аргумента © с образованием на выходе преобразовател  3 произведени  2SR0. Таким образом, на выходе усилител  4 образуетс  напр жение , соответствующее выражению в скобках разложений (2). На входе и выходе

инвертора 5 образуютс  два равных к противоположшз1х по знаку напр жени  треугольной формы (эпюры Ifgi и Uj , фиг.. 2), из которых при помощи переключател  пол рности 6, образуютс  напр жеьш , соответствующие линейной составл ющей ± KRe разложений (2), представленных на эпюрах U. и XJg фиг. 2. Блоками 7 и 8 через коммутаторы 9 и 10 и выходные сумматоры 11 к 12 осуществл етс  сумм1фова1{ие по участкам составл ющих разложений (2) с соответствующими коэффициентами i Изменение знака выходных величин осущ .эствл етс  коммутаторами 9 и 10 переключением входных цепей выходных сумматоров 11 и 12 с инвертирующего входа на неи1терт1фующий или обратно. Младшие разр ды кода аргумента О поступают на цифроаналоговые преобразо атели 2 и 3, а его старшие разр ды преобразуютс  дешифратором 13 в сигналы управлени  коммутаторами 9 к 1О и переключателем 6.

Предлагаемый фушсциональный декоД1ФУЮЩИЙ преобразователь позвол ет также получить фушсциональные зависимости R ® и R sec ilt О или R ct jt 0 и Rcosec on 8 за счет небольших схемных изменений (см. фиг. 3) и без допол1штельного оборудовани . Дл  этого выход сумматора 11 (12) через резистор 14 подключаетс  к неинБерт1фу1ощему входу усилител  4, а выход цифроаналогового преобразовател  1 к инверт.1фующему входу сумматора 11 (12), цепь обратной св зи которого разомкнута. Таким образом, весь функциональ1ПзШ декод1фующий преобразователь (за исключением выходного сумматора- 12 (11) и цифроаналогового преобразовател  1) включаетс  в цепь обратной св зи cy гмaтopa 11 (12) и на его выходе образуетс  зависимость R еес 31 © (R cosec dt ©). а на выходе сумматора 12 (11) - зави- сшчЮсть R Ц (ГС 6 (R ctg JC в). Счевидно , что, в случае необходимости, возможно , при помощи несложного по конструкции коммутатора, автоматическое переключение режимов работы футгкнионального декод1фующего преобразовател  дл  воспроизведени  одной из трех пар функционалыштх зависимостей, приведенных в начале насто щего описани .

Claims (3)

1. Существенное упрощение схемы, а значит, снижение пбариггов, веса и стоимости при одновременном функциональных возможностей, выгодно 76 отличает предлагаемый функциональный преобразователь от указанного прототипа Предложенный преобразователь весьма перспективен дл  использовани  в вычис лительной техниче, в частности, в борто вой вычислительной аппаратуре. Формула изобретени  Функциональный декодирующий преобразователь , содержащий первый цифроаналоговый преобразователь, аналоговый и цифровой входы которого подключены соответственно к источнику опорного напр жени  и к. первому цифровому входу функциональрого декодирующего преобразовател , второй и третий цифроаналоговые преобразователи, цифровые входы которых подключены к младшим разр дам второго цифрового входа функционального декоддфующегр преобразовател , старшие разр ды второго цифрового входа которого подюпочены к входам дешифратора, блоки масштабных коэффициентов, выходные сумматоры, выходы которых  вл ютс  выходами функционального декодирующего преобразовател , усилитель и тор, отличающийс  -тем, что с -целью повышени  точности и быстродей 9 сгви  преобразовател , в него введены переключатель пол рности и коммутаторы, гфичем выход первого цифроаналогового преобразовател  св зан с неинвертирующим входом усилител , инвертирующий вход которого соединен с аналоговым входом второго цифроаналогового преобразовател  и с выходом третьего цифроаналогового преобразовател , вход которого через инвертор св зан с выходом второго цифроаналогового преобразовател , выход усилител  соединен с первыми входами блоков масштабннх коэффициентов , вторые входы которых через переключатель пол рности св заны со входом и выходом инвертора, а выходы блоков масштабных коэффициентов через коммутаторы подключены ко входам выходных сумматоров. Источники информации, прин тые во внимание при экспертизе 1.Патент Великобритании № 1227778, кл. G 4 G, 1971.
2. 2.Смолов В. Б. и Фомичев В. С. Аналого-цифровые и цифроаналоговые не- / линейные вычислительные устройства, Л., Энерги , 1974, с. 141, 148.
3. 3.Авторское свидетельство СССР №399060, кл. Н ОЗ К 13/О4, 1971 (прототип).

   Фиг.1

   оп

   Фиг.з