SU470820A1 - Функциональный преобразователь - Google Patents

Функциональный преобразователь

Info

Publication number
SU470820A1
SU470820A1 SU1935590A SU1935590A SU470820A1 SU 470820 A1 SU470820 A1 SU 470820A1 SU 1935590 A SU1935590 A SU 1935590A SU 1935590 A SU1935590 A SU 1935590A SU 470820 A1 SU470820 A1 SU 470820A1
Authority
SU
USSR - Soviet Union
Prior art keywords
switch
value
inputs
outputs
code
Prior art date
Application number
SU1935590A
Other languages
English (en)
Inventor
Георгий Евгеньевич Пухов
Виктор Федорович Евдокимов
Владимир Иванович Купреев
Петр Александрович Тарчук
Николай Павлович Тимошенко
Александр Степанович Огир
Юрий Алексеевич Плющ
Original Assignee
Киевский Ордена Трудового Красного Знамени Институт Инженеров Гражданской Авиации
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Киевский Ордена Трудового Красного Знамени Институт Инженеров Гражданской Авиации filed Critical Киевский Ордена Трудового Красного Знамени Институт Инженеров Гражданской Авиации
Priority to SU1935590A priority Critical patent/SU470820A1/ru
Application granted granted Critical
Publication of SU470820A1 publication Critical patent/SU470820A1/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Description

(54) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ р да. Знаковый код - это код, в котором знак присваиваетс  каждому разр ду. Одноразр дные сумматоры 12i-12,г и операционные усилители ностроены так, что они могут работать в знаковом коде. На первых выходах сумматоров выдел етс  результат суммировани , а на вторых выходах- значение переноса в старший разр д и циклический перенос из старшего разр да в младший . Напр жение источников 5 и 7 моделирует значение разр да, равное +1, а напр жение источников 4 и 6 моделирует значение разр да, равное -1. Блоки умножени  имеют следующую таблицу состо ний: При наборе значени  переключатель 9 находитс  в верхнем положении, а при - в нижнем положении. Предположим, необходимо реализовать функцию, изображенную на фиг. 2, б, при следующих исходных данных: а - о,до - 01 и1,,2 tga 10„1о. 1010,.2... Согласно исходным данным переключатель 10 находитс  в левом положении, переключатель 8 -в нижнем положении, переключатель 9 - в верхнем положении. На ключах 111-Ип набираем абсолютное значение числа а, т. е. 0101, что соответствует замкнутым ключам 111 и Из и разомкнутым Иг и lUМожно показать, что какое-бы ни было выбрано значение , значение переноса на сумматоре 124 равно нулю, а значит и значение кода на выходах блоков умножени  14i- 144 также равно нулю. Поэтому функци  на выходе преобразовател  также равна нулю. Действительно, пусть ,,,2, тогда на входы сумматоров поступают следующие величины: с переключател  8 код 1И1, с переключател  9 код 0101, с входов 15i-154 код 00ll. Тогда при X OQi на выходах сумматоров 12i-124 по вл етс  код, равный сумме перечисленных кодов: OOjT Как видно из этого примера, переноса со старшего разр да не образуетс . Пусть теперь ,,10.ОГ10„2,тогда на выходах сумматоров 12i-124 с учетом циклического переноса со старшего разр да в младший образуетс  код, равный 0001, illl +01.01 0110 При этом образуетс  циклический перенос из старшего разр да в младший, который поступает через контакт переключател  Ю на один из входов блоков умножени  14i-144. Согласно таблице состо ний блоков умножени  14i- 14п на их выходах по вл етс  код 0001, который поступает на вход матрицы резисторов 1. Согласно заданному значению ,,2« БыОираетс  значение проводимостей резисторов 1. При поступлении на вход матрицы резисторов 1 кода 0001 на выходе преобразовател  по вл етс  значение вектора напр жени , равное 0001 1010 ШЮ,,- . 1аким образом, точность задани  tga определ етс  разр дной сеткой коэффициента передачи операционных усилителей 2i-2m+i, а точность задани  значени  аргумента определ етс  разр дной сеткой представлени  X, Предмет изобретени  Функциональный преобразователь, содерл ащий матрицу резисторов, горизонтальные шины которой подключены ко входам соответствующих операционных усилителей, выход каждого из которых соединен с выходом преобразовател  и через цепь переноса - со входом последующего операционного усилител , и источники опорного напр жени , выходы первого и второго из которых соединены с
контактами первого переключател , а выходы третьего и четвертого - с контактами второго переключател , выход которого через соответствующие ключи соединен с первыми входами п сумматоров, вторые входы которых подключены к выходу первого переключател , третьи входы соединены со входами преобразовател , а четвертый вход каждого сумматора, кроме первого, подключен к выходу предыд};од,его сумматора; четвертый вход первого сумматора подключен к выходу п-го сумматора, к первому контакту третьего переключател  и через операционный усилитель переноса - ко второму контакту третьего переключател , отличающийс  тем, что, с целью повышени 
точности, содержит п блоков умножени , первые входы которых соединены с выходом третьего переключател , вторые входы подключены к выходам соответствующих сумматоров , а выходы блоков умножени  соедннены с соответствующими щинами матрицы резисторов .
л иг.1
а
ОС
у
I
фиУ О
SU1935590A 1973-06-25 1973-06-25 Функциональный преобразователь SU470820A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1935590A SU470820A1 (ru) 1973-06-25 1973-06-25 Функциональный преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1935590A SU470820A1 (ru) 1973-06-25 1973-06-25 Функциональный преобразователь

Publications (1)

Publication Number Publication Date
SU470820A1 true SU470820A1 (ru) 1975-05-15

Family

ID=20557544

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1935590A SU470820A1 (ru) 1973-06-25 1973-06-25 Функциональный преобразователь

Country Status (1)

Country Link
SU (1) SU470820A1 (ru)

Similar Documents

Publication Publication Date Title
US3210529A (en) Digital adder and comparator circuits employing ternary logic flements
Mucci Limits for martingale-like sequences
SU470820A1 (ru) Функциональный преобразователь
Wilson et al. An algorithm for rapid binary division
Shannon A symmetrical notation for numbers
US2994076A (en) Code converter circuit
US2941721A (en) Computing apparatus
SU583431A1 (ru) Устройство дл вычислени разности
SU754413A1 (ru) Вычислительное устройство в избыточной системе счисления 1
SU399879A1 (ru) Устройство для моделирования дробно- рациональных передаточных функций
SU593211A1 (ru) Цифровое вычислительное устройство
JPS5748141A (en) Address conversion system
GB960951A (en) Fast multiply system
US3032267A (en) Parallel input, with channels energized randomly, to parallel output, with channels energized in preferred order means, and same in input of numerical-to-digital code converter
Southcott Two-variable bases for the laws of var PSL (2, 2n) and related topics
JPS531423A (en) Input control unit for electronic computers
SU822181A1 (ru) Устройство дл умножени чиселВ дОпОлНиТЕльНыХ КОдАХ
SU788106A1 (ru) Квадратор
SU402001A1 (ru) УСТРОЙСТВО дл ВЫДЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ЗНАЧЕНИЯ ФУНКЦИИ
SU484520A1 (ru) Устройство дл сложени чисел в системе остаточных классов
SU824197A1 (ru) Вычислительное устройство
SU764515A1 (ru) Вычислительное устройство
GB977404A (en) Photologic circuits
SU1403077A1 (ru) Вычислительное устройство дл обработки знакопеременных сигналов
SU1193665A1 (ru) Устройство дл суммировани двоичных чисел