SU1058046A1 - Преобразователь код-напр жение - Google Patents
Преобразователь код-напр жение Download PDFInfo
- Publication number
- SU1058046A1 SU1058046A1 SU823470304A SU3470304A SU1058046A1 SU 1058046 A1 SU1058046 A1 SU 1058046A1 SU 823470304 A SU823470304 A SU 823470304A SU 3470304 A SU3470304 A SU 3470304A SU 1058046 A1 SU1058046 A1 SU 1058046A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- inputs
- voltage dividers
- switches
- block
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. ПРЕОБРАЗОВАТЕЛЬ КОДНАПРЯЖЕНИЕ , содержащий п источников напр жени , (п-1) первых коммутаторов , п вторых коммутаторов, п первых блоков делителей напр жений, нулевые и единичные ключи и резисторную матрицу R-2R, разр дные входы которой через нулевые ключи соединены с общей шиной, через первый и второй единичные ключи первой тетрады - с одноименными полюсами первого и второго источников напр жени второй тетрады, первым входом первого блока делителей напр жени и первым входом второго коммутатора, а первый и второй единичные ключи остальных (п-1) тетрад с выходами первых коммутаторов, первые входы которых под глючены к разноименным полюсам (п-1) последовательно включенных вторых источников напр ;хений , к первым входам первого блока делителей напр жени и первым входам второго коммутатора, выходы которых во всех тетрадах соединены с входами третьих единичных ключей, второй полюс первого источника напр жени подключен к общей шине, отличающийс тем, что, с целью расширени функциональных возможностей, в каждую тетраду введены третий, четвертый и п тый коммутаторы и второй блок делителей напр жени , вход которого соединен с входом первого блока делителей напр жени , а выходы - с входами п того коммутатора, причем первый вход третьего коммутатора в каждой тетраде подключен к первому входу второго коммутатора, вторые входы первых, вторых и третьих коммутаторов соединены с одноименными полюсами первого и второго источников напр жени второй тетрады, третьи входы третьих ; коммутаторов соединены с выходами п тых KONayiyTaTopoB, а выходы третьих коммутаторов - с входами четвертых единичных ключей, при этом выходы первого блока дели- j телей напр жени через четвертый (Л коммутатор подключены к третьему входу второго коммутатора. С 2.Преобразователь по п.1, от личающийс тем, что первый блок делителей напр жени содержит два делител напр жени с «коэффициентами 2 и 4/3 соответственно , входы которых соединены с ел входной шиной первого блока дели00 телей напр жени , причем выходы первого и второго делителей напр жени о подключены к соответствующим вход4 ным шинам первого блока делителей О) напр жени . 3.Преобразователь по п.1, о т ли чающий с тем, что второй блок делителей напр жени содержит п ть делителей напр жени с коэффициентами делени 2, 8/3; 8/5; 4/3; 8/7 соответственно, причем входы каждого из п ти делителей напр жени соединены с входной шиной второго блока делителей напр жени , а выходы всех п ти делителей напр жени подключены к выходным шинам второго блока делителей напр жени соответственно.
Description
Изобретение относитс к автоматике , телемеханике и вычислительной технике.
Известен преобразователь код напр жение , содержащий п источников напр жени , ключи и резисторную матрицу Г13.
Однеко указанное устройство може преобразовывать только двоичные коды .
Известен также преобразователь код - напр жение, содержащий п истоников напр жени , (п-1) первых коммутаторов , п вторых коммутаторов, п первых блоков делителей напр жени , нулевые и единичные ключи и резисторную матрицу R-2R, разр дные входы которой через нулевые клкми соединены с общей шиной, через первый и второй единичные ключи первой тетрады - с одноименными полюсами п ервого и второго источника напр жени второй тетрады, первым входом первого блока делителей напр жени и первым входбм второго коммутатора а через первый и второй единичные ключи остальных п-1 тетрад - с выходами первых коммутаторов, первые входы которых подключены к разноименым полюсам п-1 последовательно включенных вторых источников напр жений , к первым входам первого блока делителей напр жени и первым входам второго коммутатора, выходы которых во всех тетрадах соединены с входами третьих двоичных ключей, второй полюс первого источника напр жени подключен к общей шине L2J,
. Недостатком известного устройств вл ютс ограниченные функциональные возможности, обусловленные тем, что рассмотренное устройство может преобразовывать в напр жение только двоичный и двоично-дес тичные коды типа 8-4-2-1 и 4-2-2-1.
Цель изобретени - расширение функциональных возможностей преобразовател код - напр жение.
Поставленна цель достигаетс тем, что в преобразователь код напр жение , содержащий п источников напр жени , (п-1) первых коммутаторов , п вторых коммутаторов, п первых блоков делителей напр жений, нулевые и единичные ключи и резисторную матрицу R-2R, разр дные вхо1ДЫ которой через нулевые ключи соединены с общей шиной, через первый и второй единичные ключи первой тетрады - с одноименными полюсами первого и второго источников напр жени второй тетрады, первым вхо дом первого блока делителей напр жени и первым входом второго коммутатора , а через первый и второй единичные ключи остальных (п-1) тетрадс выходами первых коммутаторов, первые входы которых подключены к
. разноименнЕюл полюсам (п-1) последовательно включенных вторых источников напр жений, к первым входам первого блока делителей напр жени и первым входам второго коммутатора , выходы которых во всех тетрадах соединены с входами третьих единичных ключей, второй полюс первого источника напр жени под- . ключен к общей шине, в каждую тет0 раду введены третий, четвертый и
п тый коммутаторы и второй блок «делителей напр жени , вход которого соединен с входом первого блока делителей напр жени , а выходы 5 с входами п того коммутатора, причем первый вход третьего коммутатора в каждой тетраде подключен к первому входу второго коммутатора, вторые входы первый, вторых и третьих коммутаторов соединены с одноименными полюсами первого и второго источников напр жени второй тетра ды, третьи входы третьих коммутаторов соединены с выходами п тых
коммутаторов, а выходы третьих кo лмутаторов - с входами четвертых единичных ключей, при этом выходы первого блока делителей напр жени через четвертый коммутатор подключены к третьему входу второго коммутатора.
0. Кроме того, первый блок делителей напр жени содержит два делител Напр жени с коэффициентами 2 и 4/3 соответственно, входы которых соединены с.входной шиной первого блока
5 делителей напр жени , причем выходы первого и BiToporo делителей напр жени подключены к соответствующим входным шинам первого блока делителей напр жени .
0 Второй блок делителей напр жени содержит делителей напр жени с коэффициентами делени 2; 8/3; 8/5; 4/3; 8/7 соответственно, причем входы каждого из п ти делителей Напр жени соединены с входной шиной второго блока делителей напр жени , а выходы всех п ти делителей напр жени подключены к выходным шинам второго блока делителей напр жени соответствен но.
0 На фиг. 1 приведена структурна схема предлагаемого преобразовател ; На фиг. 2 - схема первого и второго блоков делителей напр жени и четвертого и п того коммутаторов.
5 В таблице приведены положени коммутаторов при различных типах кодов.
Преобразователь код - напр жение содержит резисторную матрицу 1
0 R-2R, нулевые ключи 2,единичные ключи 3, первый источник 4 напр жени , вторые источники 5 напр жени , первый коммутатор б, второй коммутатор 7, третий коммутатор 8,
5 первый блок 9 делителей напр жени .
второй блок 10 делителей .напр жени четвертый коммутатор 11, п тый коммутатор 12, первые единичные ключи 13, вторые единичные ключи 14, третьи единичные ключи 15, четвертые единичные ключи 16..
Разр дные входы резисторной матрицы 1 R-2R соединены с выходами едничных 3 и нулевых 2 ключей, входы нулевых ключей 2 подключены к общей шине, входы первых двух единичных ключей 13 и 14 первой тетрады соединены с первыми одноименными полюсами первых двух источников 4 и 5 напр жени (во второй тетраде), входы первых двух ключей 13 и 14 других п-1 тетрад подключены к выходам первых коммутаторов 6, первые входы первых коммутаторов 6 и вторых коммутаторов 7 подключены к разноименным полюсам п-1 последовательно включенных вторых источников 5 напржени . Второй полюс первого источника 4 напр жени соединен с общей шиной, выход.второго коммутатора 7 в каждой тетраде подключен к входам третьих единичных ключей 15, выход третьего коммутатора .8 в каждой тетраде подключен к входам четвертых единичных ключей 16. Вторые входы первых коммутаторов 6, вторых коммутаторов 7 и третьих коммутаторов 8 соединены с первыми одноименными полюсами первых двух источников 4 и 5 напр жени (во второй тетраде), первый вход второго коммутатора 7 соединен с первым входом третьего коммутатора 8 и входами первого 9 и второго 10 блоков делителей напр жени в каждой тетраде. Выходы первого блока 9 делителей напр жени в каждой тетраде соединены с входами четвертого коммутатора 11, выходы второго блока 10 делителей напр жени в каждой тетраде соединены с входами п того коммутатора 12, выхо п того коммутатора 12 соединен с третьим входом третьего ко1 1мутатора 8.
Первый блок 9 делителей напр жени содержит два аналоговых делител 17 и 18 напр жени (фиг. 2) с коэффициентами делени 2 и 3/4, выходы двух аналоговых делителей 17 и 18 напр жени соединены с входами четвертого коммутатора 11, второй блок 10 делителей напр жени содержит п ть аналоговых делителей 19-23 напр жени с коэффициентами делени 2f 8/3; 3/5; 4/3 и 8/7, выходы п ти аналоговых делителей 19-23 напр жени соединены с входами п того коммутатора .
Устройство работает следующим образом.
Предварительно-определ етс , какой тип кода будет преобразовыватьс в напр жение. В соответствии с
выбором производитс переключение коммутаторов согласно таблице (номера входов всех п ти коммутаторов . отображены на фиг. 1 и фиг. 2). I Таким образом преобразователь может 5 преобразовывать .в напр жение коды четырнадцами типов. При поступлении на вход преобразовател m разр дного числа NT () нулевые и единичные ключи всех m разр дов
10 коммутируютс в соответствии со значением числа N. Если в i -м разр де числа N записана единица, то единичный ключ 3 i -го разр да резисторной матрицы 1 замкнут, а ну5 левой ключ 2 } -го разр да разомкнут. Если же на I -м разр де числа N записан нуль, то замкнут нулевой ключ 2 i -го разр да резисторной матрицы 1, а единичный ключ 3 i -го разр да
Q разомкнут. На фиг. 1 приведено положение единичных и нулевых ключей, соответствующее коду числа .., 101101001110..
Следует отметить, что написание двоично-дес тичный код типа 6-4-2-1 означает, что все первого (старшего) разр да в тетраде соответствует 6 единицам, второго разр да 4 - единицам , третьего разр да - 2 единицам, . четвертого (младшего) разр да - 1
0 единице.
Когда преобразователь работает в двоичном коде и входной преобразуемый код , то первый разр д резисторной матрицы 1 через единичный
5 ключ 3 подключаетс к положительной шине первого источника 4 напр жени Vp.. При этом через этот единичный ключ 3 протекает ток J, вес этого тока принимают за единичный
0 В6С, выходное напр жение в этом случае равно Ug,UQ. При N2 2 ток протекает только через единичный ключ 3 i -го разр да «
.
при выходе от двоичного кода с весами токов разр дов 1-2-4-8-16-3264-128-256-512-1024-2048 к двоичнодес тичному коду типа 8-4-2-1 (наиболее распространенному) с весами токов разр дов 1-2-4-8-10-20-40-80 100-200-800 .необходимо в каждой тетраде уменьшать веса токов разр дов . При Nj. 10000 при подключении через единичный ключ 3 п того разр да к УОП ток этого разр да будет ра5 ,вен Зо, а должен быть равен
3 10-3о.
Дл этого единичный ключ 3 п того разр да, который находитс во второй тетраде, подключаетс к 0 отрицательной шине второго источника 5 напр жени , на этой шине находитс потенциал V2 Vpp/l,6. Аналогично в третьей тетраде на отрицательной шине источника имеетс 5 напр жение (jf,/1,6, а в 1 -ft
fтетраде соответственно У,«Удд/1,б Дл получени таких напр жений осуществл етс последовательное соединение источников напр жени таким образом, что первый источник 4 имеет напр жение , а вторые источники 5 имеют следук цие напр жени ,6 Vj,n/l,6j ...f ,6
n).
-Уоп/Ьб - (i 2,3,
При использовании кода типа, например 3-3-2-1 необходимо, чтоейл через единичные ключи с первого по четвертый разр д I -и тетрады про текали токи соответственно DcjlO f
2. J З-Зо-Ю -- ; З-Зо-lO Если эти единичные ключи подключать к источникам напр жени непосредственно , не использу делители 9 и 10 напр жени , то через единичные клго
чи с первого по четвертый I-ft тетрады будут протекать токи соответственно Зо-ЮГ;, 2-aolO.-, 4 3о10 - , (,- . Отсюда следует, чтд через еди{|ичные ключи первого и второго разр да каждой тетрады протекают нужные дл преобразовани токи, а в третьем и четвертом разр дах ток надо уменьшить соответственно в 4/3 и 8/3 раза..В устройстве данный режим осуществл етс за счет подключени аналОГовых делителей 1& и 20 через четвертый 11 и п тый 12 коммутаторы соответственно к третьему и четвертому разр ду каждой тетрады.
При необходимости преобразов авать коды с другими основани ми коммутаторы 6-8 и 12 устанавливаютс в положени , соответствующие указанным в таблице.
Двоично-дес тичный Примечание, ж- любое положение коммутатора на фиг. 1 и 2 номера положений коммутаторов обозначены римскими цифрами а в таб7:1ице - арабскими.
Таким образом, предлагаемое устройство по сравнению с базовым за.счет введени двух блоков делителей напр жени и трех коммутаторов преобразовывает значительно большее число двоично-дес тичных кодов.
Claims (3)
1. ПРЕОБРАЗОВАТЕЛЬ КОДНАПРЯЖЕНИЕ, содержащий η источников напряжения, (п-1) первых коммутаторов, η вторых коммутаторов, η первых блоков делителей напряжений, нулевые и единичные ключи и резисторную матрицу R-2R, разрядные входы которой через нулевые ключи соединены с общей шиной, через первый и второй единичные ключи первой тетрады - с одноименными полюсами первого и второго источников напряжения второй тетрады”, первым входом первого блока делителей напряжения и первым входом второго коммутатора, а че^еэ первый и второй единичные ключи остальных (п-1) тетрад - с выходами первых коммутаторов, первые входа которых подключены к разноименным полюсам (п-1) последовательно включенных вторых источников напряжений, к первым входам первого блока делителей напряжения и первым входам второго коммутатора, выходы которых во всех тетрадах соединены с входами третьих единичных ключей, второй полюс первого источника напряжения подключен к общей шине, отличающийся тем, что, с целью расширения функциональных возможностей, в каждую тетраду введены третий, четвертый и пятый ком- мутаторы и второй блок делителей напряжения, вход которого соединен с входом первого блока делителей напряжения, а выходы - с входами пятого коммутатора, причем первый вход третьего коммутатора в каждой тетраде подключен к первому входу второго коммутатора, вторые входы первых, вторых и третьих коммутаторов соединены с одноименными полюсами первого и второго источников напряжения второй тетрада, третьи входы третьих : коммутаторов соединены с выходами пятых коммутаторов, а выхода третьих коммутаторов - с входами четвертых единичных ключей, при этом выходы первого блока делителей напряжения' через четвертый коммутатор подключены к третьему входу второго коммутатора.
2. Преобразователь по п.1, от личающийся тем, что первый блок делителей напряжения содержит два делителя напряжения с ^коэффициентами 2 и 4/3 соответственно, входа которых соединены с входной шиной первого блока делителей напряжения, причем выходы первого и второго делителей напряжения подключены к соответствующим входным шинам первого блока делителей напряжения.
3. Преобразователь по п.1, о т личающийся тем, что второй блок делителей напряжения содержит пять делителей напряжения с коэффициентами деления 2, 8/3; 8/5; 4/3; 8/7 соответственно, причем входы каждого из пяти делителей напряжения соединены с входной шиной второго блока делителей напряжения, а выхода всех пяти делителей напряжения подключены к выходным шинам второго блока делителей напряжения соответственно.
SU ,,.1058046 >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823470304A SU1058046A1 (ru) | 1982-07-12 | 1982-07-12 | Преобразователь код-напр жение |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823470304A SU1058046A1 (ru) | 1982-07-12 | 1982-07-12 | Преобразователь код-напр жение |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1058046A1 true SU1058046A1 (ru) | 1983-11-30 |
Family
ID=21022372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823470304A SU1058046A1 (ru) | 1982-07-12 | 1982-07-12 | Преобразователь код-напр жение |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1058046A1 (ru) |
-
1982
- 1982-07-12 SU SU823470304A patent/SU1058046A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 480187, кл. Н 03 К 13/02, 14.07.72. 2. Авторское свидетельство СССР 879768, кл. Н 03 К 13/02, 27.11. (прототип), * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4485455A (en) | Single-chip semiconductor unit and key input for variable function programmed system | |
US3019426A (en) | Digital-to-analogue converter | |
US3217147A (en) | Cumulative type decoder | |
US3715746A (en) | Keyboard input device | |
JPS6189721A (ja) | 組合せ論理発生回路 | |
US3594782A (en) | Digital-to-analog conversion circuits | |
US3216001A (en) | Analog-to-digital converter | |
SU1058046A1 (ru) | Преобразователь код-напр жение | |
GB844304A (en) | Improvements in signal translating apparatus | |
US4346368A (en) | Digital-to-analog converter capable of processing a sign magnitude or ones complement binary coded input | |
GB867191A (en) | Improvements in apparatus for converting data in a first number system to one in a different number system, and more particularly for binary to decimal conversion, and vice versa | |
US4471461A (en) | Variable function programmed system | |
US4476541A (en) | Variable function programmed system | |
US4340887A (en) | Pushbutton data entry and display system | |
US3052411A (en) | Computer | |
SU879768A1 (ru) | Преобразователь код-напр жение | |
US3617711A (en) | Apparatus for changing a digit of a stored number | |
US3134971A (en) | Analog-to-digital converter | |
US3355732A (en) | Self-programmed serial to parallel converter | |
SU687584A1 (ru) | Декодирующее устройство | |
SU1667055A1 (ru) | Устройство дл умножени чисел по модулю | |
SU756624A1 (ru) | ПРЕОБРАЗОВАТЕЛЬ напряжения в КОД 1 | |
US3649823A (en) | Digital translator | |
SU970679A1 (ru) | Аналого-цифровой преобразователь | |
SU1141426A1 (ru) | Врем импульсный квадратичный преобразователь |