SU962941A2 - Стохастическое устройство дл возведени в целую степень - Google Patents
Стохастическое устройство дл возведени в целую степень Download PDFInfo
- Publication number
- SU962941A2 SU962941A2 SU813266681A SU3266681A SU962941A2 SU 962941 A2 SU962941 A2 SU 962941A2 SU 813266681 A SU813266681 A SU 813266681A SU 3266681 A SU3266681 A SU 3266681A SU 962941 A2 SU962941 A2 SU 962941A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- outputs
- register
- groups
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относитс к вычислительной технике и . п едназначено дл использовани в цифровых и стохастических вычислительных устройствах.
По основному авт.св. №756414 известно устройство дл возведени в целую степень, содержащее регистр, сдвига, вход младшего разр да которого вл етс входом устройства, а тактовый вход регистра сдвига - тактовым входом устройства, причем вход устройства через инвертор соединен с входом установки регистра сдвига в нулевое состо ние, а выход старшего разр да регистра сдвига вл етс выходом устройства tlJВ выходной последовательности устройства имеетс положительна автокоррел ци символов, что приводит к уменьшению точности, т.е. к увеличению дисперсии оценки результата вы числений , котора в данном случае равна
VV--
(2,-1)рГ+2 I Pj,
4V.)
где Р - веро тность по влени символов 1 во входной последовательности; показатель степени;
п
2 - объем выборки, по которой
счетчик с разр дностью осуществл ет вычисление оценки т.
Цель дополнительного изобретени повышение точности.
Поставленна цель достигаетс тем, что стохастическое устройство до10 полнительно содержит генератор случайных чисел, первый и второй цифровые компараторы, регистр, реверсивный счетчик и блок антисовпадений , первый вход которого под15 ключен к выходу регистра сдвига, а первый и второй выходы соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика , выходы генератора случайных
20 чисел соединены с первыми группами входов первого и второго цифровых компараторов, вторые группы входов которых соединены с группами выходов соответственно регистра и ре25 версивного счетчика,а выходы соединены соответственно с входом младшего разр да регистра сдвига и вторым входом блока антисовпадений.,
На чертеже представлена блок30 схема устройства.
Оно содержит регистр 1 cflBHta, элемент НЕ 2, первый 3 и второй 4 цифровые компараторы, регистр 5, блок 6 антисовпадений, генератор 7 случайных чисел, реверсивный счетчик 8.
Выходы генератора 7 случайных чисел соединены с первыми группами входов первого 3 и второго 4 цифровых компараторов, входные группы входов которых соединены с группами выходов соответственно регистра 5 и реверсивного счетчика 8, а выходы соединены соответственно с входом младшего разр да регистра 1 сдвига, соединенного с входом элемента НЕ 2, и вторым входом блока 6 Выход элемента НЕ 2 соединен с входом установки регистра 1 сдвига в нулевое состо ние. Выход регистра 1 сдвига соединен с первым входом блока б антисовпадений, первый и второй выходы которого соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика 8.
Устройство работает следующим образом ,
В каждом такте работы устройства цифровые компараторы 3 и 4 вырабатывают на своих выходах символы если случайное число на выходах генератора 7 случайных чисел оказываетс меньше содержимого соответственно регистра-5 и реверсивного счетчика 8, и символы ,0 - если соотношение противоположно. При равноверо тном распределении случайных чисел , вырабатываемых генератором 7 случайных чисел, веро тности по влени символа на выходах первого 3 и второго 4 цифровых компараторов ооответственно равны:
Р, , Pj. (t) , где X - целое число, хран щеес
в регистре 5; m(t) - целочисленное содержимое
реверсивного счетчика 8
в такте t; 6 - разр дность генератора 7
случайных чисел,регистра
5 и реверсивного счетчика 8.
Веро тность Рч, по влени символа I1 на выходе регистра 1 сдвига пртл этом равна,
-р
(1)
а содержимое счетчика 8 измен етс в такте t в соответствии с уравнением
m(t+l)m(t)+y(t)-Z(t) , (2) где y(t) и Z(t) -.состо ни выходов
соответственно регистра 1 сдвига и
второго цифрового компаратора 4 в такте t.
Таким образом, приращение содержимого реверсивного счетчика 8 за один такт работы устройства составл ет в среднем Р
Ml(m,t) M(m,t) , где М - символ математического ожидани .
В установившемс .режиме AM(m,t)0 и M(m) M(m, t) , т.е. в счетчике 8 накапливаетс оценка, пропорциональна п-й степени входной веро тности Pjg.
Отношение дисперсии результата вычислений, характеризующей основное изобретен ие, к дисперсии в предложенном устройстве составл ет
.(1+P.v) (1-Рн)-2п(1-Р)РУ D m
k
D m l-P -nd-Pfi.)Это отношение больше единицы. Например , при ,5 и п 2 , 0,625 ,, . 0,25 5 При Р 0,75и п 3
k 0-37891 2 425 0,15625 Использование изобретени позвол ет уменьшить дисперсию результата в k раз, т.е. повысить точнос1 Ь вычислений .
Claims (1)
- Формула изобретениСтохастическое устройство дл возведени в целую степень по авт. св. № 756414, отличающеес тем, что, с целью повышени точности, оно содержит генератор случайных чисел, первый и второй цифровые компараторы, регистр, реверсивный счетчик и блок антисовпадений, первый вход которого подключен к выходу регистра сдвига, а первый и второй выходы соединены соответственно с су} мирующим и вычитающим входами реверсивного счетчика, выходы генератора случайных чисел соединены с первыми группами входов первого и второго цифровых компараторов , вторые группы входов которых соединены с группами выходов соответственно регистра и реверсивного счетчика, а выходы соединены5 соответственно с входом младаиего разр да регистре сдвига и вторым входом блока антисовпадений.. Источники информации, прин тые во внимание при экспертизе0 1. Авторское свидетельство СССР № 756414, кл. G 06 Р 15/36, 1980 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813266681A SU962941A2 (ru) | 1981-03-27 | 1981-03-27 | Стохастическое устройство дл возведени в целую степень |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813266681A SU962941A2 (ru) | 1981-03-27 | 1981-03-27 | Стохастическое устройство дл возведени в целую степень |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU756414 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU962941A2 true SU962941A2 (ru) | 1982-09-30 |
Family
ID=20950014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813266681A SU962941A2 (ru) | 1981-03-27 | 1981-03-27 | Стохастическое устройство дл возведени в целую степень |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU962941A2 (ru) |
-
1981
- 1981-03-27 SU SU813266681A patent/SU962941A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU962941A2 (ru) | Стохастическое устройство дл возведени в целую степень | |
US4086477A (en) | Decoding method and circuit | |
SU748417A1 (ru) | Многоканальное цифровое сглаживающее устройство | |
SU815726A1 (ru) | Цифровой интегратор | |
SU1097999A1 (ru) | Устройство дл делени @ -разр дных чисел | |
SU884126A1 (ru) | Преобразователь напр жени в код | |
SU817706A1 (ru) | Устройство дл делени чисел безВОССТАНОВлЕНи OCTATKA | |
SU892442A1 (ru) | След щий стохастический интегратор | |
SU984031A1 (ru) | Преобразователь кода в частоту | |
SU894720A1 (ru) | Устройство дл вычислени функций | |
SU1120322A1 (ru) | Цифровой функциональный преобразователь | |
SU817726A1 (ru) | Устройство дл решени интеграль-НыХ уРАВНЕНий | |
SU813414A2 (ru) | Цифровое устройство дл логарифми-РОВАНи дВОичНыХ чиСЕл | |
SU982198A1 (ru) | Реверсивный счетчик | |
SU960843A1 (ru) | Устройство дл определени энтропии | |
SU734676A1 (ru) | Отсчетное устройство | |
SU1035787A1 (ru) | Преобразователь код-напр жение | |
SU642704A1 (ru) | Устройство дл вычислени зависимости вида | |
SU736079A1 (ru) | Цифровой генератор функций | |
SU752355A1 (ru) | Веро тностное устройство дл делени чисел | |
SU742912A1 (ru) | Генератор функций уолша | |
SU589611A1 (ru) | Устройство дл делени двоичных чисел | |
SU744600A1 (ru) | Устройство дл вычислени значений полинома | |
SU894705A1 (ru) | Устройство дл возведени в квадрат | |
SU938280A1 (ru) | Устройство дл сравнени чисел |