SU892442A1 - След щий стохастический интегратор - Google Patents
След щий стохастический интегратор Download PDFInfo
- Publication number
- SU892442A1 SU892442A1 SU802920686A SU2920686A SU892442A1 SU 892442 A1 SU892442 A1 SU 892442A1 SU 802920686 A SU802920686 A SU 802920686A SU 2920686 A SU2920686 A SU 2920686A SU 892442 A1 SU892442 A1 SU 892442A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- integrator
- input
- stochastic
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) СЛЕДЯЩИЙ СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР
Изобретение относитс к вычислительной технике и предназначено дл использовани в стохастических вычислительных устройствах. Известны след щие стохастические интеграторы, иcпoльзye a le дл выполнени операции экспоненциального сглаживани 1 IK I2j . Однако случайные последовательности двоичных символов, генерируеьоле на выходах этих интеграторов, обладают автоко рел цией, котора служит источником при последу ющих преобразовани х выходгапс стохастических nepeMeHioiix. Наиболее близким к предлагаемому изобретению вл етс след в(ий стохастический интегратор, содержали блок распределени , реверсивный счет чик, генератор случайных чисел и циф ровой компаратор (блок сравнени /, 1эыход которого вл етс выходом интегратора и через блок распределени соединен с вычитак цим входом реверсивного счетчика, суммирующий вход которого через блок распределени подключен ко входу интегратора, а выходы соединены с первыми входами цифрового компаратора, второй вход старшего разр да компаратора подключен к выходу источника сигнала логический нуль, а вторые входы остальных разр дов - к выходам генератора случайных чисел СЗЗ. Однако наличие автокоррел ции в выходной последовательности этого интегратора может привести к ошибкам при выполнении последующих вычислений с помощью стохастических преобразователей , содержащих элементы пам ти , например при возведении выходной переменной интегратора в целую степень . Цель изобретени - повышение точности за счет уменьшени автокоррел ции выходной последовательности. Поставленна цель достигаетс тем, что след щий стохастический интегратор , содержащий распределитель, первый вход которого вл етс выходом ин тегратора, реверсивный счетчик, суммирующий и вычитающий выходы которого соединены с выходами распределител , цифровой компаратор, перва группа входов которого соединена с вы ходами разр дов реверсивного счетчика , а выход вл етс выходом интегратора , генератор случайных чисел, выходы которого соединены со второй группой входов цифрового компаратора, кроме выхода последнего старшего разр да , источник сигнала логический нуль, выход которого соединен со вхо дом последнего старшего разр да, второй группы входов цифрового компаратора , дополнительно содержит накапливающий сумматор и элемент ИЛИ, первый вход которого соединен с выходом последнего старшего, разр да реверсивноF ,o счетчика, а выход со вторым входом распределител , входы накапливающего сумматора подключены к выходам разр дов реверсивного счетчика, кроме выхода последнего старшего разр да, а выход соединен со вторым входом элемента ИЛИ. Включенные в цепь обратной св зи интегратора дополнительные элементы измен ют свойства последовательности, поступа:ощей на вычитающий вход реверсивного счетчика, таким образом, что это приводит к рандомизации выходной последовательности двоичных символов. На фиг. 1 представлена блок-схема интегратора; на фиг 2 - автокоррел ционные функции выходных последовательностей предлагаемого иизвестного интеграторов, полученные при разр дности реверсивного счетчика в обоих устройствах, равной п ти, и уровне входной веро тности, равной 0,5. Предлагаемый интегратор содержит распределитель 1, реверсивный счетчик 2, компаратор 3 генератор 4 случайных чисел, вход 5 интегра тора, выход 6 интегратора, источник 7 сигнала логический нуль, накаплива .ющий сумматор 8 и элемент ИЛИ 9. Суммирующий вход реверсивного счет чика 2 через распределитель подключен ко входу 5 интегратора. Выходы реверсивного счетчика 2 соединены с первой группой входов цифрового компаратора 3, вход старшего разр да второй группы входов которого подключен к вы ходу источника 7 источника сигнала логический нуль,а остальные входы к выходам генератора 4 случайных чисел.Выход старшего разр да реверсивного счетчика 2 соединен с первьге входом элемента ИЛИ 9, второй вход которого соединен с выходом переполнени накапливающего сумматора 8, входы которого подключены к выходам остальных (младших) разр дов реверсивного счетчика 2. Выход цифрового компаратора 3 вл етс выходом 6 интегратора, а выход элемента ИЛИ 9 через распределитель I подключен к вычитающему входу реверсивного счетчика 2. Устройство работает следующим обг разом. В каждом такте целочисленное содержимое реверсивного счетчика 2 прибавл етс к содержимому накапливающего сумматора 8, осуществл ющего сложение по модулю 2 , где 0 - его разр дность. При этом веро тность (частота) по влени символа 1 на выходе переполнени сумматора 8 пропорциональна содержимо - Есму счетчика 2 с коэффициентом 2 ли веро тность по влени символа 1 во входной последовательности возрастает (уменьшаетс ), то увеличиваетс (уменьшаетс ) и содержимое счетчика 2. что, в свою очередь, вызывает увеличение (уменьшение) частоты по влени символа 1 на выходе переполнени сумматора 8, который соединен через распределитель 1 с вычитающим входом реверсивного счетчика 2.Поэтому происходит стабилизаци содержимого счетчика 2 на некотором уровне, пропорциональном в среднем новому уровню веро тности на входе 5 интегратора. Элемент 9 ИЛИ обеспечивает обходной путь сигналу переполнени сумматора 8 при содержимом счетчика 2, равном 2. Цифровой компаратор 3 и генератор 4 случайных чисел образуют линейный преобразователь код-веро тность с коэффициентом передачи 2 . Таким образом, в установившемс режиме уровн веро тностей по влени символа I на входе 5 и выходе 6 интегратора совпадают, что характерно дл режима слежени . Однако авгокоррел ционна функци 10 выходной последовательности двоичных символов (фиг. 2) в предлагаемом устройстве по виду совпадает, а по величине примерно вдвое меньше, чем автокоррел ционна функци 1I, характеризующа известный интегратор .
Таким образом, уменьшение автокоррел ции на выходе предлагаемого интегратора позвол ет повысить точность последующих вычислений, если они выполн ютс с помощью стохастических решающих блоков, чувствительных к уровню автокоррел ции входной последовательности .
Claims (3)
1.Яковлев В.В., Федоров Р.Ф. Стохастические вычислительные машины,
Л., Машиностроение, 1974, с. 150155 .
2.Авторское свидетельство СССР № 572789, кл. G 06 F 15/36, 1977. ,
3. Авторское свидетельство СССР № 681431, кл. G 06 F 15/36, 1979 (прототип).
&
-о
+/
ов
(еьг./
KfCj-Ю
в
6
t
V
V.
X
-X)-о
тЭ
ю Г
12
16
Фи.г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802920686A SU892442A1 (ru) | 1980-05-05 | 1980-05-05 | След щий стохастический интегратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802920686A SU892442A1 (ru) | 1980-05-05 | 1980-05-05 | След щий стохастический интегратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU892442A1 true SU892442A1 (ru) | 1981-12-23 |
Family
ID=20894160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802920686A SU892442A1 (ru) | 1980-05-05 | 1980-05-05 | След щий стохастический интегратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU892442A1 (ru) |
-
1980
- 1980-05-05 SU SU802920686A patent/SU892442A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3495076A (en) | Apparatus for computing statistical averages | |
US4219877A (en) | Special-purpose digital computer for statistical data processing | |
SU892442A1 (ru) | След щий стохастический интегратор | |
US4269101A (en) | Apparatus for generating the complement of a floating point binary number | |
SU410381A1 (ru) | ||
US3469253A (en) | Data conversion system | |
SU744597A1 (ru) | Цифровой функциональный преобразователь | |
SU750498A1 (ru) | Усилитель веро тности | |
SU928347A1 (ru) | Цифровой функциональный преобразователь | |
SU681431A1 (ru) | След щий стохастический интегратор | |
RU2010307C1 (ru) | Генератор ортогональных сигналов | |
SU962941A2 (ru) | Стохастическое устройство дл возведени в целую степень | |
SU458947A1 (ru) | Устройство дл регулировани уровн квантовани | |
SU881741A1 (ru) | Цифровой логарифмический преобразователь | |
RU1783520C (ru) | Устройство дл делени двоичных чисел | |
SU517998A1 (ru) | Адаптивный анолого-цифровой преобразователь | |
SU970363A1 (ru) | Стохастический вычитатель | |
SU754441A1 (ru) | Логарифмический аналого-цифровой преобразователь 1 | |
SU930314A1 (ru) | Устройство дл вычислени логарифмической функции | |
SU1401456A1 (ru) | Цифровое устройство дл вычислени логарифма числа | |
SU691878A1 (ru) | Цифровое интегрирующее устройство | |
SU391560A1 (ru) | Устройство для возведения в квадрат | |
SU570047A1 (ru) | Устройство дл воспроизведени функций | |
SU586460A1 (ru) | Устройство дл воспроизведени функций с крутизной,не превышающей 2к | |
SU984031A1 (ru) | Преобразователь кода в частоту |